DE69428181T2 - Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung - Google Patents

Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung

Info

Publication number
DE69428181T2
DE69428181T2 DE69428181T DE69428181T DE69428181T2 DE 69428181 T2 DE69428181 T2 DE 69428181T2 DE 69428181 T DE69428181 T DE 69428181T DE 69428181 T DE69428181 T DE 69428181T DE 69428181 T2 DE69428181 T2 DE 69428181T2
Authority
DE
Germany
Prior art keywords
chip
circuit substrate
carrier
electrodes
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69428181T
Other languages
English (en)
Other versions
DE69428181D1 (de
Inventor
Yoshihiro Bessho
Yasuhiko Hakotani
Yoshihiro Tomura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69428181D1 publication Critical patent/DE69428181D1/de
Publication of DE69428181T2 publication Critical patent/DE69428181T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/1329Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10568Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10719Land grid array [LGA]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10984Component carrying a connection agent, e.g. solder, adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0577Double layer of resist having the same pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/167Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Description

    Hintergrund der Erfindung 1. Gebiet der Erfindung:
  • Die vorliegende Erfindung bezieht sich auf: ein Chip-Gehäuse, einen Chipträger, und ein Verfahren zur Herstellung von diesen; eine Anschlusselektrode für ein Schaltungssubstrat und ein Verfahren zur Herstellung von dieser; und einen Komplex bzw. Vorrichtung mit dem oben erwähnten Chip-Gehäuse, welches auf einem Schaltungssubstrat befestigt bzw. angebracht ist (hiernach wird ein solcher Komplex als ein "Komplex mit montiertem Chip-Gehäuse" bezeichnet).
  • 2. Beschreibung des technologischen Hintergrunds:
  • In den zurückliegenden Jahren haben sich die Integrationsgrade von LSIs (Large Scale Integrated Circuits; hochintegrierte Schaltkreise) merklich verbessert, und entsprechend hat sich die Anzahl der Pins bzw. Kontakte, welche in einem LSI-Chip enthalten sind, erhöht. Wie bei einer elektronischen Ausrüstung, welche LSI-Chip-Gehäuse beinhaltet, wurde es gewünscht, dass die Größe und die Dicke davon verringert wird. Entsprechend wurde eine Anzahl von sehr dichten Befestigungstechniken zum Befestigen von LSI-Chips auf einem Schaltungssubstrat mit einer hohen Dichte entwickelt. Eine Vielzahl von Formen und Strukturen wurde für solche LSI-Chip- Gehäuse vorgeschlagen (NIKKEI ELECTRONICS 1993. 8.2, Nr. 587 "LSI package frontier, prompting high-density mounting", Seiten 93 bis 99).
  • In der vorliegenden Beschreibung bezieht sich der Begriff "Chip-Träger" auf ein Substrat mit Anschluss (terminal)-Elektroden (welche mit den Elektroden eines LSI- Chips verbunden werden sollen) und Kontaktelektroden (welche mit einem Schaltungssubstrat verbunden werden sollen). Der Begriff "Chipgehäuse" bezieht sich auf einen Chip-Träger mit einem darauf angebrachten bzw. befestigten LSI-Chip. Das Chip-Gehäuse als Ganzes soll auf einem Schaltungssubstrat so angebracht bzw. befestigt werden, dass ein "Komplex mit montiertem Chip-Gehäuse" ausgebildet wird.
  • Hiernach wird ein Verfahren zum Befestigen eines herkömmlichen Chip-Gehäuses auf einem Schaltungssubstrat kurz beschrieben werden.
  • Als erstes wird ein Chip-Träger auf die folgende Art ausgebildet. Durchgangslöcher werden in einer gedruckten Leiterplatte ausgebildet unter Verwendung eines Laserstrahls oder durch eine Gieß(mold)-Stanz-Technik. Eine Keramikplatte kann anstelle der gedruckten Leiterplatte verwendet werden. Anschlusselektroden werden vorher auf beiden Oberflächen der gedruckten Leiterplatte ausgebildet. Danach wird ein innerer Leiter in der gedruckten Leiterplatte elektrisch mit den Anschlusselektroden durch eine Plattierungs-Technik oder ähnliches verbunden. Als nächstes wird ein LSI- Chip an eine obere Oberfläche des oben erwähnten Chip-Trägers angeheftet bzw. angeklebt in einen nach oben ausgerichteten (face-up) Zustand unter Verwendung einer Spritz- bzw. Gussverbindung. Danach werden die Elektroden-Kontaktstellen bzw. Elektroden-Pads des LSI-Chips mit den Anschlusselektroden verbunden, welche auf der oberen Oberfläche des Chip-Trägers vorhanden sind, durch eine Drahtverbindungs(bonding)-Technik. Auf die erhaltene Zusammensetzung wird ein Gussharz aufgetragen, um so den LSI-Chip und die Drahtverbindung abzudecken, wodurch die Zusammensetzung abgedichtet wird.
  • Als nächstes wird eine Löt-Schicht auf den Anschlusselektroden, welche auf einer unteren Oberfläche der gedruckten Leiterplatte vorgesehen sind (d. h. der Oberfläche, welche dem Schaltungssubstrat gegenüberliegt, wenn das Chip-Gehäuse auf einem Schaltungssubstrat befestigt ist) durch Drucken oder ähnliches ausgebildet. Danach wird das Lötmittel geschmolzen durch eine Infrarot-Rückfluss-Technik oder ähnliches, um so Lötkugeln auszubilden (mit Durchmessern in dem Bereich von 700 um). So wird ein Chip-Träger erhalten. Es ist auch möglich, vorher präparierte Lötkugeln auf die Anschlusselektroden des Chip-Trägers aufzubringen bzw. anzuheften. Demzufolge wird ein Chip-Gehäuse erhalten. Ein solcher Chip-Träger ist offenbart in "patent abstracts of Japan", Auflage 12, Nr. 150 (E-606), 10. Mai 1988 & JP-A-62 266 857.
  • Weiterhin wird das Chip-Gehäuse im Bezug auf das Schaltungssubstrat auf eine solche Art positioniert, dass die Lötkugeln bei vorgegebenen Positionen auf dem Schaltungssubstrat angeordnet sind. Dann wird das Chip-Gehäuse auf das Schaltungssubstrat gelegt. Danach werden die Lötkugeln durch eine Infrarot-Rückfluss- Technik oder ähnliches geschmolzen, um so die Anschlusselektroden auf der unteren Oberfläche des Chip-Gehäuses mit den Anschlusselektroden des Schaltungssubstrats zu verbinden. Demzufolge wird ein Komplex mit montiertem Chip-Gehäuse erhalten.
  • Jedoch weist die oben beschriebene Technik nach dem Stand der Technik die folgenden Probleme auf:
  • 1. Weil eine Drahtverbindung (wire bonding) durchgeführt wird zum Verbindung der Anschlusselektroden des Chip-Trägers mit den Elektroden-Kontaktstellen des LSI- Chips, wird eine Fläche, welche von dem Chip-Träger belegt wird, größer als eine Fläche, welche von dem LSI-Chip belegt wird. Des Weiteren wird das erhaltene Chip- Gehäuse dicker als die Höhe der Schleifen- bzw. Loop-Höhe der Drahtverbindung, weil das Gussharz-Abdichtungsverfahren nach der Drahtbondierungs-Verbindung durchgeführt wurde. Dies verhindert eine Verringerung der Größe und der Dicke des Chip-Gehäuses.
  • 2. Weil Signale durch die Drahtverbindung wandern, welche relativ große Längen aufweisen, ist es wahrscheinlich, dass die Eingangs/Ausgangs-Signale verzögert werden. Entsprechend verschlechtern sich die Hochfrequenzeigenschaften des Chip- Gehäuses, so dass es wahrscheinlich ist, dass das Chip-Gehäuse Rauschen aufgreift bzw. aufnimmt.
  • 3. Die Lötkugeln, welche in einem Feld auf der unteren Oberfläche des Chip-Gehäuses angeordnet sind, verhindern, dass die Teilung (pitch) der Anschlüsse des LSI-Chips verringert werden kann. Die Lötkugeln sind gewöhnlich mit einer Teilung bzw. einem Abstand so groß wie ungefähr 1 mm entfernt angeordnet.
  • 4. Die Größe der Lötkugeln bestimmt den Abstand zwischen dem Chip-Gehäuse und dem Schaltungssubstrat. Mit anderen Worten kann das Intervall zwischen dem Chip- Gehäuse und dem Schaltungssubstrat nicht kleiner gemacht werden als die Größe der Lötkugeln.
  • 5. In dem Fall, wenn das Substrat des Chip-Trägers aus einem anderen Material als das des Schaltungssubstrats hergestellt ist, werden sich Belastungen, welche aufgrund einer thermischen Einwirkung verursacht werden, auf die Lötverbindungsbereiche konzentrieren, wodurch Risse bzw. Sprünge erzeugt werden. Als Ergebnis kann sich der elektrische Widerstand der Lötverbindungsbereiche erhöhen.
  • Eine andere Vorrichtung aus dem Stand der Technik ist aus der EP-A-0 520 434 bekannt. Diese Schrift beschreibt eine Vorrichtung mit einer Mehrschicht-Leiterplatte (11) mit leitfähigen Bahnen bzw. Spuren (27), welche sich durch ihr Volumen hindurch erstrecken, und mit einer Abfolge von Löchern (23), welche sich von der Oberfläche der Platte in ihr Volumen mit einer ausreichenden Länge erstrecken, um einen Teil von der zugeordneten leitfähigen Bahn freizulegen. Es gibt ein leitfähiges Material (29) in jeder der Abfolge der Löcher. Ein Halbleiterchip weist eine Reihe von metallischen Stellen bzw. Stäben auf, welche mit den Löchern so ausgerichtet werden können, um eine Befestigung auf der Platte zu ermöglichen. Die Stäbe erstrecken sich in die Löcher, um so im Kontakt mit dem leitfähigen Material zu sein, wodurch eine elektrische Verbindung mit den Bahnen hergestellt wird. Eine Chip-Ausrichtung, welche eine geeignete Verbindung sicherstellt, wird so erhalten.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung betrifft demzufolge eine Vorrichtung mit Chip-Gehäuse nach Anspruch 1.
  • Die vorliegende Erfindung betrifft auch ein Verfahren zur Herstellung einer solchen Vorrichtung mit Chip-Gehäuse, wie in Anspruch 9 definiert.
  • Andere Ausführungsformen und vorteilhafte Merkmale sind in den abhängigen Ansprüchen definiert.
  • Gemäß einem Chip-Träger gemäß der vorliegenden Erfindung werden Anschlusselektroden zur Befestigung eines LSI-Chips auf eine Flip-Chip-Art auf einer oberen Oberfläche eines Trägerkörpers vorgesehen. Auf einer unteren Oberfläche des Trägerkörpers werden Kontaktelektroden, welche mit den Elektroden, welche auf einem Schaltungssubstrat vorliegen, verbunden werden sollen, vorgesehen. Weiterhin werden die Anschlusselektroden und die Kontaktelektroden elektrisch verbunden mittels eines internen bzw. inneren Leiters, welcher innerhalb des Trägerkörpers vorgesehen ist. Unter Verwendung eines solchen Chip-Trägers kann eine Schaltung auf dem LSI- Chip mit einer Schaltung auf dem Schaltungssubstrat verbunden werden, ohne einen großen Raum zu belegen. Weil keine Drahtverbindung bzw. Drahtanschluss (wire bonding) zur Verbindung zwischen dem LSI-Chip und dem Schaltungssubstrat verwendet wird, wandern elektrische Signale durch einen relativ kurzen Weg, welcher erzeugt wird zwischen dem LSI-Chip und dem Schaltungssubstrat. Als Ergebnis werden die Widerstands-Komponenten und die Kondensator- bzw. kapazitiven Komponenten verringert, verglichen mit dem Fall, wo eine Drahtverbindung verwendet Wird, so dass die Hochfrequenzeigenschaften des Chip-Trägers oder des Chip-Gehäuses verbessert werden. Zusätzlich wird es durch Verwendung des inneren Leiters in dem Trägerkörper und ähnlichem möglich, ein anderes Anordnungs-Layout für die Anschlusselektroden als dasjenige der Kontaktelektroden anzupassen bzw. zu übernehmen.
  • Des Weiteren sind die Kontaktelektroden aus einem leitfähigen Haft- bzw. Klebemittel gebildet, welches in einer Mehrzahl von konkaven Bereichen auf der unteren Oberfläche des Trägerkörpers angeordnet bzw. versenkt (bury) ist. Das leitfähige Haft- bzw. Klebemittel dient zum elektrischen Verbinden des inneren Leiters des Trägerkörpers mit den Anschlusselektroden des Schaltungssubstrats, sowie zum mechanischen Anheften bzw. Befestigen des Trägerkörpers an dem Schaltungssubstrat. Durch das Sickerstellen, dass die Kontaktelektroden in der Mehrzahl der konkaven Bereiche auf der unteren Oberfläche des Trägerkörpers angeordnet sind, kann die Größe eines Zwischenraums zwischen dem Trägerkörper und dem Schaltungssubstrat verringert werden. Weil die Kontaktelektroden aus einem leitfähigen Klebe- bzw. Haftmittel gebildet sind, wird die Verbindung zwischen den Kontaktelektroden und dem Schaltungssubstrat stabil, wodurch eine verbesserte Zuverlässigkeit erzielt wird. Insbesondere wird die Verbindung widerstandsfähig gegen thermische Einflüsse.
  • Bei dem Verfahren zur Herstellung eines Chip-Trägers gemäß der vorliegenden Erfindung wird die Ausbildung der Kontaktelektroden leicht erhalten durch das Füllen der konkaven Bereiche, welche auf der unteren Oberfläche des Trägerkörpers ausgebildet sind, mit einem leitfähigen Haft- bzw. Klebemittel.
  • Das Chip-Gehäuse gemäß der vorliegenden Erfindung, einschließlich eines LSI-Chips, welcher auf eine Flip-Chip-Art auf dem oben erwähnten Chip-Träger befestigt ist, ist kompakt und dünn. Weil der Schritt des Füllens der Mehrzahl der konkaven Bereiche auf der unteren Oberfläche des Trägerkörpers auf eine relativ einfache Art durchgeführt werden kann, ist es für einen, der das Chip-Gehäuse gekauft hat, möglich, den Schritt selbst durchzuführen, unmittelbar vor dem Befestigen bzw. Anbringen des Chip-Gehäuses auf einem Schaltungssubstrat.
  • Die Anschlusselektroden für ein Schaltungssubstrat gemäß der vorliegenden Erfindung weisen eine konvexe Form auf und können deshalb leicht in die konkaven Bereiche eingesetzt bzw. eingefügt werden, welche die Kontaktelektroden des Chipträgers bilden. Bei dem Verfahren zur Herstellung der Anschlusselektroden gemäß der vorliegenden Erfindung können kleine vorspringende bzw. vorstehende Elektroden mit einer 2-Stufen Form leicht ausgebildet werden mit einer hohen Ausbeute durch Anpassen bzw. Übernehmen einer Fotolithografie-Technik.
  • Gemäß dem Komplex bzw. der Vorrichtung mit dem montierten Chip-Gehäuse der vorliegenden Erfindung werden Kontaktelektroden aus einem leitfähigen Haftmittel ausgebildet, so dass ein Chip-Träger mit einem Schaltungssubstrat auf eine mechanisch/elektrisch stabile Art verbunden werden kann.
  • Demzufolge ermöglicht die hierin beschriebene Erfindung die Vorteile von (1) Schaffen eines Chip-Gehäuses, welches eine verringerte Größe und eine verringerte Dicke und hervorragende Hochfrequenz-Eigenschaften bzw. -Kennlinien aufweist und welches mit einem Schaltungssubstrat mit einer hohen Zuverlässigkeit und Stabilität verbunden werden kann; (2) Schaffen eines Chip-Trägers für das oben erwähnte Chip-Gehäuse und eines Verfahrens zur Herstellung davon; (3) und Schaffen einer Anschlusselektrode für ein Schaltungssubstrat, um für das oben erwähnte Chip-Gehäuse geeignet verwendet zu werden und eines Verfahrens zur Herstellung davon, und weiter Schaffen eines Komplexes mit montiertem Chip-Gehäuse umfassend das oben erwähnte Chip-Gehäuse, welches auf einem Schaltungssubstrat montiert bzw. befestigt ist.
  • Diese und andere Vorteile der vorliegenden Erfindung werden den Fachleuten offensichtlich werden beim Lesen und Verstehen der nachfolgenden ausführlichen Beschreibung unter Bezugnahme auf die beiliegenden Zeichnungen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist eine schematische Querschnittsansicht und zeigt ein Chip-Gehäuse, welches einen Teil des Komplexes mit montiertem Chip-Gehäuse gemäß der vorliegenden Erfindung bildet.
  • Fig. 2 ist eine schematische Querschnittsansicht und zeigt ein anderes Chip- Gehäuse, welches einen Teil des Komplexes mit montiertem Chip- Gehäuse gemäß der vorliegenden Erfindung bildet.
  • Fig. 3 ist eine schematische Querschnittsansicht und zeigt einen Chip-Träger, welcher einen Teil des Komplexes mit montiertem Chip-Gehäuse gemäß der vorliegenden Erfindung bildet.
  • Fig. 4 ist eine schematische Querschnittsansicht und zeigt einen anderen Chip- Träger, welcher einen Teil des Komplexes mit montiertem Chip-Gehäuse gemäß der vorliegenden Erfindung bildet.
  • Fig. 5A bis 5I sind Querschnittsansichten zum Beschreiben der jeweiligen Schritte eines Verfahrens zur Herstellung eines Chip-Trägers, welcher einen Teil des Komplexes mit montiertem Chip-Gehäuse gemäß der vorliegenden Erfindung bildet,
  • Fig. 6 ist eine Querschnittsansicht und zeigt konvexe Anschlusselektroden für ein Schaltungssubstrat, welches einen Teil des Komplexes mit montiertem Chip-Gehäuse gemäß der vorliegenden Erfindung bildet.
  • Fig. 7A bis 7D sind Querschnittsansichten zur Beschreibung der jeweiligen Schritte eines Verfahrens zur Ausbildung der konvexen Anschlusselektroden, welche in Fig. 6 gezeigt sind.
  • Fig. 8 ist eine schematische Querschnittsansicht und zeigt einen Komplex mit montiertem Chip-Gehäuse gemäß der vorliegenden Erfindung.
  • Fig. 9 ist eine schematische Querschnittsansicht und zeigt einen anderen Komplex mit montiertem Chip-Gehäuse gemäß der vorliegenden Erfindung.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Hiernach wird die vorliegende Erfindung anhand von Beispielen unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben werden.
  • Wie in Fig. 1 gezeigt, umfasst ein Chip-Gehäuse 19 gemäß der vorliegenden Verbindung einen Chip-Träger 12 und einen LSI = Chip 7, welcher auf dem Chip-Träger 12 auf eine Flip-Chip Art angebracht bzw. befestigt ist. Der LSI-Chip 7 umfasst eine Mehrzahl von Elektroden-Kontaktstellen bzw. Elektroden-Pads 8 und vorstehenden bzw. vorspringenden Elektroden 11 auf eine solche Art, dass eine vorstehende Elektrode 11 auf jedem Elektroden-Pad 8 ausgebildet ist. Jeder bekannte und geeignete LSI-Chip kann als der LSI-Chip 7 verwendet werden. Die Größe des LSI-Chips, welcher bei der vorliegenden Erfindung verwendet wird, ist gewöhnlich 10 mm · 10 mm · 0,5 mm. Die Elektroden-Pads 8 und die vorstehenden Elektroden 11 sind in einem äußeren bzw. Umfangsbereich des LSI-Chips 7 vorgesehen. Die Elektroden- Pads 8 und die vorstehenden Elektroden 11 werden verwendet zum Verbinden der Verdrahtung eines integrierten Schaltkreises, welcher auf dem LSI-Chip 7 ausgebildet ist, mit einem externen Schaltkreis. Die vorstehenden Elektroden 11 sind gewöhnlich mit einer Teilung bzw. Abstand (pitch) in dem Bereich von ungefähr 0,200 mm bis ungefähr 0,120 mm im Moment angeordnet. Selbst noch kleinere Abstände bzw. Teilungen können bezüglich der vorstehenden Elektroden 11 in der Zukunft angepasst bzw. übernommen werden. Jede vorstehende Elektrode 11 ist elektrisch mit einer aus einer Mehrzahl von Anschlusselektroden 6 des Chip-Trägers 12 mit einer Verbindungs(bonding)-Schicht (leitfähiges Haft- bzw. Klebemittel) 9 verbunden, welches dazwischen angeordnet ist. Die vorstehenden Elektroden 11 weisen vorzugsweise eine konvexe 2-Stufen Form auf (d. h. eine Form, welche aus einem konvexen Bereich besteht und aufeinander liegt), um so eine stabile Verbindung zwischen den vorstehenden Elektroden 11 und den Anschlusselektroden 6 des Chip- Trägers 12 sicher zu stellen. Die Verbindungsschicht (leitfähiges Haftmittel) 9 kann aus einem anisotropen Material oder Lötmaterial gebildet werden, anstelle eines leitfähigen Haft- bzw. Klebemittels. Ein Zwischenraum zwischen dem LSI-Chip 7 und dem Chip- Träger 12 ist mit einem Gussharz 10 gefüllt, um dadurch abgedichtet zu werden.
  • Als Nächstes wird der Chip-Träger 12 im Detail unter Bezugnahme auf Fig. 3 beschrieben werden. Der Chip-Träger gemäß dem vorliegenden Beispiel umfasst ein mehrgeschichtetes bzw. mehrschichtiges keramisches Substrat als Trägerkörper 1, wobei der Trägerkörper 1 weiter einen internen bzw. inneren Leiter umfasst. Auf einer oberen Oberfläche des Trägerkörpers 1 sind eine Mehrzahl von Anschlusselektroden 6 zum elektrischen Verbinden der vorstehenden Elektroden 11 des LSI-Chips 7 mit dem inneren Leiter vorgesehen. Auf einer unteren Oberfläche des Trägerkörpers 1 sind eine Mehrzahl von konkaven Bereichen zum elektrischen Verbinden der Elektroden eines Schaltungssubstrats (in Fig. 3 nicht gezeigt) mit dem inneren Leiter vorgesehen. Jeder konkave Bereich weist eine Tiefe in dem Bereich von ungefähr 20 um bis ungefähr 100 um auf, und hat einen inneren bzw. Innen-Durchmesser von ungefähr 200 um. In jedem konkaven Bereich ist eine einer Mehrzahl von Kontaktelektroden 5 vergraben bzw. versenkt auf eine solche Art, dass die Kontaktelektroden 5 im Kontakt mit den Elektroden auf dem Schaltungssubstrat sind. Bei dem vorliegenden Beispiel stehen die Kontaktelektroden 5 von der unteren Oberfläche des Trägerkörpers um ungefähr 10 um bis ungefähr 20 um hervor. Jedoch müssen die Kontaktelektroden 5 nicht von der unteren Oberfläche des Trägerkörpers 1 in den Fällen vorstehen, wenn die Elektroden des Schaltungssubstrats eine konvexe 2-stufige Struktur aufweisen, was nachfolgend beschrieben wird.
  • Jede Kontaktelektrode 5 ist elektrisch mit einer entsprechenden der Anschlusselektroden 6 mittels des inneren bzw. internen Leiters verbunden. Als Ergebnis wird eine elektrische Verbindung erhalten zwischen dem LSI-Chip 7 und dem Schaltungssubstrat (nicht gezeigt), ohne eine Drahtverbindung (wire bonding) zu verwenden. Demzufolge werden hervorragende Hochfrequenz-Eigenschaften zur Verfügung gestellt und bei dem vorliegenden Beispiel ist der innere Leiter des Trägerkörpers 1 zusammengesetzt aus Durchgängen (vias) 3, welche in Durchgangslöchern 2 des Trägerkörpers 1 vergraben bzw. versenkt sind, und eine Zwischen- bzw. Intra-Substrat-Verdrahtung 4. Der innere Leiter dient zum elektrischen Verbinden der Anschlusselektroden 6, welche in einem äußeren bzw. Umfangsbereich der oberen Oberfläche des Trägerkörpers 1 mit einem relativ kleinen Abstand bzw. Teilung (pitch) angeordnet sind, mit den Kontaktelektroden 5, welcher auf der unteren Oberfläche mit einer relativ großen Teilung angeordnet sind. Weil die Elektroden-Pads 8 des LSI-Chips 7 in einem Umfangsbereichs des LSI-Chips 7 angeordnet sind, können die Anschlusselektroden 6 nur in bzw. auf dem oben erwähnten Umfangsbereich der oberen Oberfläche des Trägerkörpers 1 angeordnet werden. Jedoch sind die Positionen der Kontaktelektroden 5 nicht auf einen Umfangsbereich auf der unteren Oberfläche des Trägerkörpers 1 beschränkt. Durch die Verwendung bzw. Nutzung der gesamten Fläche der unteren Oberfläche des Trägerkörpers 1, wenn die Kontaktelektroden 5 angeordnet werden, wird es möglich, die Kontaktelektroden 5 mit einer relativ großen Teilung bzw. Abstand effizient anzuordnen. Als Ergebnis wird es einfacher zu verhindern, dass Benachbarte der Kontaktelektroden 5 kurzgeschlossen werden. Das Erhöhen des Abstandes der Kontaktelektroden 5 ermöglicht auch, dass die Größe einer jeden Kontaktelektrode 5 erhöht wird. Als Ergebnis kann eine sehr zuverlässige elektrische/mechanische Verbindung zwischen den Kontaktelektroden 5 und dem Schaltungssubstrat erhalten werden. Bei dem vorliegenden Beispiel beträgt die minimal erlaubbare Teilung bzw. Abstand der Kontaktelektroden 5 ungefähr 400 um. Es ist auch möglich, Schaltungselemente vorzusehen, wie zum Beispiel Widerstände und Kondensatoren, auf einem Bereich der Intra-Substrat-Verdrahtung 4.
  • Der LSI-Chip 7 ist auf dem Chip-Träger 12 in der folgenden Art befestigt:
  • Zurück bezugnehmend auf Fig. 1 sind die vorstehenden Elektroden 11, welche aus Au gebildet sind und eine zweistufige Form aufweisen, auf den Elektroden-Pads 8 des LSI- Chips 7 ausgebildet unter Verwendung eines Kugel-Verbindungs- bzw. Nadelkopfbondierungs-Verfahrens. Danach wird das leitfähige Haft- bzw. Klebemittel 9 auf einen Spitzen-Bereich einer jeden vorstehenden Elektrode 9 übertragen. Als Nächstes werden die vorstehenden Elektroden 11 so positioniert, dass sie mit den Anschlusselektroden 6 des Chip-Trägers 12 übereinstimmen. Danach wird der LSI- Chip 7 auf dem Chip-Träger 12 angeordnet, und das leitfähige Haftmittel 9 wird thermisch ausgehärtet. Dann wird der Zwischenraum zwischen dem LSI-Chip 7 und dem Chip-Träger 12 mit dem Gussharz 10 gefüllt, und das Gussharz 10 wird thermisch ausgehärtet. Die vorstehenden Elektroden 11, welche auf dem LSI-Chip 7 ausgebildet sind, können jede Struktur aufweisen, zum Beispiel plattierte Au Kontaktwarzen bzw. Bumps, plattierte Löt-Bumps, oder Löt-Kugel (solder ball)-Bumps, solange diese eine gedrehte (flip) Befestigung ermöglichen.
  • Eines der wichtigen Merkmale des Chip-Trägers 12 und des Chip-Gehäuses 19 gemäß der vorliegenden Erfindung liegt darin, dass die Kontaktelektroden 5 des Chip-Trägers 12 aus einem leitfähigen Haftmittel gebildet sind, welches die konkaven Bereiche des Trägerkörpers 1 füllt. Als das leitfähige Haft- bzw. Klebemittel zum Beispiel kann ein leitfähiges Polymer-Haft- bzw. Klebemittel (polymeric conductive adhesive), hergestellt von Ablestik Co., Ltd. (Produktnummer #8250) verwendet werden. Die Kontaktelektroden 5, welche aus einem solchen leitfähigen Haftmittel gebildet sind, liefern den folgenden Vorteil:
  • Der Zwischenraum zwischen dem Chip-Gehäuse 19 und einem Schaltungssubstrat, auf welchem das Chip-Gehäuse 19 befestigt ist, ist erheblich verringert, verglichen mit dem Fall, wenn die Elektroden, wie zum Beispiel Lötkugeln (solder balls) verwendet werden. Des Weiteren können solche Kontaktelektroden 5 leicht mit jeder der vorstehenden Elektroden des Schaltungssubstrats verbunden werden. Durch das Einfügen der vorstehenden Elektroden des Schaltungssubstrats in die Kontaktelektroden 5 des Chip-Gehäuses 19 können Probleme, wie zum Beispiel das Hochkriechen des Klebe- bzw. Haftmittels und das Kurzschließen zwischen den vorstehenden Elektroden relativ leicht verhindert werden. Des Weiteren ist eine große Kontaktfläche sichergestellt zwischen den vorstehenden Elektroden des Schaltungssubstrats und dem leitfähigen Haftmittel, so dass eine große Verbindungsfestigkeit erhalten wird, was zu einer verbesserten Zuverlässigkeit führt. Bei Fällen, wenn das leitfähige Haftmittel eine Beweglichkeit bzw. Flexibilität aufweist, werden insbesondere die Kontaktelektroden 5 unempfindlich bezüglich Sprüngen, selbst wenn diese einem thermischen Einfluss ausgesetzt sind.
  • Es ist auch möglich, ein Substrat als Trägerkörper 1 des Chip-Trägers 12 gemäß der vorliegenden Erfindung zu verwenden, wie in Fig. 4 gezeigt, bei welchem die Kontaktelektroden 5 direkt elektrisch mit Anschlusselektroden 6 mittels Durchgängen 3 verbunden sind. Ein beispielhaftes Chip-Gehäuse, welches ein solches Substrat beinhaltet, ist in Fig. 2 gezeigt. Bei diesem Chip-Gehäuse ist keine innere bzw. Intra- Substrat-Verdrahtung vorgesehen. Jedoch sind Fügungsleitungen (nicht gezeigt) auf einer oberen Oberfläche des Trägerkörpers 1 vorgesehen, um so von den Anschlusselektroden 6 vorzustehen, wodurch es möglich wird, Durchgangslöcher 2 und Durchgänge 3 in verschiedenen Positionen anzuordnen, von wo aus die Anschlusselektroden 6 angeordnet sind bzw. werden. Obwohl die Entwurfs-Freiheit für den in Fig. 4 gezeigten Chip-Träger verringert wird, verglichen mit derjenigen für den in Fig. 3 gezeigten Chip-Träger, ist es noch möglich, die Kontaktelektroden 5 mit einem unterschiedlichen Muster von demjenigen für die Anschlusselektroden 6 auf diese Art anzuordnen. Fig. 2 zeigt dieses Chip-Gehäuse in einem Zustand, wenn ein LSI-Chip 7 auf dem Chip-Träger 12 angeordnet bzw. befestigt ist.
  • Als Nächstes wird ein Verfahren zur Herstellung eines Chip-Trägers, welcher einen Teil des Komplexes mit montiertem Chip-Gehäuse darstellt, gemäß der vorliegenden Erfindung unter Bezugnahme auf Fig. 5A bis 5I beschrieben werden.
  • Als Erstes werden, wie in Fig. 5A gezeigt, Durchgangslöcher 2a und 2b in einer Mehrzahl von ungesinterten keramischen Grünblättern bzw. Grünlagen (green sheets) 1a bzw. 1b ausgebildet, unter Verwendung eines Laserstrahls oder eines Guss- Durchstoß(mold punching)-Verfahrens. Im Falle der Ausbildung des in Fig. 3 gezeigten Trägerkörpers 1 haben die Durchgangslöcher 2a und 2b verschiedene Layout- Muster, in Abhängigkeit von dem Grünblatt (green sheet) 1a oder 1b; jedoch sind zur Präzisierung in den Fig. 5A bis 5I die Durchgangslöcher 2a und 2b so gezeigt, dass sie das gleiche Layout-Muster bilden, durch die Grünlagen bzw. -blätter 1a und 1b. Im Falle der Ausbildung des Trägerkörpers 1, wie in Fig. 4 gezeigt, haben die Durchgangslöcher 2a und 2b das gleiche Layout-Muster durch die Grünlagen 1a und 1b.
  • Eine keramische Grünlage bzw. Grünblatt, welches hergestellt wird von Nippon Electric Glass Co., Ltd. (welches MLS-1000 als Hauptbestandteil enthält) kann zum Beispiel als jedes Grünblatt 1a oder 1b verwendet werden. Ungefähr 5 bis 10 solcher Grünblätter mit einer Dicke von zum Beispiel ungefähr 200 um sind geschichtet, um einen Trägerkörper 1 auszubilden. Solche ungesinterten Grünblätter 1a und 1b (Dicke: 200 um) werden eine Dicke von 150 um aufweisen, nachdem diese gesintert wurden, so dass der Trägerkörper 1 schließlich eine Dicke in dem Bereich von 0,7 mm bis 1,5 mm aufweisen wird. Die Dicke des Trägerkörpers 1 ist vorzugsweise klein, so dass die Dicken des Chip-Trägers und des Chip-Gehäuses verringert werden.
  • Als Nächstes werden, wie in Fig. 5B gezeigt, Durchgänge 3a ausgebildet durch Versenken bzw. Einfügen eines leitfähigen Materials in die Durchgangslöcher 2a der Grünblätter 1a durch Drucken. Danach wird, wie in Fig. 5F gezeigt, die innere bzw. Intra-Substrat-Verdrahtung 4a ausgebildet durch Drucken. Demzufolge werden die Bestandteilelemente des internen bzw. inneren Leiters ausgebildet.
  • Die Grünfolie bzw. Grünblatt 1b, deren Durchgangslöcher 2b keine darin ausgebildeten Durchgänge haben, wird auf die Mehrzahl der Grünfolien bzw. Grünblätter 1a geschichtet, um eine Mehrschicht-Struktur auszubilden. Danach wird die Mehrschicht- Struktur gepresst bzw. unter Druck gesetzt, während sie erwärmt bzw. erhitzt wird. Als Nächstes werden, wie in Fig. 5G gezeigt, die geschichteten Grünblätter 1a und 1b gesintert, wodurch der Trägerkörper 1 mit einer Mehrzahl von konkaven Bereichen 2b ausgebildet wird, welche in bzw. auf einer unteren Oberfläche davon vorgesehen sind. Die konkaven Bereiche 2b werden gebildet durch die Durchgangslöcher 2b (nicht gefüllt) des untersten Blattes bzw. der untersten Lage 1b des Trägerkörpers 1. Die Herstellungsschritte des Trägerkörpers 1, welche zuvor beschrieben wurden, können durch jedes andere herkömmliche Verfahren ersetzt werden.
  • Nachdem das Sintern durchgeführt wurde, werden die Anschlusselektroden 6 auf einer oberen Oberfläche des Trägerkörpers 1 ausgebildet, wie in Fig. 5H gezeigt. Als Nächstes wird, wie in Fig. 5I gezeigt, ein leitfähiges Haftmittel in der Mehrzahl der konkaven Bereiche 2b versenkt bzw. aufgebracht, welche auf einer Oberfläche des Trägerkörpers 1 ausgebildet sind, welche einem Schaltungssubstrat gegenüberliegt, indem diese durch eine Druckmaske 14 gedruckt werden. Quetschwalzen 13 werden für dieses Druckverfahren verwendet. Demzufolge wird das leitfähige Klebe- bzw. Haftmittel in den konkaven Bereichen 2b des Trägerkörpers 1 versenkt, um so die Kontaktelektroden S auszubilden. Das leitfähige Haftmittel kann eine Beweglichkeit bzw. Flexibilität aufweisen. Das leitfähige Haftmittel umfasst leitfähige Partikel; die leitfähigen Partikel sind vorzugsweise aus AgPd, Au, Ag, Cu oder einem komplexen bzw. mehrteiligen Legierungspulver ausgebildet.
  • Die Kontaktelektroden 5, welche die konkaven Bereiche 2b füllen, können von dem Trägerkörper 1 vorstehen oder nicht vorstehen. In dem Fall, wenn die Kontaktelektroden 5 nicht von dem Trägerkörper 1 vorstehen, müssen die Elektroden, welche auf dem Schaltungssubstrat vorgesehen sind, eine Form aufweisen, welche in die konkaven Bereiche 2b des Trägerkörpers 1 einfügbar ist.
  • In dem Fall, wenn der Trägerkörper 1 durch das oben erwähnte Verfahren ausgebildet wurde, wird die Länge einer jeden Kontaktelektrode S. d. h. die Größe davon entlang einer Richtung senkrecht zu der unteren Oberfläche des Trägerkörpers 1, bestimmt in Abhängigkeit von der Dicke der Grünlage bzw. des Grünblattes 1b, welches die unterste Schicht des Trägerkörpers 1 bildet. Wenn das Grünblatt 1b eine Dicke von 150 um nach dem Sintern aufweist, hat jede Kontaktelektrode 5 eine Länge in dem Bereich von 150 um bis 170 um. Wenn die Länge einer jeden Kontaktelektrode 5 erhöht wird, wird die relativ große elektrische Widerstandskomponente, welche die Kontaktelektroden 5 aufweisen, nicht vernachlässigbar. Demzufolge wird die Länge der Kontaktelektroden 5 vorzugsweise gleich oder kleiner als ungefähr 200 um gehalten.
  • In den Fällen, wenn der interne Leiter ein Nicht-Edelmetall ist, können die inneren Seitenoberflächen der Durchgangslöcher 2b mit einem nicht-oxidierbaren Leiter plattiert werden, wie zum Beispiel Au, vor dem Füllen des leitfähigen Haftmittels in die Durchgangslöcher 2b des Grünblattes 1b. Durch das Durchführen einer solchen Plattierung erhöht sich die Fläche, bei welcher das leitfähige Haftmittel elektrisch den inneren Leiter kontaktiert, so dass der elektrische Widerstand zwischen den Kontaktelektroden 5 und dem inneren Leiter verringert werden kann.
  • Der Schritt des Ausbildens der Kontaktelektroden 5 kann entweder vor oder nach dem Befestigen bzw. Anbringen des LSI-Chips 7 auf den Anschlusselektroden 6 des Trägerkörpers 1 durchgeführt werden. In manchen Fällen kann ein Chip-Gehäuse, welches den LSI-Chip 7 enthält, welcher auf dem Chip-Träger befestigt ist, welches jedoch nicht die Kontaktelektroden 5 enthält, an einen Benutzer verkauft werden. In solchen Fällen werden die Kontaktelektroden 5 in den konkaven Bereichen 2b auf der unteren Oberfläche des Trägerkörpers 1 versenkt bzw. angeordnet, zumindest bevor das Chip-Gehäuse auf einem Schaltungssubstrat befestigt wird.
  • Das Material des Trägerkörpers 1 kann Aluminiumoxid mit guten Strahlungseigenschaften sein, anstelle einer Glas-Keramik.
  • In einem Fall, wenn der in Fig. 4 gezeigte Chip-Träger hergestellt wird, wird das Ausbilden der inneren bzw. Intra-Substrat-Verdrahtung 4 ausgelassen, so dass die in den Fig. 5A bis 5E gezeigten Schritte durchgeführt werden. Die Fig. 5C bis 5E entsprechen jeweils den Fig. 5G bis 5I.
  • Als Nächstes wird die Struktur der Elektroden eines Schaltungssubstrates 17 beschrieben werden unter Bezugnahme auf Fig. 6, welches für den Chip-Träger 12 und das Chip-Gehäuse 19 geeignet ist. Das Schaltungssubstrat 17 umfasst Anschlusselektroden 6 einer zweistufigen konvexen Form. Diese Anschlusselektroden 6 werden geeignet in dem Fall verwendet, wenn die Kontaktelektroden 5 des Trägerkörpers 1 nicht wesentlich von der unteren Oberfläche des Trägerkörpers 1 vorstehen.
  • Das Schaltungssubstrat 17, welches in Fig. 6 gezeigt ist, umfasst Elektroden- Anschlussstellen bzw. -Pads 16, welche auf einer oberen Oberfläche davon ausgebildet sind. Das Schaltungssubstrat 17 umfasst weiter die Anschlusselektroden 18 auf den Elektroden-Pads 16, wobei jede Anschlusselektrode 18 eine zweistufige konvexe Form aufweist. Jede Anschlusselektrode 18 hat einen unteren Stufenbereich, welcher auf dem Schaltungssubstrat 17 ausgebildet ist, und einen oberen Stufenbereich, welcher auf dem unteren Stufenbereich ausgebildet ist. Die Form der Anschlusselektroden 18 kann entweder kreisförmig oder rechteckig sein, wenn sie von oberhalb des Schaltungssubstrats 17 betrachtet werden. Die Fläche eines Querschnitts des oberen Stufenbereiches, gesehen parallel zu dem Schaltungssubstrat 17, ist vorzugsweise kleiner als die Fläche des unteren Stufenbereiches, in der gleichen Ebene. Die Anschlusselektroden 18 können aus plattierbaren Metallen gebildet werden, wie zum Beispiel Au, Cu, Ag und Lötmaterial bzw. -metall. Die Elektroden-Pads 16 können aus jedem plattierbaren Material hergestellt werden. Das Schaltungssubstrat 17 kann Durchgangslöcher 22, Durchgänge 23 und eine innere bzw. Intra-Substrat-Verdrahtung 24 aufweisen, wie in Fig. 6 gezeigt.
  • Als Nächstes wird ein Verfahren zur Ausbildung der zweistufigen konvexen Anschlusselektroden 18 auf einem Schaltungssubstrat unter Bezugnahme auf die Fig. 7A bis 7D beschrieben werden.
  • Als Erstes wird, wie in Fig. 7A gezeigt, ein Schutzschicht- bzw. Resist-Film A auf dem Schaltungssubstrat 17 ausgebildet, auf welchem die Elektroden-Pads 16 vorgesehen sind, durch ein Fotolithografie-Verfahren. Der Resist-Film A weist Öffnungen (innere Durchmesser: ungefähr 250 um) auf, welche auf denjenigen Elektroden-Pads 16 ausgebildet sind, welche mit den Kontaktelektroden 5 des Chip- Trägers 12 verbunden werden sollen.
  • Als Nächstes werden, wie in Fig. 7B gezeigt, die unteren Stufenbereiche 18a (Dicke: ungefähr mehrere Dutzend um) der Anschlusselektroden 18 in den Öffnungen des Resist-Films A abgelagert bzw. angeordnet. Demzufolge werden die unteren Stufenbereiche 18a der Anschlusselektroden 18 selektiv in den Bereichen des Schaltungssubstrats 17 ausgebildet, welche nicht von dem Resist-Film A bedeckt sind. Die Form und Größe der unteren Stufenbereiche 18a der Anschlusselektroden 18 werden bestimmt durch die Form und Größe der Öffnungen des Resist-Films A. Das Layoutmuster für die unteren Stufenbereiche 18a wird bestimmt durch dasjenige der Öffnungen in dem Resist-Film A.
  • Dann wird, wie in Fig. 7C gezeigt, ein Resist-Film B auf dem Schaltungssubstrat 17 durch ein Fotolithografie-Verfahren ausgebildet. Der Resist-Film B weist eine Öffnung (innerer Durchmesser: ungefähr 100 um) in der Nähe bzw. Umgebung des Mittelpunktes des unteren Stufenbereiches 18a einer jeden Anschlusselektrode 18 auf. Die Öffnungen des Resist-Films B werden so ausgebildet, dass sie kleiner sind als die Öffnungen des Resist-Filmes A. Als Nächstes werden, wie in Fig. 7D gezeigt, die oberen Stufenbereiche 18b (Höhe: ungefähr mehrere Dutzend um) der Anschlusselektroden 18 durch Plattieren abgelagert bzw. angeordnet.
  • Schließlich werden die Resist-Filme A und B entfernt, indem diese aufgelöst oder abgeschält bzw. abgeblättert werden. Danach wird, wenn erforderlich, ein Reinigungsverfahren durchgeführt, um so die Anschlusselektroden 18 zu erhalten mit einer zweistufigen konvexen Form auf den Elektroden-Pads 16 des Schaltungssubstrats 17.
  • Die vorliegende Erfindung hat keine bestimmte Beschränkung bezüglich des Plattierungs-Materials. Jedes plattierbare Metall, wie zum Beispiel Au, Cu, Ag und Lötmaterial bzw. -metall kann als das Plattierungs-Material verwendet werden.
  • Als Nächstes wird ein Verfahren zum Befestigen des Chip-Gehäuses gemäß der vorliegenden Erfindung auf dem oben erwähnten Schaltungssubstrat unter Bezugnahme auf Fig. 8 beschrieben werden.
  • Nach dem Ausbilden der Kontaktelektroden 5 des Chip-Gehäuses 19 unter Verwendung eines leitfähigen Haftmittels, werden die Kontaktelektroden 5 so positioniert, dass die Position einer jeden Kontaktelektrode 5 mit der Position der entsprechenden der Anschlusselektroden 18 des Schaltungssubstrats 17 zusammenfällt. Das Schaltungssubstrat 17, welches hierin verwendet wird, umfasst Durchgangslöcher und eine innere bzw. Intra-Substrat-Verdrahtung.
  • Danach werden die Anschlusselektroden 18 in die konkaven Bereiche des Chip- Gehäuses 19 eingefügt. Die Kontaktelektroden 5 werden vorher in die konkaven Bereiche des Chip-Gehäuses 19 gefüllt. Dann wird das leitfähige Klebe- bzw. Haftmittel, welches die Kontaktelektroden 5 bildet, bei 50ºC bis 150ºC ausgehärtet. Demzufolge werden die Kontaktelektroden 5 elektrisch/mechanisch mit den Anschlusselektroden 18 verbunden, wodurch das Chip-Gehäuse 19 auf dem Schaltungssubstrat 17 befestigt bzw. angebracht wird. Ein Komplex mit montiertem Chip-Gehäuse, welcher so erhalten wurde, weist die folgenden Vorteile auf: Eine feste Verbindung wird erhalten zwischen den Kontaktelektroden 5 und den Anschlusselektroden 18 des Schaltungssubstrats 17. Selbst wenn der Wärmeausdehnungskoeffizient des Schaltungssubstrats 17 von demjenigen des Trägerkörpers 1 verschieden ist, ist es nicht wahrscheinlich, dass der Trägerkörper 1 Sprünge bzw. Risse aufweist. In den Fällen, wenn das leitfähige Haft- bzw. Klebemittel eine Biegbarkeit bzw. Flexibilität aufweist, können insbesondere die Kontaktelektroden 5 eine hervorragende Zuverlässigkeit bzw. Beständigkeit gegen thermische Einflüsse aufweisen. Zusätzlich wird der Abstand (d. h. der Zwischenraum) zwischen dem Trägerkörper 1 und dem Schaltungssubstrat 17 verringert, so dass die gesamte Dicke des Komplexes mit montiertem Chip-Gehäuse verringert werden kann.
  • Fig. 9 zeigt den Komplex mit einem montierten Chip-Gehäuse umfassend das Chip- Gehäuse 19, welches auf einem Schaltungssubstrat 17 montiert bzw. angebracht ist, welches keine vorstehenden Elektroden 18 aufweist. Bei diesem Beispiel werden die Kontaktelektroden 5 direkt an die Elektroden-Pads bzw. -Kontaktstellen 16 des Schaltungssubstrats 17 angeheftet bzw. angebracht.
  • Wie oben beschrieben, ist gemäß den Beispielen der vorliegenden Erfindung der LSI- Chips 7 auf dem Chip-Träger 12 auf eine Flip-Chip Art befestigt, so dass das Chip- Gehäuse 19 eine relativ kleine Fläche bedeckt und dünn ist. Zusätzlich erstreckt sich die Verdrahtung innerhalb des Chip-Gehäuses 19 auf einen relativ kleinen Abstand, wodurch hervorragende Frequenz-Kennlinien bzw. -Eigenschaften erreicht werden.
  • Des Weiteren werden die Kontaktelektroden 5 des Chip-Trägers 12 aus einem leitfähigen Haft- bzw. Klebemittel ausgebildet, welches in den konkaven Bereichen auf der unteren Oberfläche des Trägerkörpers 1 versenkt bzw. angeordnet ist. Durch das Einfügen der zweistufigen konvex geformten Anschlusselektroden 18, welche auf den Elektroden-Pads 16 des Schaltungssubstrats 17 ausgebildet sind, in die Kontaktelektroden 5, kann eine stabile Verbindung erhalten werden zwischen den Anschlusselektroden 18 und den Kontaktelektroden 5. Die gesamte Dicke des Komplexes mit montiertem Chip-Gehäuse, welcher erhalten wird durch Montieren bzw. Anbringen des Chip-Gehäuses 19 auf dem Schaltungssubstrat 17, kann auch verringert werden.
  • Demzufolge wird gemäß der vorliegenden Erfindung ein Chip-Gehäuse (einschließlich eines auf einem Chip-Träger montierten bzw. angebrachten LSI-Chips) geschaffen, welches einen relativ kleinen Bereich bzw. Fläche bedeckt. Des Weiteren wird die Dicke des Chip-Gehäuses gemessen von dem Schaltungssubstrat aus klein gehalten, nachdem das Chip-Gehäuse auf einem Schaltungssubstrat montiert bzw. angebracht wurde. Deshalb ist das Chip-Gehäuse gemäß der vorliegenden Erfindung ideal für die Befestigung bzw. Anordnung bei hoher Dichte.
  • Weil die Kontaktelektroden des Chip-Gehäuses aus einem leitfähigen Haftmittel gebildet sind, welches bevorzugt eine Flexibilität bzw. Biegbarkeit aufweist, kann das Chip-Gehäuse auf einem Schaltungssubstrat montiert bzw. angebracht werden durch Einfügen der zweistufigen vorstehenden Elektroden, welche auf den Anschlusselektroden des Schaltungssubstrats ausgebildet sind, in die Kontaktelektroden, während die Dicke des erhaltenen Schaltungs-Moduls beibehalten wird, welches nach dem Befestigen erhalten wird.
  • Des Weiteren verhindert die konvexe Form der Anschlusselektroden ein Hochkriechen des Haftmittels und ein Kurzschließen zwischen benachbarten Anschlusselektroden, wenn die zweistufigen konvexen Anschlusselektroden, welche auf dem Schaltungssubstrat ausgebildet sind, in die Kontaktelektroden des Chip-Gehäuses eingefügt werden. Des Weiteren kommen solche Anschlusselektroden mit dem leitfähigen Haftmittel mit einer hohen Wahrscheinlichkeit und in einem großen Haftbereich in Kontakt. Als Ergebnis kann eine große Haftkraft zur Verfügung gestellt werden, wodurch die Zuverlässigkeit der Verbindung erhöht wird.

Claims (10)

1. Vorrichtung mit Chip-Gehäuse mit einem Chip-Gehäuse (19) und einem Schaltungs- bzw. Schaltkreis-Substrat (17), wobei das Chip-Gehäuse (19) einen Chip-Träger (12) und einen LSI-Chip (7) aufweist, welcher auf dem Chip-Träger (12) auf eine flip-chip-Art angebracht bzw. befestigt ist, wobei der Chip-Träger (12) aufweist:
einen Trägerkörper (1) mit einer oberen Oberfläche, einer unteren Oberfläche (1b), einer Mehrzahl von Durchgangslöchern (2), einer Mehrzahl von internen bzw. Innen-Leitern (3, 4);
eine Mehrzahl von Trägerelektroden (6), welche auf der oberen Oberfläche des Trägerkörpers (1) ausgebildet sind und mit dem LSI-Chip (7) verbunden sind, wobei die Mehrzahl der Träger-Elektroden (6) elektrisch mit den jeweiligen der internen Leiter (3, 4) verbunden ist, welche in den Durchgangslöchern (2) vorgesehen sind und die obere und die untere Oberfläche des Chip-Trägers (12) verbinden;
eine Mehrzahl von konkaven Bereichen (2b), welche auf der unteren Oberfläche (1b) des Träger-Körpers (1) vorgesehen sind, wobei die Unterseite der konkaven Bereiche (2b) durch die jeweiligen internen Leiter (3, 4) gebildet wird, und die Seitenoberflächen der Mehrzahl der konkaven Bereiche (2b) werden gebildet durch die Seitenoberflächen der jeweiligen Durchgangslöcher (2), welche senkrecht zu der unteren Oberfläche des Chip-Trägers (12) sind; und
eine Mehrzahl von Kontakt-Elektroden (5), welche elektrisch mit den jeweiligen internen Leitern (3, 4) verbunden sind, wobei die Kontakt-Elektroden (5) in den jeweiligen der Mehrzahl der konkaven Bereiche (2b) vergraben bzw. versenkt (buried) sind, wobei die Kontakt-Elektroden (5) aus einem leitfähigen Haft- bzw. Klebemittel zusammengesetzt sind;
wobei das Chip-Gehäuse auf dem Schaltkreis-Substrat (17) angebracht bzw. befestigt ist, welches eine Mehrzahl von Anschluss-Elektroden (18) aufweist, welche mit entsprechenden der Kontakt-Elektroden (5) des Chip-Trägers (12) verbunden sind, wobei alle der Anschluss-Elektroden aufweisen:
einen unteren Stufenbereich (18a), welcher auf dem Schaltkreis-Substrat (17) ausgebildet ist, und
einen oberen Stufenbereich (18b), welcher auf dem unteren Stufenbereich (18a) ausgebildet ist, wobei der obere Stufenbereich (18b) ein Querschnittsfläche parallel zu dem Schaltkreis-Substrat (17) aufweist, welche kleiner ist als die Querschnittsfläche des unteren Stufenbereiches (18a), und eine solche Form aufweist, dass die oberen Stufenbereiche (18b) im Wesentlichen in einen entsprechenden der Mehrzahl der Konkaven-Bereiche (2b) in der unteren Oberfläche (1b) des Träger-Körpers des Chip-Trägers (12) eingefügt sind.
2. Vorrichtung mit Chip-Gehäuse nach Anspruch 1, wobei der Träger-Körper (1) zusammengesetzt ist aus einer Mehrzahl von Isolations- bzw. Trenn-Blättern bzw. - Lagen (1a, 1b), welche aufeinander geschichtet sind, und wobei mindestens einer der internen Leiter (3, 4) weiter mindestens eine leitfähige Schicht (4a) aufweist, welche auf mindestens einer der Mehrzahl der isolierenden bzw. trennenden Blätter bzw. Lagen (1a, 1b) vorgesehen ist.
3. Vorrichtung mit Chip-Gehäuse nach Anspruch 1, wobei das leitfähige Haft- bzw. Klebemittel flexibel bzw. biegbar bzw. elastisch ist.
4. Vorrichtung mit Chip-Gehäuse nach Anspruch 1, wobei der interne bzw. Innen- Leiter (3, 4) zusammengesetzt ist aus einem Material ausgewählt aus der Gruppe bestehend aus Cu, Ag und AgPd.
5. Vorrichtung mit Chip-Gehäuse nach einem der Ansprüche 1 bis 4, wobei der LSI- Chip (7) aufweist: ein Elektroden-Kontaktelement- bzw. pad (8), welches auf dem LSI-Chip (7) vorgesehen ist und eine Vorsprungs (projection)-Elektrode (11), welche auf dem Elektroden-pad ausgebildet ist, wobei die Vorsprungs-Elektrode (11) elektrisch mit einer entsprechenden der Träger-Elektroden (6) des Chip-Trägers (12) verbunden ist mit einer Verbindungs (bonding)-Schicht (9), welche dazwischen angeordnet ist, und ein Zwischenraum zwischen dem LSI-Chip (7) und dem Chip-Träger (12) ist gefüllt und abgedichtet mit einem geformten bzw. gegossenen (mold) Harz (10).
6. Vorrichtung mit Chip-Gehäuse nach Anspruch 5, wobei die Vorsprungs-Elektrode (11) des LSI-Chips (7) eine zweistufige konvexe Form aufweist.
7. Vorrichtung mit Chip-Gehäuse nach Anspruch 6, wobei die Verbindungs (bonding) -Schicht (9) zusammengesetzt ist aus einem Material, welches ausgewählt wird aus der Gruppe bestehend aus einem leitfähigen Haft- bzw. Klebemittel, einem anistropen leitfähigen Material, und Lötmaterial bzw. Lot.
8. Vorrichtung mit Chip-Gehäuse nach einem der Ansprüche 1 bis 7, wobei eine obere Oberfläche des oberen Stufenbereiches (18b) senkrecht zu einer Seitenoberfläche des oberen Stufenbereiches (18b) ist.
9. Verfahren zur Ausbildung einer Vorrichtung mit Chip-Gehäuse nach einem der Ansprüche 1 bis 8, mit den Schritten:
- Erzeugen eines Chip-Trägers (12) durch Ausbilden von Durchgangslöchern (2a, 2b) in einer Mehrzahl von nicht gesinterten Grün-Blättern bzw. Lagen bzw. (green sheets) (1a, 1b);
Vergraben bzw. versenken (bury) eines Teils einer Mehrzahl von internen bzw. Innen-Leitern (3a) in den jeweiligen der Durchgangslöcher (2a) einer Gruppe der Mehrzahl Grün-Blätter bzw. Lagen (1a) und Ausbilden eines weiteren internen Leiters (4a) auf einer Hauptoberfläche der Gruppe der Mehrzahl der Grün-Blätter bzw. Lagen (1a) durch Drucken;
Ausbilden einer Vielschicht-Struktur durch Schichten von einer der Mehrzahl der Grün-Blätter bzw. Lagen (1b) in welcher kein interner bzw. Innen-Leiter vergraben bzw. versenkt ist in den Durchgangslöchern (2) davon, auf der Gruppe der Grün-Blätter (1a) und unterwerfen der Vielschicht-Struktur bezüglich eines Press- bzw. Druck-Verfahrens;
Sintern der Mehrzahl der Grün-Blätter bzw. Lagen, um so einen Träger- Körper (I) auszubilden, eine Mehrzahl von konkaven Bereichen (2b) wird auf einer unteren Oberfläche des Träger-Körpers (1) ausgebildet, die Seiten- Oberflächen der konkaven Bereiche (2b) werden gebildet durch die Seiten- Oberflächen der Durchgangslöcher (2), welche senkrecht zu der unteren Oberfläche des Chip-Trägers (12) sind, und
Ausbilden einer Mehrzahl von Kontakt-Elektroden (5) durch Vergraben (burying) eines leitfähigen Haft- bzw. Klebemittels in der Mehrzahl der konkaven Bereiche (2b) des Träger-Körpers (1).
- Ausbilden eines Schaltkreis-Substrats (17) mit einer Anschluss- Elektrode (18), welche mit einer entsprechenden der Kontakt-Elektroden (5) des Chip-Trägers (12) des Chip-Gehäuses (19) verbunden ist, mit den Schritten:
Ausbilden eines ersten Schutzschicht- bzw. Resist-Filmes (A) auf dem Schaltkreis-Substrat (17) durch ein erstes Fotolithografie-Verfahren, wobei der erste Resist-Film (A) eine erste Öffnung auf einer Elektroden-Kontaktstelle bzw. pad (16) des Schaltkreis-Substrats (17) aufweist;
Ausbilden eines unteren Stufenbereiches (18a) der Anschluss- Elektrode (18) in der ersten Öffnung des ersten Resist-Filmes (A)
Ausbilden eines zweiten Resist-Filmes (B) auf dem Schaltkreis- Substrat (17) durch ein zweites Fotolithografie-Verfahren, wobei der zweite Resist-Film (B) eine zweite Öffnung auf dem unteren Stufenbereich (18a) der Anschlusselektrode (18) aufweist und die zweite Öffnung ist kleiner als die erste Öffnung des ersten Resist-Filmes (A);
Ausbilden eines oberen Stufenbereiches (18b) der Anschluss- Elektrode (18) in der zweiten Öffnung des zweiten Resist-Filmes (B); und
Entfernen der ersten und zweiten Resist-Filme (A, B), wodurch die Anschluss-Elektrode (18a, 18b) ausgebildet wird;
- Anbringen bzw. Befestigen eines LSI-Chips auf eine Flip-Chip Art auf dem Chip-Träger (12), um ein Chip-Gehäuse (19) auszubilden, und
- Anbringen bzw. Befestigen des Chip-Gehäuses (19) auf dem Schaltkreis-Substrat (17) durch Einfügen der Anschluss-Elektroden (18) des Schaltkreis-Substrats (17) in und Verbindung von diesen mit den Kontakt-Elektroden (5) des Chip-Gehäuses (19).
10. Verfahren zur Herstellung einer Vorrichtung mit Chip-Gehäuse nach Anspruch 9, wobei das leitfähige Kraft- bzw. Klebemittel flexibel bzw. biegbar ist.
DE69428181T 1993-12-13 1994-12-09 Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung Expired - Fee Related DE69428181T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP31198093 1993-12-13
JP31496693 1993-12-15
JP32012693 1993-12-20
JP32011793 1993-12-20

Publications (2)

Publication Number Publication Date
DE69428181D1 DE69428181D1 (de) 2001-10-11
DE69428181T2 true DE69428181T2 (de) 2002-06-13

Family

ID=27480058

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69428181T Expired - Fee Related DE69428181T2 (de) 1993-12-13 1994-12-09 Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung

Country Status (4)

Country Link
US (2) US5640051A (de)
EP (1) EP0657932B1 (de)
CN (2) CN1159956C (de)
DE (1) DE69428181T2 (de)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384344B1 (en) 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
JP3330468B2 (ja) * 1995-06-30 2002-09-30 富士通株式会社 配線基板及び半導体装置
JP3311215B2 (ja) * 1995-09-28 2002-08-05 株式会社東芝 半導体装置
CN1094717C (zh) 1995-11-16 2002-11-20 松下电器产业株式会社 印刷电路板的安装体
KR0182073B1 (ko) * 1995-12-22 1999-03-20 황인길 반도체 칩 스케일 반도체 패키지 및 그 제조방법
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JP2951882B2 (ja) * 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
US5759737A (en) * 1996-09-06 1998-06-02 International Business Machines Corporation Method of making a component carrier
EP0883173B1 (de) * 1996-09-12 2007-09-12 Ibiden Co., Ltd. Leiterplatte zur montage elektronischer bauelemente
JPH10135613A (ja) * 1996-10-28 1998-05-22 Ngk Spark Plug Co Ltd 配線基板
DE19646476C2 (de) * 1996-11-11 2002-03-14 Fraunhofer Ges Forschung Verbindungsstruktur
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
US6133072A (en) 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
JP3065549B2 (ja) * 1997-01-09 2000-07-17 富士通株式会社 半導体チップ部品の実装方法
US5770477A (en) * 1997-02-10 1998-06-23 Delco Electronics Corporation Flip chip-on-flip chip multi-chip module
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
US5889332A (en) * 1997-02-21 1999-03-30 Hewlett-Packard Company Area matched package
JP3578581B2 (ja) * 1997-02-28 2004-10-20 富士通株式会社 ベアチップの実装構造および実装方法およびそれに用いるインターポーザ
WO1998048449A2 (en) * 1997-04-21 1998-10-29 Flip Chip Technologies, L.L.C. Flip chip and chip scale package
US6175161B1 (en) * 1998-05-22 2001-01-16 Alpine Microsystems, Inc. System and method for packaging integrated circuits
JPH1168026A (ja) * 1997-06-13 1999-03-09 Ricoh Co Ltd 配線用補助パッケージおよび印刷回路配線板構造
US5926731A (en) * 1997-07-02 1999-07-20 Delco Electronics Corp. Method for controlling solder bump shape and stand-off height
JP3000975B2 (ja) * 1997-10-20 2000-01-17 富士通株式会社 半導体素子の実装構造
US6730541B2 (en) * 1997-11-20 2004-05-04 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
US6432744B1 (en) * 1997-11-20 2002-08-13 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US6833613B1 (en) * 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6222276B1 (en) 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
EP0962978A1 (de) * 1998-06-04 1999-12-08 Matsushita Electric Industrial Co., Ltd. Halbleiteranordnung und Verfahren zu deren Herstellung
US6084296A (en) * 1998-07-09 2000-07-04 Satcon Technology Corporation Low cost high power hermetic package with electrical feed-through bushings
CN1318274A (zh) * 1998-09-17 2001-10-17 伊比登株式会社 多层叠合电路板
JP2000138313A (ja) 1998-10-30 2000-05-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6069407A (en) 1998-11-18 2000-05-30 Vlsi Technology, Inc. BGA package using PCB and tape in a die-up configuration
US6246587B1 (en) 1998-12-03 2001-06-12 Intermedics Inc. Surface mounted device with grooves on a termination lead and methods of assembly
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
JP3403677B2 (ja) * 1999-09-06 2003-05-06 マイクロ・テック株式会社 半田ボール形成方法
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
JP3549017B2 (ja) * 2000-07-21 2004-08-04 松下電器産業株式会社 フリップチップ実装方法
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
US7138583B2 (en) * 2002-05-08 2006-11-21 Sandisk Corporation Method and apparatus for maintaining a separation between contacts
US6897566B2 (en) * 2002-06-24 2005-05-24 Ultra Tera Corporation Encapsulated semiconductor package free of chip carrier
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
US7505862B2 (en) * 2003-03-07 2009-03-17 Salmon Technologies, Llc Apparatus and method for testing electronic systems
US7205649B2 (en) * 2003-06-30 2007-04-17 Intel Corporation Ball grid array copper balancing
US7408258B2 (en) * 2003-08-20 2008-08-05 Salmon Technologies, Llc Interconnection circuit and electronic module utilizing same
US20050095835A1 (en) * 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
US7566960B1 (en) 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
US7005742B2 (en) * 2004-02-05 2006-02-28 Texas Instruments Incorporated Socket grid array
US20050184376A1 (en) * 2004-02-19 2005-08-25 Salmon Peter C. System in package
JP2005259848A (ja) * 2004-03-10 2005-09-22 Toshiba Corp 半導体装置及びその製造方法
US20050205986A1 (en) * 2004-03-18 2005-09-22 Ikuroh Ichitsubo Module with integrated active substrate and passive substrate
US20050255722A1 (en) * 2004-05-07 2005-11-17 Salmon Peter C Micro blade assembly
JP4627632B2 (ja) * 2004-05-17 2011-02-09 Okiセミコンダクタ株式会社 半導体装置
US7340957B2 (en) 2004-07-29 2008-03-11 Los Alamos National Security, Llc Ultrasonic analyte concentration and application in flow cytometry
US7427809B2 (en) * 2004-12-16 2008-09-23 Salmon Technologies, Llc Repairable three-dimensional semiconductor subsystem
US20070007983A1 (en) * 2005-01-06 2007-01-11 Salmon Peter C Semiconductor wafer tester
US20070023889A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Copper substrate with feedthroughs and interconnection circuits
US7586747B2 (en) * 2005-08-01 2009-09-08 Salmon Technologies, Llc. Scalable subsystem architecture having integrated cooling channels
US20070023904A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Electro-optic interconnection apparatus and method
US20070023923A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Flip chip interface including a mixed array of heat bumps and signal bumps
JP4404139B2 (ja) * 2005-10-26 2010-01-27 株式会社村田製作所 積層型基板、電子装置および積層型基板の製造方法
JP2008166373A (ja) * 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
TWI357647B (en) * 2007-02-01 2012-02-01 Siliconware Precision Industries Co Ltd Semiconductor substrate structure
TWI356480B (en) * 2007-05-07 2012-01-11 Siliconware Precision Industries Co Ltd Semiconductor package substrate
US7911066B2 (en) * 2007-08-29 2011-03-22 Agilent Technologies, Inc. Through-chip via interconnects for stacked integrated circuit structures
US8266951B2 (en) 2007-12-19 2012-09-18 Los Alamos National Security, Llc Particle analysis in an acoustic cytometer
US7741151B2 (en) * 2008-11-06 2010-06-22 Freescale Semiconductor, Inc. Integrated circuit package formation
JP2011187681A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 半導体装置の製造方法および半導体装置
CN102083281B (zh) * 2010-10-27 2013-04-10 北京遥测技术研究所 一种提升高频qfn器件焊装可靠性的方法
US8975117B2 (en) * 2012-02-08 2015-03-10 Infineon Technologies Ag Semiconductor device using diffusion soldering
US9171790B2 (en) * 2012-05-30 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
KR102037866B1 (ko) * 2013-02-05 2019-10-29 삼성전자주식회사 전자장치
KR102059402B1 (ko) * 2013-04-15 2019-12-26 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
CN104752380B (zh) * 2013-12-31 2018-10-09 晟碟信息科技(上海)有限公司 半导体装置
JP2016167544A (ja) * 2015-03-10 2016-09-15 ソニー株式会社 電子部品、電子部品実装基板及び電子部品の実装方法
KR20200037246A (ko) * 2017-08-14 2020-04-08 소니 주식회사 전자 부품 모듈, 그 제조방법, 내시경 장치 및 이동체 카메라
US10461078B2 (en) 2018-02-26 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Creating devices with multiple threshold voltage by cut-metal-gate process
JP2020150026A (ja) * 2019-03-11 2020-09-17 株式会社村田製作所 多層配線基板
DE102019127915A1 (de) 2019-10-16 2021-04-22 Tdk Electronics Ag Sensorelement und Verfahren zur Herstellung eines Sensorelements
DE102019127924B3 (de) * 2019-10-16 2021-01-21 Tdk Electronics Ag Bauelement und Verfahren zur Herstellung eines Bauelements
CN110849511A (zh) * 2019-11-13 2020-02-28 苏州市东科电子有限公司 一种厚膜电容压力传感器引线针的安装方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810841A (ja) * 1981-07-13 1983-01-21 Mitsubishi Electric Corp 樹脂封止形半導体装置
JPS5921047A (ja) * 1982-07-27 1984-02-02 Fuji Xerox Co Ltd リ−ドレスチツプキヤリア
JPS59158539A (ja) * 1983-02-28 1984-09-08 Sharp Corp 樹脂封止型半導体装置
JPS6124253A (ja) * 1984-07-13 1986-02-01 Hitachi Ltd 半導体パツケ−ジ構造
US4714570A (en) * 1984-07-17 1987-12-22 Matsushita Electric Industrial Co., Ltd. Conductor paste and method of manufacturing a multilayered ceramic body using the paste
JPS61208853A (ja) * 1985-03-14 1986-09-17 Toshiba Corp Icパツケ−ジ
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
JPS62266857A (ja) * 1986-05-15 1987-11-19 Oki Electric Ind Co Ltd 半導体装置
JPH07118340B2 (ja) * 1986-10-28 1995-12-18 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション コネクタ・アセンブリ
JPH0728128B2 (ja) * 1988-03-11 1995-03-29 松下電器産業株式会社 セラミック多層配線基板とその製造方法
JPH02310941A (ja) * 1989-05-26 1990-12-26 Mitsui Mining & Smelting Co Ltd バンプを有するプリント回路基板およびバンプの形成方法
FR2650471B1 (fr) * 1989-07-27 1991-10-11 Bull Sa Procede de formation de piliers du reseau multicouche d'une carte de connexion d'au moins un circuit integre de haute densite
JP2978511B2 (ja) * 1989-09-20 1999-11-15 株式会社日立製作所 集積回路素子実装構造体
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ic搭載用多層回路基板及びその製造法
JPH0430544A (ja) * 1990-05-28 1992-02-03 Hitachi Ltd 半導体集積回路装置
JP3210321B2 (ja) * 1990-05-31 2001-09-17 株式会社ガスター 自動風呂装置における浴槽水位検出方法
JP2881270B2 (ja) * 1990-08-28 1999-04-12 日本特殊陶業株式会社 多層配線基板の製造方法
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
DE69229661T2 (de) * 1991-04-26 1999-12-30 Citizen Watch Co., Ltd. Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
KR920022482A (ko) * 1991-05-09 1992-12-19 가나이 쯔도무 전자부품 탑재모듈
CA2071662A1 (en) * 1991-06-26 1992-12-27 Jon J. Gulick Integrated socket-type package for flip-chip semiconductor devices and circuits
JP2966972B2 (ja) * 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
US5316788A (en) * 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
US5315239A (en) * 1991-12-16 1994-05-24 Hughes Aircraft Company Circuit module connections
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
JPH05226487A (ja) * 1992-02-14 1993-09-03 Nec Corp 半導体装置
JPH05243330A (ja) * 1992-02-28 1993-09-21 Nippondenso Co Ltd 多層配線基板とフリップチップicの接続構造
US5213676A (en) * 1992-05-11 1993-05-25 Eastman Kodak Company Method of generating a substrate electrode for flip chip and other applications
JPH0685103A (ja) * 1992-08-31 1994-03-25 Kyocera Corp 回路基板及び回路基板の電極形成方法
US5404044A (en) * 1992-09-29 1995-04-04 International Business Machines Corporation Parallel process interposer (PPI)
EP0591862B1 (de) * 1992-10-02 1999-05-26 Matsushita Electric Industrial Co., Ltd. Halbleitervorrichtung, Bildabtastvorrichtung und Verfahren zu ihrer Herstellung
JP3370704B2 (ja) * 1992-10-12 2003-01-27 株式会社日立製作所 通信制御方法
US5426072A (en) * 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat

Also Published As

Publication number Publication date
US5640051A (en) 1997-06-17
CN1113607A (zh) 1995-12-20
EP0657932B1 (de) 2001-09-05
US5628919A (en) 1997-05-13
CN1221309A (zh) 1999-06-30
EP0657932A3 (de) 1996-02-28
DE69428181D1 (de) 2001-10-11
CN1159956C (zh) 2004-07-28
EP0657932A2 (de) 1995-06-14
CN1048824C (zh) 2000-01-26

Similar Documents

Publication Publication Date Title
DE69428181T2 (de) Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE3787366T2 (de) Keramische/organische mehrschichtenanschlussplatte.
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
EP1900264B1 (de) Leiterplatten-mehrschichtaufbau mit integriertem elektrischem bauteil und herstellungsverfahren
DE69414753T2 (de) Montagevorrichtung und Verfahren zum Verbinden von miniaturisierten elektronischen Bauteilen mittels Höckerverbindungen
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE19930308A1 (de) Multichipmodul mit Silicium-Trägersubstrat
DE10235332A1 (de) Mehrlagiger Schaltungsträger und Herstellung desselben
EP1155449A1 (de) Halbleiterbauelement mit einem chipträger mit öffnungen zur kontaktierung durch eine metallfolie
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE10392162T5 (de) Schaltkreiskarte und Schaltkreiskartenverbindungsstruktur
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
WO2000074446A1 (de) Intelligentes leistungsmodul
DE102019005046A1 (de) Multichip-packungsstruktur für einen bildsensor
DE3587244T2 (de) Band fuer die anschweissung von flaechen.
DE68926258T2 (de) Verfahren zum Herstellen eines uniaxial elektrisch leitenden Artikels
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee