JPH0685103A - 回路基板及び回路基板の電極形成方法 - Google Patents
回路基板及び回路基板の電極形成方法Info
- Publication number
- JPH0685103A JPH0685103A JP23110792A JP23110792A JPH0685103A JP H0685103 A JPH0685103 A JP H0685103A JP 23110792 A JP23110792 A JP 23110792A JP 23110792 A JP23110792 A JP 23110792A JP H0685103 A JPH0685103 A JP H0685103A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- circuit board
- solder
- wiring layer
- solder balls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Combinations Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 マザーボードに対する回路基板の接続を容易
にしかつはんだバンプの高さのばらつきを少なくして接
続不良を防止する。 【構成】 この回路基板は、表面に表面配線４が、内部
に外部引き出し用配線層３が形成され、外部引き出し用
配線層３が露出するような複数の電極用孔８を有する基
板２と、電極用孔８に充填され基板本体２裏面から一部
が露出するよう外部引き出し用配線４に加熱融着された
電極用はんだボール９とを備えている。
にしかつはんだバンプの高さのばらつきを少なくして接
続不良を防止する。 【構成】 この回路基板は、表面に表面配線４が、内部
に外部引き出し用配線層３が形成され、外部引き出し用
配線層３が露出するような複数の電極用孔８を有する基
板２と、電極用孔８に充填され基板本体２裏面から一部
が露出するよう外部引き出し用配線４に加熱融着された
電極用はんだボール９とを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、回路基板に関し、特
に、外部引き出し用配線に接続された電極を有する回路
基板に関する。また別の発明は、前記回路基板の電極形
成方法に関する。
に、外部引き出し用配線に接続された電極を有する回路
基板に関する。また別の発明は、前記回路基板の電極形
成方法に関する。
【０００２】
【従来の技術及びその課題】一般に、回路基板は、チッ
プ部品等を載置する基板本体と、チップ部品を外部と接
続するために外部引き出し用配線に接続された外部電極
とを有している。そして回路基板は、外部電極を介して
マザーボードに表面実装される。たとえば、混成集積回
路基板等をマザーボードに表面実装する場合、一般に、
回路基板の電極部をクリップで挟持し、クリップの端部
（クリップリード端子）を所定の形状にしてマザーボー
ドにはんだ付けしている。
プ部品等を載置する基板本体と、チップ部品を外部と接
続するために外部引き出し用配線に接続された外部電極
とを有している。そして回路基板は、外部電極を介して
マザーボードに表面実装される。たとえば、混成集積回
路基板等をマザーボードに表面実装する場合、一般に、
回路基板の電極部をクリップで挟持し、クリップの端部
（クリップリード端子）を所定の形状にしてマザーボー
ドにはんだ付けしている。
【０００３】しかし、このようなクリップを用いた場
合、クリップリード端子を所定形状にした後、マザーボ
ードに取り付けまでの間の取扱い上の不備等により、リ
ード端子の浮き、曲がり等が発生しやすい。このため、
リード端子の高さのばらつきが生じやすく、マザーボー
ドとの間の接続不良が発生しやすい。一方、実開昭６１
−１５３３６８号公報には、リードレスの端子構造が示
されている。この場合は、スルーホール内部に導体を形
成し、スナップラインで分割することにより、リードレ
スの端子電極構造が得られる。
合、クリップリード端子を所定形状にした後、マザーボ
ードに取り付けまでの間の取扱い上の不備等により、リ
ード端子の浮き、曲がり等が発生しやすい。このため、
リード端子の高さのばらつきが生じやすく、マザーボー
ドとの間の接続不良が発生しやすい。一方、実開昭６１
−１５３３６８号公報には、リードレスの端子構造が示
されている。この場合は、スルーホール内部に導体を形
成し、スナップラインで分割することにより、リードレ
スの端子電極構造が得られる。
【０００４】しかし、この構造では、スナップラインで
分割した際にスルーホールの導体金属膜が欠損し、マザ
ーボードとの接続不良が発生する場合がある。そこで、
回路基板の電極部にはんだバンプを形成し、接続不良を
防止する方法が特開平２−５４９３２号公報に提案され
ている。この場合、導電性粘着物質が表面に塗布された
電極上の所定位置にはんだボールを粘着固定した後、は
んだボールを加熱溶融してはんだバンプを形成し、マザ
ーボード上に載置してはんだ付けを行う。このため、は
んだバンプの高さのばらつきが少なくなる。しかし、は
んだボールを正確に電極上に載置する必要があり、作業
性が悪い。
分割した際にスルーホールの導体金属膜が欠損し、マザ
ーボードとの接続不良が発生する場合がある。そこで、
回路基板の電極部にはんだバンプを形成し、接続不良を
防止する方法が特開平２−５４９３２号公報に提案され
ている。この場合、導電性粘着物質が表面に塗布された
電極上の所定位置にはんだボールを粘着固定した後、は
んだボールを加熱溶融してはんだバンプを形成し、マザ
ーボード上に載置してはんだ付けを行う。このため、は
んだバンプの高さのばらつきが少なくなる。しかし、は
んだボールを正確に電極上に載置する必要があり、作業
性が悪い。
【０００５】本発明の目的は、簡単な作業でマザーボー
ドに対する接続不良を防止することにある。
ドに対する接続不良を防止することにある。
【０００６】
【課題を解決するための手段】第１の発明に係る回路基
板は、表面に表面配線が、内部に外部引き出し用配線層
が形成され、外部引き出し用配線層が外部に露出するよ
うな複数の電極用孔を有する基板と、電極用孔に充填さ
れ、基板裏面から一部が露出するよう外部引き出し用配
線層に加熱融着された電極用はんだボールとを備えてい
る。
板は、表面に表面配線が、内部に外部引き出し用配線層
が形成され、外部引き出し用配線層が外部に露出するよ
うな複数の電極用孔を有する基板と、電極用孔に充填さ
れ、基板裏面から一部が露出するよう外部引き出し用配
線層に加熱融着された電極用はんだボールとを備えてい
る。
【０００７】第２の発明に係る回路基板の電極形成方法
は、次の工程を含んでいる。 ◎ 表面に表面配線が形成され、内部に外部引き出し用
配線層が形成され、かつ前記引き出し用配線層が外部に
露出するように裏面に電極用孔を有する基板を用意する
工程。 ◎ 電極用孔にはんだボールを充填する工程。 ◎ 電極用孔に充填されたはんだボールを加熱して基板
裏面から突出する電極用バンプを形成する工程。
は、次の工程を含んでいる。 ◎ 表面に表面配線が形成され、内部に外部引き出し用
配線層が形成され、かつ前記引き出し用配線層が外部に
露出するように裏面に電極用孔を有する基板を用意する
工程。 ◎ 電極用孔にはんだボールを充填する工程。 ◎ 電極用孔に充填されたはんだボールを加熱して基板
裏面から突出する電極用バンプを形成する工程。
【０００８】
【作用】第１の発明に係る回路基板では、複数の電極用
孔が基板に形成され、この孔に電極用はんだボールが加
熱融着されて、一部が基板裏面から外部に突出して電極
用バンプを形成する。よって、従来のクリップリード構
造に比較して電極用バンプの高さのばらつきを少なくで
き、マザーボードに対する接続が良好となる。
孔が基板に形成され、この孔に電極用はんだボールが加
熱融着されて、一部が基板裏面から外部に突出して電極
用バンプを形成する。よって、従来のクリップリード構
造に比較して電極用バンプの高さのばらつきを少なくで
き、マザーボードに対する接続が良好となる。
【０００９】第２の発明に係る回路基板の電極形成方法
では、裏面に電極用孔が形成された基板が用意され、こ
の孔にはんだボールを充填した後、加熱して基板裏面か
ら突出する電極用バンプが形成される。このように、電
極用孔にはんだボールを充填するだけで電極の位置決め
が正確に行えるので、作業が容易となる。
では、裏面に電極用孔が形成された基板が用意され、こ
の孔にはんだボールを充填した後、加熱して基板裏面か
ら突出する電極用バンプが形成される。このように、電
極用孔にはんだボールを充填するだけで電極の位置決め
が正確に行えるので、作業が容易となる。
【００１０】
【実施例】図１及び図２に、本発明の一実施例による回
路基板を示す。図において、回路基板１は、マザーボー
ド１０上に搭置された板状の基板本体２と、基板本体２
内に形成された外部引き出し用配線層３と、基板本体２
の表面に設けられた表面配線４と、外部と接続するため
の電極としてのはんだバンプ５とから主に構成されてい
る。
路基板を示す。図において、回路基板１は、マザーボー
ド１０上に搭置された板状の基板本体２と、基板本体２
内に形成された外部引き出し用配線層３と、基板本体２
の表面に設けられた表面配線４と、外部と接続するため
の電極としてのはんだバンプ５とから主に構成されてい
る。
【００１１】基板本体２は、図２に示すように、たとえ
ば、３枚のセラミックグリーンシートを積層して一体焼
成することにより得られる一体化したシート２ａ，２
ｂ，２ｃから構成されている。これらのシート２ａ〜２
ｃには、外部引き出し用配線層３を構成するスルーホー
ル６及び内部電極７が配置されている。また、シート２
ａには、シート２ａとシート２ｂとの間に形成された内
部電極７の一部が外部に露出可能なように、電極用孔８
が形成されている。なお、基板本体２の裏面には、電極
用孔８部分を除いて、ソルダーレジスト２０が形成され
ている。
ば、３枚のセラミックグリーンシートを積層して一体焼
成することにより得られる一体化したシート２ａ，２
ｂ，２ｃから構成されている。これらのシート２ａ〜２
ｃには、外部引き出し用配線層３を構成するスルーホー
ル６及び内部電極７が配置されている。また、シート２
ａには、シート２ａとシート２ｂとの間に形成された内
部電極７の一部が外部に露出可能なように、電極用孔８
が形成されている。なお、基板本体２の裏面には、電極
用孔８部分を除いて、ソルダーレジスト２０が形成され
ている。
【００１２】各シート２ａ，２ｂ，２ｃを構成するセラ
ミック材料は、たとえば、ガラス複合系や結晶化ガラス
系のものである。ガラス複合系のセラミック材料として
は、硼珪酸ガラス形成物質に修飾物質（たとえばＭｇ
Ｏ、ＣａＯ、Ａｌ2 Ｏ3 、ＰｂＯ、Ｋ2 Ｏ、Ｎａ2 Ｏ、
ＺｎＯ、Ｌｉ2 Ｏ等）を加えたガラス粉末と、アルミ
ナ，ムライト，コージェライト，石英等のセラミック粉
末との混合物を原料とするものが例示できる。また、結
晶化ガラス系のセラミック材料としては、コージェライ
ト系、αスポジュメン系の結晶化するガラス粉末からな
るものが例示できる。なお、スルーホール６を含む外部
引き出し用配線層３は、銀系の導体材料を用いて構成さ
れている。銀系の導体材料としては、たとえば、銀、銀
−パラジウム、銀−白金、銀−パラジウム−白金等の導
体材料が用いられる。
ミック材料は、たとえば、ガラス複合系や結晶化ガラス
系のものである。ガラス複合系のセラミック材料として
は、硼珪酸ガラス形成物質に修飾物質（たとえばＭｇ
Ｏ、ＣａＯ、Ａｌ2 Ｏ3 、ＰｂＯ、Ｋ2 Ｏ、Ｎａ2 Ｏ、
ＺｎＯ、Ｌｉ2 Ｏ等）を加えたガラス粉末と、アルミ
ナ，ムライト，コージェライト，石英等のセラミック粉
末との混合物を原料とするものが例示できる。また、結
晶化ガラス系のセラミック材料としては、コージェライ
ト系、αスポジュメン系の結晶化するガラス粉末からな
るものが例示できる。なお、スルーホール６を含む外部
引き出し用配線層３は、銀系の導体材料を用いて構成さ
れている。銀系の導体材料としては、たとえば、銀、銀
−パラジウム、銀−白金、銀−パラジウム−白金等の導
体材料が用いられる。
【００１３】表面配線４は、外部引き出し用配線層３と
接続されている。表面配線４は、マイグレーションを起
こしにくい銅系の導体材料により構成されている。この
ような銅系の導体材料としては、たとえば、デュポン社
製のＱＳ１９０が例示できる。はんだバンプ５は、シー
ト２ａの電極用孔８に充填されたはんだボールを加熱
し、内部電極７に融着させたものである。はんだバンプ
５の先端部はシート２ａの主面から球冠状に露出してい
る。はんだバンプ５は、たとえば、錫６２重量％と、鉛
３６重量％と、銀２重量％とからなるものが例示でき
る。
接続されている。表面配線４は、マイグレーションを起
こしにくい銅系の導体材料により構成されている。この
ような銅系の導体材料としては、たとえば、デュポン社
製のＱＳ１９０が例示できる。はんだバンプ５は、シー
ト２ａの電極用孔８に充填されたはんだボールを加熱
し、内部電極７に融着させたものである。はんだバンプ
５の先端部はシート２ａの主面から球冠状に露出してい
る。はんだバンプ５は、たとえば、錫６２重量％と、鉛
３６重量％と、銀２重量％とからなるものが例示でき
る。
【００１４】次に、本発明の一実施例に係る電極用バン
プ５の形成方法について説明する。まず、基板本体２を
用意する。基板本体２は、次のように製造できる。ま
ず、セラミックグリーンシートを複数枚用意する。セラ
ミックグリーンシートは、上述のガラスセラミックス材
料に適当なバインダー及び溶剤を添加してスラリーを調
整し、ドクターブレード法やカレンダーロール法により
このスラリーをシート上に成形すると得られる。なお、
セラミックグリーンシートの厚さは、０．１〜０．５ｍ
ｍに設定するのが好ましい。
プ５の形成方法について説明する。まず、基板本体２を
用意する。基板本体２は、次のように製造できる。ま
ず、セラミックグリーンシートを複数枚用意する。セラ
ミックグリーンシートは、上述のガラスセラミックス材
料に適当なバインダー及び溶剤を添加してスラリーを調
整し、ドクターブレード法やカレンダーロール法により
このスラリーをシート上に成形すると得られる。なお、
セラミックグリーンシートの厚さは、０．１〜０．５ｍ
ｍに設定するのが好ましい。
【００１５】次に、各セラミックグリーンシートの所定
部位に打ち抜き等の手法により貫通孔を設ける。この貫
通孔は、スルーホール６及び電極用孔８を形成するため
のものである。スルーホール６のための貫通孔の直径
は、焼成後において０．２〜０．５ｍｍに設定するのが
好ましい。また、電極用孔８のための貫通孔の直径は、
焼成後において、たとえば、５５０μｍになるように設
定する。
部位に打ち抜き等の手法により貫通孔を設ける。この貫
通孔は、スルーホール６及び電極用孔８を形成するため
のものである。スルーホール６のための貫通孔の直径
は、焼成後において０．２〜０．５ｍｍに設定するのが
好ましい。また、電極用孔８のための貫通孔の直径は、
焼成後において、たとえば、５５０μｍになるように設
定する。
【００１６】次に、セラミックグリーンシートに設けた
スルーホール６のための貫通孔に、Ａｇペーストを充填
し、また内部電極７をＡｇ系ペーストで印刷する。次
に、上述のように外部引き出し用配線パターンを形成し
たセラミックグリーンシートを所定の順に積層して圧着
することにより、グリーンシート積層体を形成する。こ
のようなグリーンシート積層体を中性または還元性雰囲
気中で、たとえば、９００℃で３０分焼成すると、基板
本体２が得られる。
スルーホール６のための貫通孔に、Ａｇペーストを充填
し、また内部電極７をＡｇ系ペーストで印刷する。次
に、上述のように外部引き出し用配線パターンを形成し
たセラミックグリーンシートを所定の順に積層して圧着
することにより、グリーンシート積層体を形成する。こ
のようなグリーンシート積層体を中性または還元性雰囲
気中で、たとえば、９００℃で３０分焼成すると、基板
本体２が得られる。
【００１７】基板一体後、表面配線パターンを印刷、焼
成し、裏面にはソルダーレジスト２０を印刷する。この
後、表面配線パターン４の上の所定部位にチップ部品１
５等をはんだ付けする。次に、図３に示すように、回路
基板１を電極用孔８の開口が上方に向くような姿勢でセ
ット治具１１に載置し、セット治具１１の上面縁部に枠
体１２を載置する。回路基板１は、その基板本体２の外
縁部が段部１１ａによって支持されている。
成し、裏面にはソルダーレジスト２０を印刷する。この
後、表面配線パターン４の上の所定部位にチップ部品１
５等をはんだ付けする。次に、図３に示すように、回路
基板１を電極用孔８の開口が上方に向くような姿勢でセ
ット治具１１に載置し、セット治具１１の上面縁部に枠
体１２を載置する。回路基板１は、その基板本体２の外
縁部が段部１１ａによって支持されている。
【００１８】次に、セット治具１１にセットされた回路
基板１の電極用孔８に、電極用はんだボール９を充填す
る。電極用はんだボール９は、例えば、直径が５００μ
ｍであり、セット治具１１を軽く揺動することにより電
極用孔８に充填される。不要な電極用はんだボール９を
除去した後、セット治具１１にセットした状態で、光ビ
ーム装置により電極用はんだボール９を溶融する。使用
する光ビーム装置は、たとえば、松下電工製ＹＢ−０１
０ＵＤが例示できる。このとき、溶融した電極用はんだ
ボール９は、電極用孔８内に充填され内部電極７に融着
するとともに基板本体２の主面から一部が突出するはん
だバンプ５を形成する（図２）。
基板１の電極用孔８に、電極用はんだボール９を充填す
る。電極用はんだボール９は、例えば、直径が５００μ
ｍであり、セット治具１１を軽く揺動することにより電
極用孔８に充填される。不要な電極用はんだボール９を
除去した後、セット治具１１にセットした状態で、光ビ
ーム装置により電極用はんだボール９を溶融する。使用
する光ビーム装置は、たとえば、松下電工製ＹＢ−０１
０ＵＤが例示できる。このとき、溶融した電極用はんだ
ボール９は、電極用孔８内に充填され内部電極７に融着
するとともに基板本体２の主面から一部が突出するはん
だバンプ５を形成する（図２）。
【００１９】次に、外部引き出し用の電極１３がはんだ
印刷されたマザーボード１０の表面に基板本体２を載置
する。そして、電極１３にはんだバンプ５が当接するよ
う配置した後、リフロー炉にてはんだ付けを行う。ここ
で、形成されるはんだバンプ５の具体例を以下に示す。
電極用孔８内の体積は、 Ｖ1 ＝１／４・πｄ2 ｈ で表され、電極用孔８の内径ｄ＝５５０μｍ，高さ（シ
ート２ａの厚さ）ｈ＝１７０μｍとすると、Ｖ1 は０．
０４０４ｍｍ3 となる。
印刷されたマザーボード１０の表面に基板本体２を載置
する。そして、電極１３にはんだバンプ５が当接するよ
う配置した後、リフロー炉にてはんだ付けを行う。ここ
で、形成されるはんだバンプ５の具体例を以下に示す。
電極用孔８内の体積は、 Ｖ1 ＝１／４・πｄ2 ｈ で表され、電極用孔８の内径ｄ＝５５０μｍ，高さ（シ
ート２ａの厚さ）ｈ＝１７０μｍとすると、Ｖ1 は０．
０４０４ｍｍ3 となる。
【００２０】一方、はんだボール９の体積は、 Ｖ2 ＝４／３・πｒ3 で表され、半径ｒ＝２５０μｍのはんだボール９を使用
すると、Ｖ2 は０．０６５４ｍｍ3 となる。このとき、
はんだバンプ５の基板本体２主面からの高さｈは、電極
用孔８の内径が５５０μｍであるので、はんだバンプ５
の半径ａ＝２７５μｍとなり、球冠の体積Ｖは、 Ｖ＝Ｖ2 −Ｖ1 ＝１／６・πｈ（３ａ2 ＋ｈ2 ） より、ｈは１８０μｍとなる。
すると、Ｖ2 は０．０６５４ｍｍ3 となる。このとき、
はんだバンプ５の基板本体２主面からの高さｈは、電極
用孔８の内径が５５０μｍであるので、はんだバンプ５
の半径ａ＝２７５μｍとなり、球冠の体積Ｖは、 Ｖ＝Ｖ2 −Ｖ1 ＝１／６・πｈ（３ａ2 ＋ｈ2 ） より、ｈは１８０μｍとなる。
【００２１】なお、前述のような具体例で形成したはん
だバンプ５の高さｈのばらつきは、０．１ｍｍ以下であ
り、はんだ印刷後リフロー炉にてマザーボードに実装し
た結果も良好の接続状態を得た。このように、本実施例
では、枠体１２に囲まれたセット治具１１上の基板本体
２に電極用はんだボール９を載置して軽く揺動すること
により、所定の電極用孔８に容易に電極用はんだボール
９を充填することができる。さらに、この状態のままで
加熱することにより高さのばらつきの少ないはんだバン
プ５を形成することができる。また、溶融した電極用は
んだボール９は外部電極７と融着固化するので、電極用
孔８に充填されたはんだバンプ５が脱着することがな
い。よって、その後のマザーボード１０に対する基板本
体２のはんだ付けを容易にかつ正確に行うことができ
る。しかも、マザーボードに対する接続不良を少なくで
きる。
だバンプ５の高さｈのばらつきは、０．１ｍｍ以下であ
り、はんだ印刷後リフロー炉にてマザーボードに実装し
た結果も良好の接続状態を得た。このように、本実施例
では、枠体１２に囲まれたセット治具１１上の基板本体
２に電極用はんだボール９を載置して軽く揺動すること
により、所定の電極用孔８に容易に電極用はんだボール
９を充填することができる。さらに、この状態のままで
加熱することにより高さのばらつきの少ないはんだバン
プ５を形成することができる。また、溶融した電極用は
んだボール９は外部電極７と融着固化するので、電極用
孔８に充填されたはんだバンプ５が脱着することがな
い。よって、その後のマザーボード１０に対する基板本
体２のはんだ付けを容易にかつ正確に行うことができ
る。しかも、マザーボードに対する接続不良を少なくで
きる。
【００２２】
【発明の効果】本発明に係る回路基板では、複数の電極
用孔に電極用はんだボールが充填された後、加熱により
融着されたはんだボールが電極用バンプを形成する。こ
のため、はんだバンプの高さのばらつきが少なくなり接
続不良が防止できる。また、マザーボードに対する回路
基板の接続を容易に行うことができる。
用孔に電極用はんだボールが充填された後、加熱により
融着されたはんだボールが電極用バンプを形成する。こ
のため、はんだバンプの高さのばらつきが少なくなり接
続不良が防止できる。また、マザーボードに対する回路
基板の接続を容易に行うことができる。
【図１】本発明の一実施例を示す回路基板の斜視図。
【図２】図１のII−II断面拡大図。
【図３】セット治具に固定された回路基板の断面図。
１ 回路基板 ２ 基板本体 ３ 外部引き出し用配線層 ４ 表面配線 ５ はんだバンプ ８ 電極用孔 ９ 電極用はんだボール
Claims (2)
- 【請求項１】表面に表面配線が、内部に外部引き出し用
配線層が形成され、前記外部引き出し用配線層が外部に
露出するような複数の電極用孔を有する基板と、 前記電極用孔に充填され前記基板裏面から一部が突出す
るよう前記外部引き出し用配線層に加熱融着された電極
用はんだボールと、 を備えた回路基板。 - 【請求項２】表面に表面配線が内部に外部引き出し用配
線層が形成され、かつ前記外部引き出し用配線層が外部
に露出するように裏面に電極用孔を有する基板を用意す
る工程と、 前記電極用孔にはんだボールを充填する工程と、 前記電極用孔に充填されたはんだボールを加熱して前記
基板裏面から突出する電極用バンプを形成する工程と、 を含む回路基板の電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23110792A JPH0685103A (ja) | 1992-08-31 | 1992-08-31 | 回路基板及び回路基板の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23110792A JPH0685103A (ja) | 1992-08-31 | 1992-08-31 | 回路基板及び回路基板の電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685103A true JPH0685103A (ja) | 1994-03-25 |
Family
ID=16918414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23110792A Pending JPH0685103A (ja) | 1992-08-31 | 1992-08-31 | 回路基板及び回路基板の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685103A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307405A (ja) * | 1994-05-11 | 1995-11-21 | Goldstar Electron Co Ltd | ソルダボールを用いた半導体パッケージおよびその製造方法 |
| US5640051A (en) * | 1993-12-13 | 1997-06-17 | Matsushita Electric Industrial Co., Ltd. | Chip package, a chip carrier, a terminal electrode for a circuit substrate and a chip package-mounted complex |
| WO2005097515A1 (ja) | 2004-04-06 | 2005-10-20 | Dai Nippon Printing Co., Ltd. | 受容層転写材、転写シート及びレリーフ層付き色材受容シート、並びにそれを用いた画像形成方法 |
| US7955785B2 (en) | 2003-09-17 | 2011-06-07 | Dai Nippon Printing Co., Ltd. | Method for forming fine concavo-convex patterns, method for producing optical diffraction structure, and method for copying optical diffraction structure |
-
1992
- 1992-08-31 JP JP23110792A patent/JPH0685103A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640051A (en) * | 1993-12-13 | 1997-06-17 | Matsushita Electric Industrial Co., Ltd. | Chip package, a chip carrier, a terminal electrode for a circuit substrate and a chip package-mounted complex |
| JPH07307405A (ja) * | 1994-05-11 | 1995-11-21 | Goldstar Electron Co Ltd | ソルダボールを用いた半導体パッケージおよびその製造方法 |
| US7955785B2 (en) | 2003-09-17 | 2011-06-07 | Dai Nippon Printing Co., Ltd. | Method for forming fine concavo-convex patterns, method for producing optical diffraction structure, and method for copying optical diffraction structure |
| WO2005097515A1 (ja) | 2004-04-06 | 2005-10-20 | Dai Nippon Printing Co., Ltd. | 受容層転写材、転写シート及びレリーフ層付き色材受容シート、並びにそれを用いた画像形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| JPH08236936A (ja) | 積層ガラス−セラミック回路基板 | |
| JP2001284808A (ja) | 積層回路基板 | |
| JPH0685103A (ja) | 回路基板及び回路基板の電極形成方法 | |
| JPH05243330A (ja) | 多層配線基板とフリップチップｉｃの接続構造 | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JPH0210571B2 (ja) | ||
| JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
| JP3686687B2 (ja) | 低温焼成セラミック回路基板 | |
| JPH05327222A (ja) | セラミック多層配線基板 | |
| JP2001189550A (ja) | 回路基板 | |
| JP2839308B2 (ja) | 多層配線基板 | |
| JP2006173389A (ja) | 表面実装部品を搭載した回路基板の製造方法 | |
| JPH0734511B2 (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
| JP2000323806A (ja) | バンプ付セラミック回路基板及びその製造方法 | |
| JPH0666544B2 (ja) | 回路基板の製造方法 | |
| JP2516606Y2 (ja) | 表面実装型電子部品 | |
| JP3165517B2 (ja) | 回路装置 | |
| JP3152873B2 (ja) | 低温焼成回路基板 | |
| JP3493264B2 (ja) | 回路基板 | |
| JP2000049431A (ja) | セラミック回路基板 | |
| JPH11126797A (ja) | 配線基板の接続構造 | |
| JPH11284297A (ja) | ハイブリッドモジュール及びその製造方法 | |
| JPS582066Y2 (ja) | 多層配線板 | |
| JPH0818235A (ja) | 積層セラミック回路基板の製造方法 |