JPS61208853A - Icパツケ−ジ - Google Patents

Icパツケ−ジ

Info

Publication number
JPS61208853A
JPS61208853A JP60050881A JP5088185A JPS61208853A JP S61208853 A JPS61208853 A JP S61208853A JP 60050881 A JP60050881 A JP 60050881A JP 5088185 A JP5088185 A JP 5088185A JP S61208853 A JPS61208853 A JP S61208853A
Authority
JP
Japan
Prior art keywords
package
input
main body
lsi
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60050881A
Other languages
English (en)
Inventor
Tsutomu Minagawa
勉 皆川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60050881A priority Critical patent/JPS61208853A/ja
Publication of JPS61208853A publication Critical patent/JPS61208853A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/15165Monolayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は半導体デバイスのICパッケージに関する。
C発明の技術的背景コ 従来、半導体デバイス例えばLSIのICパッケージは
、第1図に示すように構成されている。
同図に於いて、11は絶縁性のパッケージ本体であり、
信号入出力のためのビン12.13はこのパッケージ本
体11から突出している。パッケージ本体11にはキャ
ピテイ部14が設けられ、このキャビティ部14には例
えばLS115がマウントされている。
このLS115のパッドはボンディングワイヤ16を介
してビン12.13に接続されている。また、このLS
115は蓋体17により覆われている。
このように構成されたICパッケージは、ビン11、1
2部分をプリント基板あるいはICソケットに実装して
使用されている。
[背景技術の問題点] ところで、LSIの高集積化、多機能化に伴って、その
パッケージには従来にない機能が求められるようになっ
ている。
その中で、特に著しいのは、より入出力ビンを持つこと
である。代表的なのは、DIRICソケットこれは最大
64ビンまでであり、これ以上の多ビン化はパッケージ
が大きくなり過ぎ、実用的ではない。
ビン挿入型パッケージでこれ以上多ビン化できるものと
して、ビン・ブレッド・アレイ(PGA)やフラット・
パッケージ(FP)が注目されている。
このような従来のビン挿入型パッケージで多ビン化する
と、取扱いが難しくなってくる。例えば、ビン12.1
3が曲がりやすく、プリント基板あるいはソケットに実
装しずらくなるなどの問題が生じる。また、静電気対策
では、ビン12.13が外部に露出しているビン挿入型
パッケージでは保管、管理が難しく、静電破壊などが起
り易い。
[発明の目的] 本発明は上記実情に鑑みてなされたもので、その目的は
、多ビン化しても取扱いが容易で、静電気対策の容易な
ICパッケージを提供することにある。
[発明の概要] 本発明に係るICパッケージは、パッケージ本体に凹部
を形成し、この凹部内に入出力パッドを設けるもので、
入出力部が直接外部に露出しないようにするものである
[発明の実施例] 以下、図面を参照して本発明の一実施例を説明する。第
1図に於いて、パッケージ本体21の裏面側には凹部2
2.22が形成され、この凹部22.22に入出力パッ
ド23.23が設けられている。パッケージ本体21の
表面側にはキャビティ部24が設けられ、このキャビテ
ィ部24には例えばLSI25がマウントされるように
なっている。LSI25のパッドはボンディングワイヤ
26を介して上記入出力パッド23、23に接続される
ようになっている。LSI25は蓋体27により覆われ
るようになっている。
このように本発明のICパッケージは、入出力パッド2
3.23がパッケージ本体21から突出していないので
、従来のビン挿入型パッケージのようにビンの曲がりが
発生することがなく、実装が容易であり、また静電気に
よる破壊等の管理、対策が飛躍的に向上する。
また、このICパッケージは、例えば第2図に示すよう
にしてプリント基板31に実装される。すなわち、プリ
ント基板31に設けたスルーホール32を通して半田付
けを行ない、入出力パッド23とプリント基板31側の
導電層33及び内部導電層34とを接続するものである
。この場合、スルーホール32を通して行なうので、半
田付は作業が容易である。
第3図は上記パッケージをソケット41に実装する場合
を示している。この場合、ソケット41側の接触端子4
2は、スプリング43の弾性力により入出力パッド23
と接続されるもので、これにより安定した実装を行なう
ことができる。
[発明の効果] 以上のように本発明によれば、プリント基板等への実装
が容易であり、かつ静電気対策についての保管、取扱い
が容易であり、多ビン化に好適なICパッケージを提供
できる。
【図面の簡単な説明】
第1図は本発明の一実施例に係るICパッケージの構造
を示す部分断面図、第2図は第1図のICパッケージを
プリント基板に実装する場合の部分断面図、第3図は同
じくソケットに実装する場合の部分断面図、第4図は従
来のICパッケージの構造を示す部分断面図である。 21・・・パッケージ本体、22・・・凹部、23・・
・入出力パッド。 出願人代理人 弁理士 鈴 江 武 彦第1r:!J 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. パッケージ本体と、この本体に設けられた凹部と、この
    凹部内に設けられた入出力パッドとを具備したことを特
    徴とするICパッケージ。
JP60050881A 1985-03-14 1985-03-14 Icパツケ−ジ Pending JPS61208853A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60050881A JPS61208853A (ja) 1985-03-14 1985-03-14 Icパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60050881A JPS61208853A (ja) 1985-03-14 1985-03-14 Icパツケ−ジ

Publications (1)

Publication Number Publication Date
JPS61208853A true JPS61208853A (ja) 1986-09-17

Family

ID=12871065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60050881A Pending JPS61208853A (ja) 1985-03-14 1985-03-14 Icパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS61208853A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291950A (ja) * 1986-06-12 1987-12-18 Hitachi Ltd 集積回路構造体
JPS6411356A (en) * 1987-07-06 1989-01-13 Sony Corp Hollow package for semiconductor device
EP0657932A2 (en) * 1993-12-13 1995-06-14 Matsushita Electric Industrial Co., Ltd. Terminal electrode for a chip package, assembly and method of production

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291950A (ja) * 1986-06-12 1987-12-18 Hitachi Ltd 集積回路構造体
JPS6411356A (en) * 1987-07-06 1989-01-13 Sony Corp Hollow package for semiconductor device
EP0657932A2 (en) * 1993-12-13 1995-06-14 Matsushita Electric Industrial Co., Ltd. Terminal electrode for a chip package, assembly and method of production
EP0657932B1 (en) * 1993-12-13 2001-09-05 Matsushita Electric Industrial Co., Ltd. Chip package assembly and method of production

Similar Documents

Publication Publication Date Title
JP2761153B2 (ja) 半導体デバイス用コネクタ
EP0820099A3 (en) Packaged semiconductor device and method of manufacturing the same
KR970013236A (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
KR970067801A (ko) 반도체 장치 및 그 제조방법
IE53953B1 (en) Packages for enclosing semiconductor elements
EP0587294B1 (en) Semiconductor package
US5671121A (en) Kangaroo multi-package interconnection concept
WO1998053657A3 (en) Electrical device having atmospheric isolation
JPS61208853A (ja) Icパツケ−ジ
JP3150108B2 (ja) ボールグリッドアレイパッケージの実装構造
KR100338225B1 (ko) 반도체장치
JP3159950B2 (ja) 半導体パッケージ実装用ソケット
JPS62163351A (ja) Icソケツト
US6797993B2 (en) Monolithic IC package
CN210956637U (zh) 一种量子芯片封装装置
JPS607152A (ja) 半導体装置
JPS5821180Y2 (ja) 半導体装置
JP3260422B2 (ja) Icパッケージ
JPS59225551A (ja) ピングリツドアレイ型パツケ−ジ
KR100230750B1 (ko) 반도체 패키지
JPH04216653A (ja) 半導体集積回路用パッケージおよびその実装方法
JPS61196390A (ja) Icカ−ド
JPS6354753A (ja) パツケ−ジ
JPH06196612A (ja) 半導体チップ用パッケージ
JPH04171749A (ja) 半導体装置