JPS62291950A - 集積回路構造体 - Google Patents
集積回路構造体Info
- Publication number
- JPS62291950A JPS62291950A JP61134838A JP13483886A JPS62291950A JP S62291950 A JPS62291950 A JP S62291950A JP 61134838 A JP61134838 A JP 61134838A JP 13483886 A JP13483886 A JP 13483886A JP S62291950 A JPS62291950 A JP S62291950A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- pin
- input
- printed wiring
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 24
- 229910000679 solder Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 17
- 238000005476 soldering Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 6
- 238000007747 plating Methods 0.000 abstract description 5
- 238000002844 melting Methods 0.000 abstract description 2
- 230000008018 melting Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 238000001816 cooling Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は集積回路構造体に係り、特に、ＩＣチップを高
密度に集積したモジュールのパッケージ化に好適な集積
回路構造体に関するものである。
密度に集積したモジュールのパッケージ化に好適な集積
回路構造体に関するものである。
半導体デバイスの製造技術における微小化と単一装置上
の集積回路素子数の増加という傾向にともなって、これ
らのデバイス間の信号接続および供給電源などとの外部
信号接続についても微小化が要求される・このため、信
号接続の信頼性向上とともに不良素子交換の容易な接続
構造を有する集積回路パッケージを提供する必要がある
。
の集積回路素子数の増加という傾向にともなって、これ
らのデバイス間の信号接続および供給電源などとの外部
信号接続についても微小化が要求される・このため、信
号接続の信頼性向上とともに不良素子交換の容易な接続
構造を有する集積回路パッケージを提供する必要がある
。
例えば、特開昭５９−１６５４４６号公報記載の集積回
路構造体では、単一の集積回路素子（以下ＩＣチップと
いう）の内部配線を被覆するポリイミド系樹脂の表面に
金属パッドを形成し、この金属パッドに端子部材に係る
入出力ピンを固着し、プリント裁板のスルーホールに挿
入することにより接続の微小化を図っている。
路構造体では、単一の集積回路素子（以下ＩＣチップと
いう）の内部配線を被覆するポリイミド系樹脂の表面に
金属パッドを形成し、この金属パッドに端子部材に係る
入出力ピンを固着し、プリント裁板のスルーホールに挿
入することにより接続の微小化を図っている。
上記従来技術に見られるように、ＩＣチップ間の信号接
続や外部回路との信号接続には、入出力ピン接続によっ
て実装距離の微小化を図ることが行われている。しかし
、ＩＣチップの高集積化にともない単一のピン接続面積
は増加傾向にあり、入出力ピンをはさむセラミックス基
板、プリント配線基板の両部材間の、増大する熱変形差
を十分に吸収しうる入出力ピン構造が要求される。
続や外部回路との信号接続には、入出力ピン接続によっ
て実装距離の微小化を図ることが行われている。しかし
、ＩＣチップの高集積化にともない単一のピン接続面積
は増加傾向にあり、入出力ピンをはさむセラミックス基
板、プリント配線基板の両部材間の、増大する熱変形差
を十分に吸収しうる入出力ピン構造が要求される。
本発明は、前述の従来技術の問題点を解決するためにな
されたもので、多数の端子部材を効率的に接続すること
ができ、接続部に及ぼす熱変形を端子部材自身の柔構造
によって吸収しうる、信頼性の高い集積回路構造体を提
供することを、その目的としている。
されたもので、多数の端子部材を効率的に接続すること
ができ、接続部に及ぼす熱変形を端子部材自身の柔構造
によって吸収しうる、信頼性の高い集積回路構造体を提
供することを、その目的としている。
上記目的を達成するために１本発明に係る集積回路構造
体の構成は、１個あるいは複数個の集積回路素子を搭載
し、この集積回路素子を外部回路に接続するための金属
パッドを形成してなるセラミックス基板と、内層配線を
有するプリント配線基板とを備え、これらセラミックス
基板とプリント配線基板とを複数の端子部材により電気
的に接続してなる集積回路構造体において、前記複数の
端子部材を前記プリント配線基板のスルーホールにはん
だ接合し、その複数の端子部材の頭部と、前記セラミッ
クス基板の金属パッドとを接続して構成したものである
。
体の構成は、１個あるいは複数個の集積回路素子を搭載
し、この集積回路素子を外部回路に接続するための金属
パッドを形成してなるセラミックス基板と、内層配線を
有するプリント配線基板とを備え、これらセラミックス
基板とプリント配線基板とを複数の端子部材により電気
的に接続してなる集積回路構造体において、前記複数の
端子部材を前記プリント配線基板のスルーホールにはん
だ接合し、その複数の端子部材の頭部と、前記セラミッ
クス基板の金属パッドとを接続して構成したものである
。
なお付記すると１本発明では、従来、ＩＣチップ側に入
出力ピンを固定し、この入出力ピンをプリント配線基板
のスルーホールに挿入する手順であったものとは逆に、
入出力ピン単独の状態で、まずプリント配線基板のスル
ーホールに固定する手順を採用したものである。
出力ピンを固定し、この入出力ピンをプリント配線基板
のスルーホールに挿入する手順であったものとは逆に、
入出力ピン単独の状態で、まずプリント配線基板のスル
ーホールに固定する手順を採用したものである。
入出力ピンを単独で扱うことから、挿入接合作業の自由
度が高まり、入出力ピンの形状や構造をたわみ性の大き
いものにすることによって、入出力ピンの両端接続部に
おける熱変形差を十分に吸収することができる。
度が高まり、入出力ピンの形状や構造をたわみ性の大き
いものにすることによって、入出力ピンの両端接続部に
おける熱変形差を十分に吸収することができる。
多数のＩＣチップを搭載した樹脂あるいはセラミックス
基板表面の金属パッドとプリント配線基板のスルーホー
ルが入出力ピンで接続された集積回路構造では、通電に
よるＩＣチップの発熱によって各部材は温度上昇を受け
る。このとき、入出力ピン両端の各構成部材が異なる線
膨張係数を有することから、各構成部材間で熱変形差を
生じる。
基板表面の金属パッドとプリント配線基板のスルーホー
ルが入出力ピンで接続された集積回路構造では、通電に
よるＩＣチップの発熱によって各部材は温度上昇を受け
る。このとき、入出力ピン両端の各構成部材が異なる線
膨張係数を有することから、各構成部材間で熱変形差を
生じる。
この熱変形差は、ＩＣチップ搭載寸法の大ささに比例し
て増大する。この熱変形差は、人出力ピンの曲げ剛性が
大きいと入出力ピン両端の接続部に集中して接続部に損
傷をきたす。
て増大する。この熱変形差は、人出力ピンの曲げ剛性が
大きいと入出力ピン両端の接続部に集中して接続部に損
傷をきたす。
本発明のように、入出力ピンのたわみ性を十分に大きく
すれば、上記熱変形差は入出力ピンの曲げ変形によって
吸収され、入出力ピン接続部の応力負担を軽減すること
ができる。
すれば、上記熱変形差は入出力ピンの曲げ変形によって
吸収され、入出力ピン接続部の応力負担を軽減すること
ができる。
以下、本発明の各実施例を第１図ないし第６図を参照し
て説明する。
て説明する。
第１図は、本発明の一実施例に係る集積回路構造体の接
続構造および接続方法を示す構成図である。
続構造および接続方法を示す構成図である。
第１図に示すように、集積回路素子すなわちＩＣチップ
５は、セラミックス基板１の上表面において電気的に接
続されている複数個のはんだボール６上↓こ取りつけら
れている。一方、１個あるいは複数個（図では複数個）
のＩＣチップ５を外部回路に接続するため、はんだボー
ル６とセラミックス基板１の表面層および内層配線とを
電気的に導通してなる金属パッド８がセラミックス甚板
１の裏面に設けられている。
５は、セラミックス基板１の上表面において電気的に接
続されている複数個のはんだボール６上↓こ取りつけら
れている。一方、１個あるいは複数個（図では複数個）
のＩＣチップ５を外部回路に接続するため、はんだボー
ル６とセラミックス基板１の表面層および内層配線とを
電気的に導通してなる金属パッド８がセラミックス甚板
１の裏面に設けられている。
封止キャップ２は、セラミックス基板１上に搭載された
ＩＣチップ５を密封手段７を介して密封するものである
。
ＩＣチップ５を密封手段７を介して密封するものである
。
封止キャップ２内には、キャップ天井板２ａ内面とＩＣ
チップ５との間に伝熱手段３を備え、ＩＣチップ５の発
熱をキャップ天井板２ａに伝えるようになっている。ま
た、封止キャップ２上には、キャップ天井板２ａに伝え
られて熱を吸収しＩＣチップ５の冷却を促進する流体を
流通させる冷却ジャケット４が取付けられている。
チップ５との間に伝熱手段３を備え、ＩＣチップ５の発
熱をキャップ天井板２ａに伝えるようになっている。ま
た、封止キャップ２上には、キャップ天井板２ａに伝え
られて熱を吸収しＩＣチップ５の冷却を促進する流体を
流通させる冷却ジャケット４が取付けられている。
これらセラミックス基板１、封止キャップ２、ＩＣチッ
プ５、伝熱手段３．冷却ジャケット４などによって単一
のモジュールが構成される。
プ５、伝熱手段３．冷却ジャケット４などによって単一
のモジュールが構成される。
一方、内層配線を有するプリント配線基板１０には多数
のスルーホールを設け、多数の端子部材に係る入出力ピ
ン９をスルーホールに挿入し、スルーホールめつき１１
と入出力ピン９とをはんだ付は接合し、これら多数の入
出力ピン９を、前記モジュール内部とプリント配線基板
１０との電気的接続あるいはモジュール間の電気的接続
のための外部信号伝送部品とする。
のスルーホールを設け、多数の端子部材に係る入出力ピ
ン９をスルーホールに挿入し、スルーホールめつき１１
と入出力ピン９とをはんだ付は接合し、これら多数の入
出力ピン９を、前記モジュール内部とプリント配線基板
１０との電気的接続あるいはモジュール間の電気的接続
のための外部信号伝送部品とする。
そして、第１図に示すように、単一あるいは複数個のモ
ジュールとプリント配線基板１０とを太い矢印のように
対向させ、セラミックス基板１の裏面に形成されている
多数の金属バッド８とプリント配線基板１０側に固着さ
れた多数の入出力ピン９とをはんだ接合する。このはん
だ材として前述の入出力ピン９とプリント配線基板１０
のスルーホールめつき１１との間のはんだ材より融点の
低いはんだ材を用いる。
ジュールとプリント配線基板１０とを太い矢印のように
対向させ、セラミックス基板１の裏面に形成されている
多数の金属バッド８とプリント配線基板１０側に固着さ
れた多数の入出力ピン９とをはんだ接合する。このはん
だ材として前述の入出力ピン９とプリント配線基板１０
のスルーホールめつき１１との間のはんだ材より融点の
低いはんだ材を用いる。
この接続方法によって、多数の入出力ピン９の同時接合
がセラミックス基板１の金属パッド８の面上で容易に行
うことができ、かつ、入出力ピン構造を極端に柔らかく
するなどのピン構造に対する細工が容易となる。
がセラミックス基板１の金属パッド８の面上で容易に行
うことができ、かつ、入出力ピン構造を極端に柔らかく
するなどのピン構造に対する細工が容易となる。
本実施例によれば、モジュール内の回路との信号接続手
段である多数の入出力ピンの同時接続を金属パッド面上
で行うことができるので、ピン接続が容易となる。また
、接続に際し、接続面を対向接触してはんだ付けでき、
押しつけ力が不要となり、入出力ピン自身を柔構造とす
ることが可能となる。このことは、結果的に接続部に及
ぼす熱変形を入出力ピン自身の変形で吸収でき、最弱部
である入出力ピンはんだ接合部の応力低減を図ることが
できるものである。
段である多数の入出力ピンの同時接続を金属パッド面上
で行うことができるので、ピン接続が容易となる。また
、接続に際し、接続面を対向接触してはんだ付けでき、
押しつけ力が不要となり、入出力ピン自身を柔構造とす
ることが可能となる。このことは、結果的に接続部に及
ぼす熱変形を入出力ピン自身の変形で吸収でき、最弱部
である入出力ピンはんだ接合部の応力低減を図ることが
できるものである。
入出力ピンを柔構造にした例を第２図および第３図を参
照して説明する。
照して説明する。
第２図は、本発明の他の実施例に係る集積回路構造体の
端子部材の接続構造を示す断面図、第３図は、本発明の
さらに他の実施例に係る集積回路構造体の端子部材の接
続構造を示す断面図である。
端子部材の接続構造を示す断面図、第３図は、本発明の
さらに他の実施例に係る集積回路構造体の端子部材の接
続構造を示す断面図である。
これら各図において、第１図と同一符号のものは先の実
施例と同等部分であるから、その説明を省略する。
施例と同等部分であるから、その説明を省略する。
第２図の実施例では、プリント配線基板１０のスルーホ
ールに多数の細線を束わて挿入し、スルーホールめつき
１１とはんだ接合し、細線ピン１２として端子部材を形
成したものである。
ールに多数の細線を束わて挿入し、スルーホールめつき
１１とはんだ接合し、細線ピン１２として端子部材を形
成したものである。
第２図の実施例によれば、先の第１図の実施例で説明し
たと同様の効果が期待され、特に細線ピン１２がたわみ
性の大きい柔構造であるため、接続部における熱変形の
吸収が効果的に行われる。
たと同様の効果が期待され、特に細線ピン１２がたわみ
性の大きい柔構造であるため、接続部における熱変形の
吸収が効果的に行われる。
次に第３図の実施例では、プリント配線基板１０のスル
ーホールに挿入固着する端子部材を、セラミックス基板
１とプリント配線基板１０との間で螺旋状に形成された
螺旋状部材１４としたものである。スルーホール内に挿
入する部分はほぼ真直のピンを形成しており、スルーホ
ール充填用はんだ１３によって確実に固着される。
ーホールに挿入固着する端子部材を、セラミックス基板
１とプリント配線基板１０との間で螺旋状に形成された
螺旋状部材１４としたものである。スルーホール内に挿
入する部分はほぼ真直のピンを形成しており、スルーホ
ール充填用はんだ１３によって確実に固着される。
第３図の実施例によれば、前述の第１，２図の各実施例
と同様の効果が期待されるほか、部材の螺旋加工は、部
材をスルーホールに挿入する前後いずれの工程において
も行うことが可能である。
と同様の効果が期待されるほか、部材の螺旋加工は、部
材をスルーホールに挿入する前後いずれの工程において
も行うことが可能である。
螺旋状部材１４は、十分な弾性をもつ柔構造の端子部材
として機能することはいうまでもない。
として機能することはいうまでもない。
ところで、ＩＣチップの高集積化にともなって、プリン
ト配線基板１０の厚さが増し、入出力ピンを挿入するス
ルーホール部分が長くなる。このため、入出力ピンとス
ルーホールとの間のはんだ接合におけるはんだのぬれ性
が著しく低下し、接続不良を生じる恐れがある。
ト配線基板１０の厚さが増し、入出力ピンを挿入するス
ルーホール部分が長くなる。このため、入出力ピンとス
ルーホールとの間のはんだ接合におけるはんだのぬれ性
が著しく低下し、接続不良を生じる恐れがある。
そこで、入出力ピンとスルーホールとの間隙におけるは
んだのあがりを促進させた例を以下に説明する。
んだのあがりを促進させた例を以下に説明する。
第４図は、本発明のさらに他の実施例に係る集積回路構
造体の端子部材の接続構造を示す断面図。
造体の端子部材の接続構造を示す断面図。
第５図ないし第７図は、いずれも端子部材に係る入出力
ピンの形状を示す正面図である。
ピンの形状を示す正面図である。
第４図において、第１図と同一符号のものは第１図の実
施例と同等部分であるから、その説明を省略する。
施例と同等部分であるから、その説明を省略する。
第４図の実施例では、端子部材に係る入出力ピン９Ａは
、そのピン外周にピン軸方向にはんだ流路となるべき溝
１６を複数個形設したもので、セラミックス基′Ｆｉ１
とプリント配線基板１０との間で開口部を設けている。
、そのピン外周にピン軸方向にはんだ流路となるべき溝
１６を複数個形設したもので、セラミックス基′Ｆｉ１
とプリント配線基板１０との間で開口部を設けている。
このようなピン形状により、プリント配線基板１０のス
ルーホールにおけるはんだ接合時に、スルーホール充填
用はんだ１３は溝１６を流路として均一にあがり、スル
ーホール上部開口部で空気流路が確保され、部分的はん
だあがりによるスルーホールの閉塞が防止される。
ルーホールにおけるはんだ接合時に、スルーホール充填
用はんだ１３は溝１６を流路として均一にあがり、スル
ーホール上部開口部で空気流路が確保され、部分的はん
だあがりによるスルーホールの閉塞が防止される。
第４図において、１５は、入出力ピン９Ａの頭部と金属
パッド１とを接続するろう材を示している。
パッド１とを接続するろう材を示している。
入出力ピンのはんだ流路の例を第５図ないし第７図に示
す。
す。
第５図の例は、入出力ピン９Ｂのはんだ流路を螺旋状の
溝１７に加工したもので、はんだは螺旋状の溝１７に添
って適正にあがり、はんだ接合部のぬれ性を良くする。
溝１７に加工したもので、はんだは螺旋状の溝１７に添
って適正にあがり、はんだ接合部のぬれ性を良くする。
第６図の例は、入出力ピン９Ｃの軸心部にパイプ状に流
路１８ａを加工したもので、スルーホール上部となる位
置に開口部１８ｂを設けたものである。
路１８ａを加工したもので、スルーホール上部となる位
置に開口部１８ｂを設けたものである。
第７図の例は、入出力ピン９Ｄのピン軸方向しこ。
プリント配線基板１０のスルーホールにおけるはんだ接
合すべき部分を複数に細断し割りピン部１９を形成した
ものである。
合すべき部分を複数に細断し割りピン部１９を形成した
ものである。
このピン形状によれば、はんだは割りピン部１９内の間
隙をはんだ流路としてあがることができる。
隙をはんだ流路としてあがることができる。
このように第４図ないし第７図の各実施例によれば、先
の第１図の実施例と同様の効果が期待されるとともに、
入出力ピンのスルーホール内はんだ接合において、スル
ーホール内のはんだぬれ性が良好となり、接続不良が軽
減できる。結果的には、信頼性が高く、コンパクトな信
号接続構造が得られる。
の第１図の実施例と同様の効果が期待されるとともに、
入出力ピンのスルーホール内はんだ接合において、スル
ーホール内のはんだぬれ性が良好となり、接続不良が軽
減できる。結果的には、信頼性が高く、コンパクトな信
号接続構造が得られる。
なお、前述の各実施例では、多数の入出力ピンは、プリ
ント配線基板のスルーホールにはんだ接合したのち、そ
の入出力ピンの頭部とセラミックス基板面の金属パッド
とを接続する、本発明の詳細な説明したが、第４図ない
し第７図の入出力ピンは、これら入出力ピンをろう材１
５を介してセラミック基板面の金属パッドに接合したの
ち、その入出力ピンをプリント配線基板のスルーホール
に挿入してはんだ接合する、本発明以外の接合構造にも
適用できることを付記する。 ゛〔発明の効果〕 以上述べたように、本発明によれば、多数の端子部材を
効率的に接続することができ、接続部に及ぼす熱変形を
端子部材自身の柔構造によって吸収しつる、信頼性の高
い集積回路構造体を提供することができる。
ント配線基板のスルーホールにはんだ接合したのち、そ
の入出力ピンの頭部とセラミックス基板面の金属パッド
とを接続する、本発明の詳細な説明したが、第４図ない
し第７図の入出力ピンは、これら入出力ピンをろう材１
５を介してセラミック基板面の金属パッドに接合したの
ち、その入出力ピンをプリント配線基板のスルーホール
に挿入してはんだ接合する、本発明以外の接合構造にも
適用できることを付記する。 ゛〔発明の効果〕 以上述べたように、本発明によれば、多数の端子部材を
効率的に接続することができ、接続部に及ぼす熱変形を
端子部材自身の柔構造によって吸収しつる、信頼性の高
い集積回路構造体を提供することができる。
第１図は１本発明の一実施例に係る集積回路構造体の接
続構造および接続方法を示す構成図、第２図は、本発明
の他の実施例に係る集積回路構造体の端子部材の接続構
造を示す断面図、第３図は、本発明のさらに他の実施例
に係る集積回路構造体の端子部材の接続構造を示す断面
図、第４図は、本発明のさらに他の実施例に係る集積回
路構造体の端子部材の接続構造を示す断面図、第５図な
いし第７図は、いずれも端子部材の形状を示す正面図で
ある。 １・・・セラミックス基板、５・・・ＩＣチップ、８・
・・金属パッド、９，９Ａ、９Ｂ、９Ｇ、９Ｄ・・・入
出力ピン、１０・・・プリント配線基板、１２・・・細
線ピン。 １４・・・螺旋状部材、１６．１７・・・溝、１８ａ・
・・流路、１９・・・割りビン部。
続構造および接続方法を示す構成図、第２図は、本発明
の他の実施例に係る集積回路構造体の端子部材の接続構
造を示す断面図、第３図は、本発明のさらに他の実施例
に係る集積回路構造体の端子部材の接続構造を示す断面
図、第４図は、本発明のさらに他の実施例に係る集積回
路構造体の端子部材の接続構造を示す断面図、第５図な
いし第７図は、いずれも端子部材の形状を示す正面図で
ある。 １・・・セラミックス基板、５・・・ＩＣチップ、８・
・・金属パッド、９，９Ａ、９Ｂ、９Ｇ、９Ｄ・・・入
出力ピン、１０・・・プリント配線基板、１２・・・細
線ピン。 １４・・・螺旋状部材、１６．１７・・・溝、１８ａ・
・・流路、１９・・・割りビン部。
Claims (1)
- 【特許請求の範囲】 １、１個あるいは複数個の集積回路素子を搭載し、この
集積回路素子を外部回路に接続するための金属パッドを
形成してなるセラミックス基板と、内層配線を有するプ
リント配線基板とを備え、これらセラミックス基板とプ
リント配線基板とを複数の端子部材により電気的に接続
してなる集積回路構造体において、前記複数の端子部材
を前記プリント配線基板のスルーホールにはんだ接合し
、その複数の端子部材の頭部と、前記セラミックス基板
の金属パッドとを接続して構成したことを特徴とする集
積回路構造体。 ２、特許請求の範囲第１項記載のものにおいて、端子部
材は、複数本の細線を束ね、スルーホール内ではんだ接
合したものである集積回路構造体。 ３、特許請求の範囲第１項記載のものにおいて、端子部
材は、セラミックス基板とプリント配線基板との間で、
螺旋状に形成されたものである集積回路構造体。 ４、特許請求の範囲第１項記載のものにおいて、端子部
材は、プリント配線基板のスルーホールにおけるはんだ
接合時にはんだを流通せしめる流路を形設してなるもの
である集積回路構造体。 ５、特許請求の範囲第１項記載のものにおいて、端子部
材は、プリント配線基板のスルーホール内ではんだ接合
すべき部分を複数に細断した割りピン状に形成したもの
である集積回路構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13483886A JPH0754837B2 (ja) | 1986-06-12 | 1986-06-12 | 集積回路構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13483886A JPH0754837B2 (ja) | 1986-06-12 | 1986-06-12 | 集積回路構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62291950A true JPS62291950A (ja) | 1987-12-18 |
| JPH0754837B2 JPH0754837B2 (ja) | 1995-06-07 |
Family
ID=15137645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13483886A Expired - Lifetime JPH0754837B2 (ja) | 1986-06-12 | 1986-06-12 | 集積回路構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754837B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01260846A (ja) * | 1988-04-12 | 1989-10-18 | Hitachi Ltd | 半導体実装モジュール |
| JPH0330461U (ja) * | 1989-07-31 | 1991-03-26 | ||
| US9209781B2 (en) | 2013-05-20 | 2015-12-08 | Fujitsu Limited | Oscillator device and method of mounting oscillator device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208853A (ja) * | 1985-03-14 | 1986-09-17 | Toshiba Corp | Ｉｃパツケ−ジ |
-
1986
- 1986-06-12 JP JP13483886A patent/JPH0754837B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208853A (ja) * | 1985-03-14 | 1986-09-17 | Toshiba Corp | Ｉｃパツケ−ジ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01260846A (ja) * | 1988-04-12 | 1989-10-18 | Hitachi Ltd | 半導体実装モジュール |
| JPH0330461U (ja) * | 1989-07-31 | 1991-03-26 | ||
| US9209781B2 (en) | 2013-05-20 | 2015-12-08 | Fujitsu Limited | Oscillator device and method of mounting oscillator device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0754837B2 (ja) | 1995-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6208025B1 (en) | Microelectronic component with rigid interposer | |
| KR0141067B1 (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
| US6468836B1 (en) | Laterally situated stress/strain relieving lead for a semiconductor chip package | |
| US4949224A (en) | Structure for mounting a semiconductor device | |
| JP2703745B2 (ja) | マルチダイパッケージ装置 | |
| US6573609B2 (en) | Microelectronic component with rigid interposer | |
| US5706174A (en) | Compliant microelectrionic mounting device | |
| US5525545A (en) | Semiconductor chip assemblies and components with pressure contact | |
| USRE43444E1 (en) | Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes | |
| US5650914A (en) | Compliant thermal connectors, methods of making the same and assemblies incorporating the same | |
| JP2533511B2 (ja) | 電子部品の接続構造とその製造方法 | |
| US20070176297A1 (en) | Reworkable stacked chip assembly | |
| US5113314A (en) | High-speed, high-density chip mounting | |
| JP2573809B2 (ja) | 電子部品内蔵のマルチチップモジュール | |
| JPH11330352A (ja) | 超高集積回路のパッケ―ジングされた半導体製品及びその製造方法 | |
| JPS62291950A (ja) | 集積回路構造体 | |
| JP2000124259A (ja) | Ｉｃチップ、半導体装置、及び、半導体装置の製造方法 | |
| US6331738B1 (en) | Semiconductor device having a BGA structure | |
| JP2003007765A (ja) | Ｔａｂテープ及びボンディング方法 | |
| JP3883531B2 (ja) | 半導体装置 | |
| JP2924394B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JP2000307016A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
| JP3348937B2 (ja) | 半導体集積回路装置およびその組立方法 | |
| WO2022259619A1 (ja) | 電子制御装置および電子制御装置の製造方法 |