JPH11330352A - 超高集積回路のパッケ―ジングされた半導体製品及びその製造方法 - Google Patents

超高集積回路のパッケ―ジングされた半導体製品及びその製造方法

Info

Publication number
JPH11330352A
JPH11330352A JP11007816A JP781699A JPH11330352A JP H11330352 A JPH11330352 A JP H11330352A JP 11007816 A JP11007816 A JP 11007816A JP 781699 A JP781699 A JP 781699A JP H11330352 A JPH11330352 A JP H11330352A
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
printed circuit
semiconductor
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11007816A
Other languages
English (en)
Other versions
JP3066801B2 (ja
Inventor
Sihn Choi
シン・チョイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH11330352A publication Critical patent/JPH11330352A/ja
Application granted granted Critical
Publication of JP3066801B2 publication Critical patent/JP3066801B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 集積度に優れ、工程が単純で、且つアウタリ
ードを用いずに極めて短い信号伝達経路を有して優秀な
機械的且つ電気的な信頼性を有するパッケージングされ
た半導体製品を提供すること。 【解決手段】 本発明は、印刷回路基板に複数の半導体
チップを立てて取り付け、チップと基板との間の電気的
接続を基板とチップの接触箇所での導電性連結部材で行
い、かつ基板の裏面にチップから導電性連結部を介して
電気的に連結されるソルダボールを形成させたことを特
徴とする。基板の上側は封止材で全体を覆って封止する
か、または通孔を備えたキャップで覆って保護する。後
者の場合、基板とチップとの間の導電性連結部を保護す
るための封止剤がチップとチップとの間に形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はパッケージングされ
た半導体製品及びその製造方法に関し、更に詳細には、
機械的且つ電気的な信頼性が高く、小型形かつ軽量化を
実現したパッケージングされた製品の構造及びその製造
方法に関する。
【０００２】
【従来の技術】一般に、半導体産業において集積回路に
対するパッケージング技術は、半導体製品の小型化の要
求を満たすために発展し続けてきた。集積回路の小型化
の進歩は半導体チップ中に数百万の回路素子を集積可能
にした。一方、これを機器に搭載して実際に使用する場
合、チップの形状そのままでは使用できないので、パッ
ケージングが必要である。チップそのものが小型化して
もこのパッケージングの結果が大きくなっては意味がな
い。そこで、空間の効率性を顧慮して集積回路をより小
型に、かつ軽量にパッケージングする方法に対する重要
性が増してくる。
【０００３】図１〜３はメモリ容量の拡張されたパッケ
ージングされた半導体製品スタックを得るための構造例
を示す図であり、ＴＳＯＰ（thin small outline packa
ge）によってパッケージングされた単品（Ｐ）を積層し
てメモり容量を拡張した半導体パッケージスタック
（Ｔ）を得たものである。以下、図に示すパッケージン
グされた半導体製品スタックの製造過程を説明する。ま
ず、図３に示すように、チップ２’を有し、ＴＳＯＰで
パッケージングされた単品を２つ用意し、各単品（Ｐ）
のアウタリード１８を伸ばしてその先端部を断ち切る。
次いで、各単品の各アウタリード１８を互いに同じ向き
に整列させた状態でポリイミドなどの接着剤１９を用い
て相互接着させる。この後、それぞれのアウタリード１
８を連結するための孔２０を有する積層用レール２１を
用意し、これに相互接着させた単品を取り付ける。その
際、積層用レール２１の孔２０に単品のアウタリードの
先端部差し込むようにして、レール２１にＴＳＯＰを取
り付けた後、接着剤１９を用いてレール２１の上端部を
ＴＳＯＰの上面に接着固定させる。それにより、レール
２１の移動を防止する。次いで、ソルダペースト２２を
レール２１の孔２０上部に付着させて、ソルダペースト
２２に熱を加えてレール２１とアウタリード１８とを接
合させる。
【０００４】上記過程を通じて２つのパッケージングさ
れた単品を機械的且つ電気的に連結させると、その単品
が複数個積層された新しい製品が完成される。単品がメ
モリの場合はそのメモリ容量が２倍に増加する。必要が
あれば、同様に積層させることによりより積層型パッケ
ージスタックとされたメモリの容量を増加させることが
できる。例えば、４メガＤＲＡＭのＴＳＯＰを利用して
１６メガＤＲＡＭのパッケージスタックを制作しようと
する場合には４メガＤＲＡＭの容量のＴＳＯＰ単品４つ
を上記工程を経て積層すればよい。
【０００５】図４は積層型パッケージスタックの他の例
を示す図であり、ＴＡＢ（tape autmated bonding ）で
パッケージングされた単品を積層したものである。これ
については米国特許番号５、１９８、８８８に詳細に記
載されている。この類の従来のパッケージスタックは、
パッケージングを経て形成された単品を再び積層するた
め、嵩が大きく、重く、多段階をなす連結部位が露出さ
れ、しかも接合部位の強度が弱くて機械的な信頼性が低
下するという問題点があった。また、チップ２のボンデ
ィングパッドから印刷回路基板まで長い信号線を経なけ
ればならないので、高速性能のメモリなどの高性能の製
品を得ようとするとき、信号遅延、干渉、ノイズなどが
大きくなる等、電気的な信頼性も低下するという問題点
があった。
【０００６】一方、製造過程においては、幾度かの接合
段階を経なければならないので、構成材料が変形するこ
とがあり、又チップ２と封止体との界面接着力が悪くな
るという問題があった。また、パッケージのリードピッ
チが狭くなるとパッケージのリードに塗布されるソルダ
ペースト２２の量のコントロールが難しく、ソルダペー
ストの塗布不良によってリード間の絶縁が不十分になる
という問題があった。さらに、レール２１を別に作成し
なければならず、その作成したレールを積層させた単品
の上面に取り付けるため、上・下部の単品のリード１８
を整列させる工程、レール２１の孔に単品のアウタリー
ドを嵌入するときやレール２１の上端部とパッケージ上
面とを接合させるときにそれぞれ整列させる工程が必要
であるため、パッケージスタックの制作工程が複雑とな
るという問題があった。さらに、単品のパッケージング
の制作工程が終わった状態で、それを再び積層させる工
程が追加されるため、全体として工程数が多くなり、単
品に対するパッケージング工程用設備の外に別の積層用
設備が必要となるので追加コストが必要となり、製造期
間も長くなる等、多くの問題があった。
【０００７】
【発明が解決しようとする課題】本発明は上記の問題を
解決するためになされたものであり、その目的は、集積
度に優れ、工程が単純で、且つアウタリードを用いずに
極めて短い信号伝達経路を有し、優秀な機械的且つ電気
的な信頼性を有するパッケージングされた半導体製品を
提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
の本発明の第１の態様によれば、表面に各半導体チップ
の下端部が挿入される複数の凹溝が形成され、内部には
電気的回路が形成された印刷回路基板と、印刷回路基板
上に垂直な方向に、一定の間隙を保って配置される複数
の半導体チップと、各半導体チップのボンディングパッ
ドと印刷回路基板のパッドとを電気的に連結する導電性
連結部材と、印刷回路基板の上に取り付けた各半導体チ
ップ及び導電性連結部材を覆う封止体と、印刷回路基板
の底面に取り付けられ、印刷回路基板の内部回路を介し
て半導体チップに電気的に連結される外部接続端子のソ
ルダボールとを備えることを特徴とする。
【０００９】上記目的を達成するための本発明の第２の
態様によれば、表面に各半導体チップの下端部が挿入さ
れる複数の凹溝が形成され、内部には電気的回路が形成
された印刷回路基板と、印刷回路基板上に垂直な方向
に、一定の間隙を保って配置される複数の半導体チップ
と、各半導体チップのボンディングパッドと印刷回路基
板のパッドとを電気的に連結する導電性連結部材のゴー
ルドボールと、各半導体チップと基板との間の導電性連
結部材のゴールドボールを覆う封止剤と、半導体チップ
と封止剤を覆うように印刷回路基板を覆うように取り付
けられ、少なくとも一面に放熱用の通孔が形成される放
熱キャップと、印刷回路基板の底面に取り付けられ、印
刷回路基板の内部回路を介して半導体チップに電気的に
連結される外部接続端子のソルダボールとを備えること
を特徴とする。
【００１０】
【発明の実施の形態】以下、本発明の実施形態を図５〜
図３３を参照して説明する。図５は本発明のパッケージ
ングされた半導体製品の第１実施形態を示す斜視図であ
り、図５はその縦断面図である。本発明の第１実施形態
のパッケージングされた半導体製品Ｐ１は、電気的回路
の形成された印刷回路基板１と、印刷回路基板１上に垂
直な方向に、一定の間隙で離隔されるように配置される
複数の半導体チップ２と、各半導体チップ２のボンディ
ングパッドと印刷回路基板１のパッドとを電気的に連結
する導電性連結部材のゴールドボール３と、印刷回路基
板１上部の各半導体チップ２及び導電性連結部材を覆う
封止体４と、印刷回路基板１の底面に取り付けられ、印
刷回路基板１の内部回路を介して半導体チップ２に電気
的に連結される外部接続端子のソルダボール５とを備え
ている。
【００１１】印刷回路基板１には、図７に示すように、
半導体チップ２が基板に対して垂直な方向に取り付ける
ための凹溝６が形成されており、その凹溝６の底部には
ダイボンディング用の接着テープ７が付着されている。
凹溝の深さは、底部に付着されたダイボンディング用の
接着テープ７の上に半導体チップ２を取り付けたとき
に、半導体チップ２に形成されたボンディングパッド１
１（図１１）が基板１の表面から上に出る程度としなけ
ればならない。
【００１２】すなわち、凹溝６の深さは、溝の底部に付
着されるダイボンディング用の接着テープ７の厚さを顧
慮して１８０〜４２０μｍに形成される。また、一般
に、ポリイミドからなるダイボンディング用の接着テー
プ７の厚さは押圧後に８０〜１２０μｍになる。上記の
ように、半導体チップは印刷回路基板１に立てるように
取り付けられるが、その取り付けられた半導体チップ２
が互いに接触しないようにバッファの役割を果たすチッ
プ間接着用のテープ８がチップの間に挿入される。この
ダイボンディング用の接着テープ７及びチップ間接着用
のテープ８は両面接着テープであり、双方同じ材質で制
作してもよい。また、チップ間に挿入されるテープ８は
接着力が弱くても良いため、コスト側面から、チップ間
接着用のテープ８はダイボンディング用の接着テープ７
とは別の接着力の弱い材質であってもよい。
【００１３】次に、このように構成された本発明の第１
実施形態のパッケージングされた半導体製品Ｐ１のパッ
ケージング過程を図７〜図１４を参照して説明する。ま
ず、図７に示す溝６を形成させた取付用の印刷回路基板
１を用意する。印刷回路基板１を予熱板１００の上に置
いて印刷回路基板１を予熱する。その予熱した基板の上
面の凹溝６に、基板１に取り付けた状態で上側になるチ
ップ２の端部の一面に接着用テープ８を張り付けて、半
導体チップ２を溝に挿入して垂直に取り付ける。その状
態で上側押圧板１０ｂを用いて半導体チップ２上部に押
圧力を加えて印刷回路基板１の凹溝６内のダイボンディ
ング用の接着テープ７に半導体チップ２をボンディング
させる（図９）。ダイボンディング用の接着テープ７の
予熱温度は２００℃であり、硬化のためのピーク温度は
４００℃である。
【００１４】この後、半導体チップ２のボンディングパ
ッド１１と基板のパッド１２とを導電性連結部材のゴー
ルドボール３でボールボンディングする。このためには
ワイヤボンディング用のキャピラリ９ａが用いられる。
そのキャピラリ９ａはボンディングに際して基板面に対
して４５゜傾斜した状態で進入させられる。従って、各
半導体チップ２に対するダイボンディングおよびボール
ボンディングを行うときに、キャピラリ９ａの進入／後
退が干渉されないように、図９〜図１１に示すように印
刷回路基板１の一方の凹溝６から順に一つずつ行う。す
なわち、一番目の半導体チップ２に対するダイボンディ
ング及びボールボンディングの完了後、その次の半導体
チップ２に対するダイボンディング及びボールボンディ
ングが行われる。これは、取り付けられる半導体チップ
２の数だけ連続して行われる。
【００１５】また、本実施形態では、横押圧板１０ａを
用いて、ボールボンディング進行時にキャピラリ９ａが
半導体チップを押す力（Ｆ）によって半導体チップ２が
倒れないようにチップを横から支持するようになってい
る。また、ボールボンディング時に、前記キャピラリ９
ａからでるゴールドボール３は、図１４に示すように半
導体チップ２のボンディングパッド１１と基板のパッド
１２に同時にボンディングされる。
【００１６】印刷回路基板１上への全ての半導体チップ
２のダイボンディング及びボールボンディングが完了す
ると、図１１に示すように、横押圧板１０ａを用いて両
側の半導体チップを左右の両方向から押圧してチップ間
のボンディングを行う。これは、半導体チップ２の上端
部に付着されたチップ間接着用のテープ８によって可能
であることは勿論である。
【００１７】上記手続きに従ってダイボンディング及び
ボールボンディング及びチップ間のボンディングを順次
に行った後に、封止樹脂を用いて半導体チップ２とゴー
ルドボール３を封止する。これにより、半導体チップ、
ゴールドボール、及びボールボンディングされた部分を
保護する封止体４が形成される。このとき、封止樹脂は
チップ間の空間をも満たす。
【００１８】そして、半導体チップ２及びボールボンデ
ィング部分に対する封止が完了した後には、最終的に基
板の底面にソルダボール５をマウンティングする。一般
に、ソルダボールは１８５℃程度の非常に融解点が低い
金属材料である。このため、先にソルダボールをマウン
ティングしておくと、モールディング、テープボンディ
ング等の工程を進行し難く、その取り扱いが問題となる
ため、ソルダボールを有するあらゆるパッケージタイプ
においてはソルダボールは最終的に基板に取り付けられ
る。
【００１９】上記のようにしてパッケージングされた超
高集積回路の製品Ｐ１は、半導体チップ２の電気的な特
性を基板の表面の金属配線（図示せず）及び基板の内部
回路（図示せず）を介して基板１の下部のソルダボール
５へを介して実装されたメインボード（図示せず）へ伝
達できる。
【００２０】図１５は本発明で利用できるキャピラリの
他の例である２列キャピラリを示す構成図である。この
キャピラリ９ｂは図示のようにゴールドワイヤーが通る
孔が２つあり、それらから２列のゴールドワイヤが同時
に出されるので、これを使用するとゴールドボール３が
大きくなって、ボンディング信頼性が向上する。
【００２１】図１６は本発明の複数の半導体チップを一
緒にパッケージングした半導体製品の第２実施形態を示
す斜視図であり、図１７はその縦断面図である。本発明
の第２実施形態の半導体製品Ｐ２は、電気的回路の形成
された印刷回路基板１と、印刷回路基板１上に垂直な方
向に取り付けられ、一定の間隙に離隔されるように配置
された複数の半導体チップ２と、各半導体チップ２のボ
ンディングパッドと印刷回路基板１のパッドとを電気的
に連結する導電性連結部材のゴールドボールと、各半導
体チップ２のボンディングパッドとこれに対応する導電
性連結部材とを覆う封止剤１３と、半導体チップ２と封
止剤１３を覆うように印刷回路基板１の上に形成され、
各面又はいずれかの面に放熱用の通孔１４が形成される
放熱キャップ１５と、印刷回路基板１の底面に取り付け
られ、印刷回路基板の内部回路を介して半導体チップ２
に電気的に連結される外部接続端子のソルダボール５と
を備える。この通孔１４は少なくとも放熱キャップの一
面に形成され、相対する２面に形成することが望まし
い、その相対する２面は並べられた半導体チップの間の
隙間と面している面とすることが最も望ましい。
【００２２】第１実施形態と同様に、印刷回路基板１の
表面には各半導体チップ２が差し込まれる溝６が形成さ
れ、その凹溝６の深さは溝の底部に付着されるダイボン
ディング用の接着テープ７の厚さを顧慮して１８０〜４
２０μｍに形成される。一般にポリイミドからなるダイ
ボンディング用の接着テープ７の厚さは押圧後に８０〜
１２０μｍになる。また、第１実施形態と同様に、半導
体チップ２の間には印刷回路基板１上に立てて取り付け
られた半導体チップ間の衝突を防止するようにバッファ
の役割をするチップ間接着用のテープ８も設けられてい
る。ダイボンディング用の接着テープ７及びチップ間接
着用のテープ８は、先の例と同様に両面接着テープであ
り、双方のテープは同じ材質を用いてもよく、かつチッ
プ間接着用のテープ８としてダイボンディング用の接着
テープ７より接着性の弱いものを使用しても良い。
【００２３】一方、放熱キャップ１５の材質としては表
面酸化防止処理したＣｕまたはＡｌまたはそれらの合金
が好ましい。放熱キャップ１５に形成された放熱用の通
孔１４は半導体チップ２の間に形成された空間と連通す
るように形成される。
【００２４】次に、このように構成された本発明の第２
実施形態の製造方法を説明するが、ダイボンディング過
程、ボールボンディング過程、及びチップ間のボンディ
ング過程は前述と同様なので、その説明を省略し、それ
以後過程のみを説明する。すなわち、ボールボンディン
グ及びチップ間のボンディングが完了した後に、印刷回
路基板１上に取り付けられた半導体チップ２上に放熱キ
ャップ１５を被せる。この後、図１８に示すように、ポ
ッチングノズル１６を利用して放熱キャップ１５の放熱
用の通孔１４を介して液状の封止剤１３を注入し、封止
剤１３を硬化させることにより、ボールボンディングさ
れた部位を保護する。
【００２５】以上のように、本発明の第２実施形態のパ
ッケージングされた半導体製品Ｐ２は、放熱キャップ１
５に放熱用の通孔１４が形成されており、その通孔１４
は半導体チップ２の間の空間と連通するように形成され
ているため、パッケージングされた半導体製品が電気製
品に実装され、動作させられたときに、冷気が図１９の
矢印に示すように放熱用の通孔１４を介して流れ、半導
体チップ２の間の空間を通過するので、半導体チップ２
を冷却させる。つまり、半導体チップ２の内部から発生
する熱が、流動する冷気との直接的な熱交換を経て外部
へ放出されるため、放熱性能が他構造のパッケージに比
べて一層向上する。並べられている半導体チップの間の
隙間と面する２面に通孔を形成すると冷気が最も通りや
すい。
【００２６】上記した第１、第２実施形態では、ダイボ
ンディング時に、ダイボンディング用の接着テープ７を
使用したが、その接着テープに代えてエポキシ樹脂等の
ペーストを使用しようとすることもできる。その場合に
は、印刷回路基板１に形成された凹溝６にペーストを塗
布してダイボンディングを行う。その際、ダイボンディ
ングの終了後すぐにワイヤボンディング工程が行われる
ため、ペーストの材料としては加熱キュア用でなくスナ
ップキュア(snap cure) 用を選択しなければならない。
【００２７】図２０は本発明の第３実施形態を示す斜視
図であり、図２１はその縦断面図である。本第３実施形
態Ｐ３は、電気的回路の形成された印刷回路基板１と、
印刷回路基板１に前述の例同様に取り付けられた半導体
チップ２と、各半導体チップ２のボンディングパッド１
１と印刷回路基板１のパッド１２とを電気的に連結する
導電性連結部材であるゴールドワイヤ１７と、印刷回路
基板１上の各半導体チップ２及び導電性連結部材を覆う
封止体４と、印刷回路基板１の底面に取り付けられ、印
刷回路基板１の内部回路を介して半導体チップ２に電気
的に連結される外部接続端子のソルダボール５とを備え
る。
【００２８】この印刷回路基板１の表面に各半導体チッ
プ２の下端部が挿入される凹溝６を形成すること、その
凹溝６の深さ、凹溝６の底面に付着されるダイボンディ
ング用の接着テープ７の厚さ及び材質は第１、第２実施
形態と同様である。また、半導体チップ２の間に半導体
チップ２間の衝突を防止するバッファの役割をするチッ
プ間接着用のテープ８を設けることも第１、第２実施形
態と同様である。そして、ダイボンディング用の接着テ
ープ７及びチップ間接着用のテープ８は両面接着テープ
であり、ダイボンディング用の接着テープ７及びチップ
間接着用のテープ８は同じ材質でもよく、また異なった
材質でも良いこともやはり第１、第２実施形態と同様で
ある。
【００２９】次に、このように構成された本発明の第３
実施形態のパッケージング過程及び作用を説明する。ま
ず、図２２に示すような取付用の印刷回路基板１を用意
する。この印刷回路基板１には半導体チップ２が基板面
に対して垂直の方向に取り付けるための凹溝６が形成さ
れており、その凹溝６の底部にはダイボンディング用の
接着テープ７が付着されている。印刷回路基板を予熱板
の上部に載せ、印刷回路基板１の上に一番目の半導体チ
ップを置いて、ワイヤボンディング工程のために予熱板
により印刷回路基板及び半導体チップを加熱する。この
後、半導体チップ２の各ボンディングパッド１１と印刷
回路基板１の各パッド１２との間を、導電性連結部材の
ゴールドワイヤ１７を用いてボンディングする（図２
４）。ワイヤボンディング時の温度は２００℃であるの
に対し、印刷回路基板１の凹溝６に付着されたダイボン
ディング用の接着テープ７はピーク温度の４００℃程度
の高温で硬化して接着力を発揮するため、ワイヤボンデ
ィング時に半導体チップ２がダイボンディング用の接着
テープ７に付着される現象は生じない。
【００３０】一番目の半導体チップ２に対するワイヤボ
ンディングが完了すると、その半導体チップ２を図２５
に示すように裏返した後、二番目の半導体チップ２を基
板１の上に載せる。その後、同様に、二番目の半導体チ
ップ２の各ボンディングパッド１１と基板１の各パッド
との間を電気的に連結するワイヤボンディングを行う。
このように、チップと基板との間のワイヤボンディング
及びそのワイヤボンディングした半導体チップを返す過
程は、取り付けられる半導体チップ２の数だけ繰り返し
行われる。半導体チップを裏返してから再び起こして
も、ゴールドワイヤ１７の軟性によって異常現象（例え
ば、ワイヤの断ち切り）は発生しない。
【００３１】半導体チップに対するワイヤボンディング
が全部完了すると、図２６に示すように半導体チップ２
を全部起こした後、熱を加えた状態で図２７に示すよう
に治具である上側押圧板１０ｂを用いてチップ２の上部
を押圧するとともに、チップ２の横方向から横押圧板１
０ａを用いて押圧することにより、チップ間のボンディ
ング及び基板に対するチップボンディングを同時に行
う。この際、チップ間のボンディングはボンディングパ
ッド１１の形成されたチップの上面に付着されるチップ
間ボンディング用の接着テープ８によって可能であるこ
とは、前述した第１、第２実施形態の場合と同様であ
る。
【００３２】また、上記したようにチップ間のボンディ
ングが完了した後には、封止樹脂を利用して第１の実施
形態と同様に封止を行う。これにより、積層された半導
体チップ２、ゴールドワイヤ１７、及びボールボンディ
ングされた部分を保護した図２８に示す封止体４が形成
される。封止樹脂はチップ間の空間を満たす。このよう
にして半導体チップ２、ゴールドワイヤ、そしてボール
ボンディング部分に対する封止が完了した後には、基板
の底面に図２９に示すように最終的にソルダボール５が
マウンティングされる。
【００３３】図３０は本発明の第４実施形態を示す斜視
図であり、図３１その縦断面図である。本発明の第４実
施形態Ｐ４は、第３の実施形態の封止樹脂を使用せず
に、その代わりに第２の実施形態の放熱キャップ１５を
使用したものである。すなわち、印刷回路基板１に一定
の間隔を保って半導体チップ２を取り付け、導電性連結
部材のゴールドワイヤ１７でチップと基板のパッドを連
結し、そのワイヤボンディング部分を封止剤１３で覆っ
て保護し、それらの形成された基板１を放熱用の通孔１
４が形成された放熱キャップ１５で覆ったものである。
基板にソルダボール５を設けるのも同様である。
【００３４】印刷回路基板１の上面に各半導体チップ２
が挿入される凹溝６が形成されること、凹溝６の深さ、
凹溝の底面に付着されるダイボンディング用の接着テー
プ７の厚さ、及び材質も先の全ての実施形態と同じであ
る。また、半導体チップ２の間のチップ間接着用のテー
プ８も先の各実施形態のものと格別の相違はない。
【００３５】第２実施形態と同様に、放熱キャップ１５
の材質には表面酸化防止処理したＣｕまたはＡｌまたは
それらの合金が好ましい。放熱キャップ１５に形成され
た放熱用の通孔１４は半導体チップ２の間に形成された
空間と連通するように形成される。
【００３６】本第４実施形態製造過程のダイボンディン
グ過程、ワイヤボンディング過程、及びチップ間のボン
ディング過程は前述した第３実施形態のパッケージング
過程と同じである。その同じ方法でワイヤボンディング
及びチップ間のボンディングが完了した後には、印刷回
路基板１の半導体チップ２上に放熱キャップ１５を被せ
る。この後、図３２に示すように、ポッチングノズル１
６を利用して放熱キャップ１５の放熱用の通孔１４を介
して液状の封止剤１３を注入し、封止剤１３を硬化させ
ることにより、ワイヤボンディング箇所を保護する。
【００３７】よって、本第４実施形態の放熱キャップ１
５には放熱用の通孔１４が形成されており、その放熱用
の通孔１４は半導体チップ２の間の空間に連通するよう
に形成されているため、本第４実施形態Ｐ４を電気機器
に実装して、駆動すると、図３３の矢印に示すように冷
気が放熱用の通孔１４を介して流れ、半導体チップ２の
間の空間を通過して半導体チップ２を冷却させる。つま
り、半導体チップ２の内部から発生する熱が、流動する
冷気との直接的な熱交換を経て直接に外部へ放出される
ため、冷却性能が向上する。
【００３８】上記した第３、第４実施形態のパッケージ
ングされた半導体製品におけるダイボンディング時に、
ダイボンディング用の接着テープ７を使用せず、エポキ
シ樹脂等のペーストを使用しようとする場合には、印刷
回路基板１に形成された凹溝６にペーストを塗布した
後、ワイヤボンディングを完了した後、ダイボンディン
グを施す。その際、ダイボンディングの進行のための予
熱過程があるので、ペーストの材料はスナップキュア(s
nap cure) 用でなく加熱キュア用を選択しなければなら
ない。
【００３９】
【発明の効果】本発明の各半導体製品は、印刷回路基板
上に垂直方向に立ててチップを取り付け、それらを一体
化した構造であるので集積度に優れ、かつ基板底面に設
けたソルダボールに半導体チップが電気的に連結されて
いるので、信号経路が極く短く、高速デバイスの積層時
に優れた性能を現す。また、本発明は、パッケージング
された単品を個別に製造し、それを重ねてさらにパッケ
ージングして製造する従来のものと異なり、パッケージ
ング時に複数のチップを同時に取り付けるため、その短
時間で製造することができる。すなわち、ダイボンディ
ング及びワイヤボンディングが連続して行われるため、
工程が単純で、且つ作業速度が速い。そして、ワイヤボ
ンディング等の低コストの信頼性高い工程が採択される
ため、製品の製造コストが低い。更に、短時間で製品を
完成できるため、ＴＡＴ（処理所要時間）を短縮させる
ことができ、生産性を向上させることができる。
【００４０】請求項２記載の発明は、ボールボンディン
グの時に２列キャピラリを使用するので、ボンディング
箇所が大きくなり、電気的特性が安定する。請求項３記
載の発明は、通孔を備えた放熱キャップ１５によって全
体を覆っているので、優れた熱放出性能を現す。特に、
請求項４の発明は駆動時に熱の発生する半導体チップの
表面を冷却流体の対流によって冷却させるため、本発明
のパッケージの放熱性能を一層増大させることができ
る。請求項５の発明は、印刷回路基板に半導体チップを
固定させて半導体チップの動きを防止しているため、半
導体チップの信頼性を向上させる。また、請求項６の発
明は、印刷回路基板上に立てて取り付けられた半導体チ
ップ同士の衝突を防止する効果がある。さらに、請求項
７記載の発明は、放熱キャップの表面酸化を防止する効
果がある。
【図面の簡単な説明】
【図１】 従来のパッケージングされた積層型半導体製
品の縦断面図。
【図２】 従来のパッケージングされた積層型半導体製
品のＡ矢視図。
【図３】 従来のパッケージングされた積層半導体製品
の組立前状態を示す正面図。
【図４】 従来のパッケージングされた積層型半導体製
品の他例を示す側面図。
【図５】 本発明の第１実施形態を示す斜視図。
【図６】 第１実施形態の縦断面図。
【図７】〜
【図１３】 本発明第１実施形態のパッケージング過程
を示すそれぞれの図。
【図１４】 図９の部分拡大斜視図。
【図１５】 本実施形態に利用されるキャピラリの例の
縦断面図。
【図１６】 本発明第２実施形態の斜視図。
【図１７】 第２実施形態の縦断面図。
【図１８】 第２実施形態のボールボンディング部に対
する封止工程を説明するための斜視図。
【図１９】 第２実施形態の放熱作用を説明するための
斜視図。
【図２０】 本発明の第３実施形態を示す斜視図。
【図２１】 第３実施形態の縦断面図。
【図２２】〜
【図２９】 第３実施形態のパッケージング過程を示す
それぞれの図。
【図３０】 本発明の第４実施形態を示す斜視図。
【図３１】 第４実施形態の縦断面図。
【図３２】 第４実施形態の封止工程を説明するための
斜視図。
【図３３】 第４実施形態の放熱作用を説明するための
斜視図。
【符号の説明】
１ 印刷回路基板 ２ 半導体チップ ３ ゴールドボール ４ 封止体 ５ ソルダボール ６ 凹溝 ７ ダイボンディング用の接着テープ ８ チップ間接着用のテープ ９ａ ワイヤボンディング用のキャピラリ ９ｂ ワイヤボンディング用の双方向キャピラリ １０ａ 横押圧板 １０ｂ 上側押圧板 １１ ボンディングパッド １２ 基板のパッド １３ 封止剤 １４ 放熱用の通孔 １５ 放熱キャップ １６ ポッチングノズル １７ ゴールドワイヤ １８ リード １９ 接着剤 ２０ 孔 ２１ 積層用レール ２２ ソルダペースト

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 表面に各半導体チップの下端部が挿入さ
    れる複数の凹溝が形成され、内部には電気的回路が形成
    された印刷回路基板と、 印刷回路基板上に垂直な方向に、一定の間隙を保って配
    置される複数の半導体チップと、 各半導体チップのボンディングパッドと印刷回路基板の
    パッドとを電気的に連結する導電性連結部材と、 印刷回路基板の上に取り付けた各半導体チップ及び導電
    性連結部材を覆う封止体と、 印刷回路基板の底面に取り付けられ、印刷回路基板の内
    部回路を介して半導体チップに電気的に連結される外部
    接続端子のソルダボールとを備えることを特徴とする超
    高集積回路のパッケージングされた半導体製品。
  2. 【請求項２】 導電性連結部材がボールボンディングで
    形成され、そのボールボンディング形成に２列キャピラ
    リが用いられることを特徴とする請求項１記載の超高集
    積回路のパッケージングされた半導体製品。
  3. 【請求項３】 表面に各半導体チップの下端部が挿入さ
    れる複数の凹溝が形成され、内部には電気的回路が形成
    された印刷回路基板と、 印刷回路基板上に垂直な方向に、一定の間隙を保って配
    置される複数の半導体チップと、 各半導体チップのボンディングパッドと印刷回路基板の
    パッドとを電気的に連結する導電性連結部材のゴールド
    ボールと、 各半導体チップと基板との間の導電性連結部材のゴール
    ドボールを覆う封止剤と、 半導体チップと封止剤を覆うように印刷回路基板を覆う
    ように取り付けられ、少なくとも一面に放熱用の通孔が
    形成される放熱キャップと、 印刷回路基板の底面に取り付けられ、印刷回路基板の内
    部回路を介して半導体チップに電気的に連結される外部
    接続端子のソルダボールとを備えることを特徴とする超
    高集積回路のパッケージングされた半導体製品。
  4. 【請求項４】 放熱キャップの通孔は、相対する面であ
    って並べられた半導体チップの間の隙間と面している面
    に形成させた請求項３記載の超高集積回路のパッケージ
    ングされた半導体製品。
  5. 【請求項５】 印刷回路基板の凹溝の底部にダイボンデ
    ィング用の接着テープが付着されるか、または接着テー
    プの代わりにダイボンディング用のペーストが塗布され
    ることを特徴とする請求項１又は３記載の超高集積回路
    のパッケージングされた半導体製品。
  6. 【請求項６】 半導体チップの間に、印刷回路基板に取
    り付けられた半導体チップ同士の衝突を防止するバッフ
    ァの役割をするチップ間接着用のテープを設けたことを
    特徴とする請求項１又は３記載の超高集積回路のパッケ
    ージングされた半導体製品。
  7. 【請求項７】 放熱キャップの材質は表面酸化防止処理
    をしたＣｕ、またはＡｌ、またはそれらの合金であるこ
    とを特徴とする請求項３記載の超高集積回路のパッケー
    ジングされた半導体製品。
  8. 【請求項８】 印刷回路基板の表面に一定の間隙を保っ
    て形成された複数の凹溝の底部に、半導体チップを接着
    させるためのダイボンディング用の接着テープを付着す
    る段階と、 印刷回路基板を予熱する段階と、 予熱した半導体チップを基板の凹溝に挿入して垂直な方
    向に立てた状態で、半導体チップの上に押圧力を加えて
    印刷回路基板の凹溝内のダイボンディング用の接着テー
    プに半導体チップをボンディングする段階と、 半導体チップのボンディングパッドと基板上のパッドと
    が電気的に連結されるようにゴールドボールでボールボ
    ンディングする段階と、 半導体チップを全体を覆うと共に半導体チップと基板と
    のボールボンディング部位を保護するためにこれらを覆
    うように封止樹脂を用いて封止体を形成する段階と、 印刷回路基板の底面にソルダボールをマウンティングす
    る段階と、を備えることを特徴とする超高集積回路のパ
    ッケージングされた半導体製品の製造方法。
  9. 【請求項９】 印刷回路基板の表面に一定の間隙を保っ
    て形成された複数の凹溝の底部に、半導体チップを接着
    させるためのダイボンディング用の接着テープを付着す
    る段階と、 印刷回路基板を予熱する段階と、 予熱した半導体チップを基板の凹溝に挿入して垂直な方
    向に立てた状態で、半導体チップの上に押圧力を加えて
    印刷回路基板の凹溝内のダイボンディング用の接着テー
    プに半導体チップをボンディングする段階と、 半導体チップのボンディングパッドと基板上のパッドと
    が電気的に連結されるようにゴールドボールにてボール
    ボンディングする段階と、 少なくとも一面に通孔を形成させた放熱キャップを半導
    体チップを全体を覆うように印刷回路基板に取り付ける
    段階と、 半導体チップと基板とのボールボンディング部位を保護
    するようにその箇所に封止樹脂を注入する段階とを備え
    ることを特徴とする超高集積回路のパッケージングされ
    た半導体製品の製造方法。
  10. 【請求項１０】 印刷回路基板の表面に一定の間隙を保
    って形成された複数の凹溝の底部に、半導体チップを接
    着させるためのダイボンディング用の接着テープを付着
    する第１段階と、 印刷回路基板の表面に、一番目にワイヤボンディングさ
    れる半導体チップを載せる第２段階と、 一番目にワイヤボンディングされる半導体チップの各ボ
    ンディングパッドと印刷回路基板の各パッドとの間を、
    導電性連結部材のゴールドワイヤを用いてボンディング
    する第３段階と、 ワイヤボンディングの完了した半導体チップの上下面が
    反転されるように半導体チップを返した状態で、二番目
    にワイヤボンディングされる半導体チップを基板の表面
    に載せる第４段階と、 二番目の半導体チップに対してワイヤボンディングを施
    す第５段階と、 取り付ける半導体チップの数だけ第２段階〜第５段階の
    過程を繰り返した後、印刷回路基板にワイヤボンディン
    グした全ての半導体チップを基板に対して垂直な方向を
    なるように起こす第６段階と、 半導体チップに対して熱及び圧力を加えて、チップ間の
    ボンディング及び半導体チップと基板とのダイボンディ
    ングを同時に行う第７段階と、 印刷回路基板の上の半導体チップを封止樹脂で封止して
    チップ及びワイヤボンディング部位を保護する封止体を
    形成する第８段階と、 印刷回路基板の底面に外部接続端子のソルダボールをマ
    ウンティングする第９段階とを備えることを特徴とする
    超高集積回路のパッケージングされた半導体製品の製造
    方法。
  11. 【請求項１１】 印刷回路基板の表面に一定の間隙を保
    って形成された複数の凹溝の底部に、半導体チップを接
    着させるためのダイボンディング用の接着テープを付着
    する第１段階と、 印刷回路基板の表面に、一番目にワイヤボンディングさ
    れる半導体チップを載せる第２段階と、 一番目にワイヤボンディングされる半導体チップの各ボ
    ンディングパッドと印刷回路基板の各パッドとの間を、
    導電性連結部材のゴールドワイヤを用いてワイヤボンデ
    ィングする第３段階と、 ワイヤボンディングの完了した半導体チップの上下面が
    反転されるように半導体チップを返した状態で、二番目
    にワイヤボンディングされる半導体チップを基板の表面
    に載せる第４段階と、 二番目の半導体チップに対してワイヤボンディングを施
    す第５段階と、 取り付ける半導体チップの数だけ第２段階〜第５段階の
    過程を繰り返した後、印刷回路基板にワイヤボンディン
    グした全ての半導体チップを基板に対して垂直な方向と
    なるように起こす第６段階と、 半導体チップに対して熱及び圧力を加えて、チップ間の
    ボンディング及び半導体チップと基板とのダイボンディ
    ングを同時に行う第７段階と、 印刷回路基板の上に半導体チップ全体を覆うように、少
    なくとも一面に通孔を形成させた放熱キャップを取り付
    ける第８段階と、 半導体チップと印刷回路基板とのワイヤボンディング部
    位を覆うように封止樹脂を注入する第９段階とを有する
    ことを特徴とする超高集積回路のパッケージングされた
    半導体製品の製造方法。
JP11007816A 1998-05-09 1999-01-14 超高集積回路のパッケ―ジングされた半導体製品及びその製造方法 Expired - Fee Related JP3066801B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR16630/1998 1998-05-09
KR1019980016630A KR100290886B1 (ko) 1998-05-09 1998-05-09 초고집적회로반도체패키지및그제조방법

Publications (2)

Publication Number Publication Date
JPH11330352A true JPH11330352A (ja) 1999-11-30
JP3066801B2 JP3066801B2 (ja) 2000-07-17

Family

ID=19537177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11007816A Expired - Fee Related JP3066801B2 (ja) 1998-05-09 1999-01-14 超高集積回路のパッケ―ジングされた半導体製品及びその製造方法

Country Status (4)

Country Link
US (1) US6198164B1 (ja)
JP (1) JP3066801B2 (ja)
KR (1) KR100290886B1 (ja)
DE (1) DE19920444B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646663A (zh) * 2011-02-15 2012-08-22 海力士半导体有限公司 半导体封装件

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140696A (en) 1998-01-27 2000-10-31 Micron Technology, Inc. Vertically mountable semiconductor device and methods
US6320126B1 (en) * 1998-07-14 2001-11-20 Texas Instruments Incorporated Vertical ball grid array integrated circuit package
KR20020028017A (ko) * 2000-10-06 2002-04-15 박종섭 고밀도 패키지
JP4454181B2 (ja) * 2001-05-15 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
KR100444170B1 (ko) * 2001-12-28 2004-08-11 동부전자 주식회사 반도체패키지
US6867488B2 (en) * 2002-11-26 2005-03-15 Lsi Logic Corporation Thick metal top layer
DE102005030465B4 (de) * 2005-06-28 2007-12-20 Infineon Technologies Ag Halbleiterstapelblock mit Halbleiterchips und Verfahren zur Herstellung desselben
FR2917233B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Integration 3d de composants verticaux dans des substrats reconstitues.
US20090001549A1 (en) * 2007-06-29 2009-01-01 Soo-San Park Integrated circuit package system with symmetric packaging
US8106505B2 (en) 2007-10-31 2012-01-31 International Business Machines Corporation Assembly including plural through wafer vias, method of cooling the assembly and method of fabricating the assembly
US20120119345A1 (en) * 2010-11-15 2012-05-17 Cho Sungwon Integrated circuit packaging system with device mount and method of manufacture thereof
JP2016115080A (ja) * 2014-12-12 2016-06-23 株式会社オートネットワーク技術研究所 情報処理装置
CN110010600B (zh) * 2018-12-31 2020-12-29 浙江臻镭科技股份有限公司 一种竖立放置射频芯片模组的互联结构及其制作方法
US11735495B2 (en) * 2019-02-27 2023-08-22 Intel Corporation Active package cooling structures using molded substrate packaging technology

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260352A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
US5198888A (en) 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5030072A (en) * 1988-06-20 1991-07-09 Eaton Corporation Constant radial clearance gerotor design
US5362986A (en) * 1993-08-19 1994-11-08 International Business Machines Corporation Vertical chip mount memory package with packaging substrate and memory chip pairs
JPH0851180A (ja) * 1994-08-09 1996-02-20 Hitachi Ltd 半導体装置
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
KR100186331B1 (ko) * 1996-06-17 1999-03-20 문정환 적층형 패키지
US5940277A (en) * 1997-12-31 1999-08-17 Micron Technology, Inc. Semiconductor device including combed bond pad opening, assemblies and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646663A (zh) * 2011-02-15 2012-08-22 海力士半导体有限公司 半导体封装件

Also Published As

Publication number Publication date
DE19920444A1 (de) 1999-11-18
DE19920444B4 (de) 2005-10-27
KR100290886B1 (ko) 2001-07-12
JP3066801B2 (ja) 2000-07-17
KR19990084691A (ko) 1999-12-06
US6198164B1 (en) 2001-03-06

Similar Documents

Publication Publication Date Title
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
US7005316B2 (en) Method for package reduction in stacked chip and board assemblies
US6841863B2 (en) Ball grid array package with stacked center pad chips and method for manufacturing the same
JP2546192B2 (ja) フィルムキャリア半導体装置
US7148081B2 (en) Method of manufacturing a semiconductor device
JP3066801B2 (ja) 超高集積回路のパッケ―ジングされた半導体製品及びその製造方法
US7492043B2 (en) Power module flip chip package
JPH0661406A (ja) 半導体装置及び半導体装置の製造方法及びテ−プキャリア
US7247933B2 (en) Thin multiple semiconductor die package
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JPH10270626A (ja) 半導体装置およびその製造方法
US20060091516A1 (en) Flexible leaded stacked semiconductor package
JPH08125112A (ja) 半導体装置およびその製造方法
JP3497775B2 (ja) 半導体装置
JPH0964244A (ja) 半導体装置およびその製造方法
KR100487135B1 (ko) 볼그리드어레이패키지
JPH09246464A (ja) 半導体装置およびその製造方法
JPH1012788A (ja) 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム
JP3954586B2 (ja) 半導体装置
JPH08153826A (ja) 半導体集積回路装置
JP4123131B2 (ja) 半導体装置
JPH05183102A (ja) 半導体装置及びその製造方法
JPH11176873A (ja) Ｂｇａ形半導体装置およびその実装構造体
JP2000232198A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees