JPH09246464A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09246464A JPH09246464A JP8051368A JP5136896A JPH09246464A JP H09246464 A JPH09246464 A JP H09246464A JP 8051368 A JP8051368 A JP 8051368A JP 5136896 A JP5136896 A JP 5136896A JP H09246464 A JPH09246464 A JP H09246464A
- Authority
- JP
- Japan
- Prior art keywords
- lsi chip
- insulating resin
- semiconductor device
- resin
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 LSI チップどうしの接合部や、LSI チップ表
面に作用する応力を低減し、信頼性の高い半導体装置を
得ることができる。 【解決手段】 ダイボンディングした第１のLSI チップ
１と、この第１のLSI チップ１にフェイスダウンボンデ
ィングした第２のLSI チップ５と、第１のLSI チップ１
と第２のLSI チップ５間に第２のLSI チップ５の側面５
ａをも覆って充填した絶縁性樹脂２と、第１のLSI チッ
プ１と第２のLSI チップ５を封止した封止樹脂１０とを
備えたものである。
面に作用する応力を低減し、信頼性の高い半導体装置を
得ることができる。 【解決手段】 ダイボンディングした第１のLSI チップ
１と、この第１のLSI チップ１にフェイスダウンボンデ
ィングした第２のLSI チップ５と、第１のLSI チップ１
と第２のLSI チップ５間に第２のLSI チップ５の側面５
ａをも覆って充填した絶縁性樹脂２と、第１のLSI チッ
プ１と第２のLSI チップ５を封止した封止樹脂１０とを
備えたものである。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関するものである。
びその製造方法に関するものである。
【０００２】
【従来の技術】近年、LSI の低コスト化と小型化を図る
ため、例えば異なる機能、異なるプロセスのLSI チップ
どうしを３次元実装し、１パッケージ化する方法が提案
されている。例えば、特願昭57-36430号公報には、図４
に示すように、第１のLSI チップ２１と第２のLSI チッ
プ２２がフェイスダウンボンディングされ、パッケージ
２９に実装された例が開示されている。すなわち、第１
のLSI チップ２１ならびに第２のLSI チップ２２を半導
体ウェハから切り出して分割する。第１のLSI チップ２
１と第２のLSI チップ２２の各表面にはそれぞれ接続用
電極２３，２５を形成し、さらに第１のLSI チップ２１
の周辺部にはボンディングパッド２４を形成する。第１
のLSI チップ２１はダイパッド２６に載置し、接続用電
極２３，２５どうしを半田等のバンプ３０を介して接続
する。また、ボンディングパッド２４はボンディングワ
イヤ２７を介してリードフレーム２８に接続し、樹脂封
止型のパッケージ２９にてパッケージングする。
ため、例えば異なる機能、異なるプロセスのLSI チップ
どうしを３次元実装し、１パッケージ化する方法が提案
されている。例えば、特願昭57-36430号公報には、図４
に示すように、第１のLSI チップ２１と第２のLSI チッ
プ２２がフェイスダウンボンディングされ、パッケージ
２９に実装された例が開示されている。すなわち、第１
のLSI チップ２１ならびに第２のLSI チップ２２を半導
体ウェハから切り出して分割する。第１のLSI チップ２
１と第２のLSI チップ２２の各表面にはそれぞれ接続用
電極２３，２５を形成し、さらに第１のLSI チップ２１
の周辺部にはボンディングパッド２４を形成する。第１
のLSI チップ２１はダイパッド２６に載置し、接続用電
極２３，２５どうしを半田等のバンプ３０を介して接続
する。また、ボンディングパッド２４はボンディングワ
イヤ２７を介してリードフレーム２８に接続し、樹脂封
止型のパッケージ２９にてパッケージングする。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
樹脂封止パッケージされた半導体装置においては、樹脂
封止時の硬化収縮力や封止樹脂の熱応力が、リードフレ
ーム２８に固定されていない側の第２のLSI チップ２２
の側面２２ａに作用する。例えば、図４中矢印Ｃ方向か
ら封止樹脂を注入した場合、パッケージ２９の奥側Ａの
封止樹脂が注入側Ｂの封止樹脂より先に硬化収縮し、第
２のLSI チップ２２の側面２２ａに矢印Ｄ方向の力が作
用する。また、パッケージ２９の奥側Ａの封止樹脂が注
入側Ｂの封止樹脂より先に冷却して収縮するので、第２
のLSI チップ２２の側面２２ａに矢印Ｄ方向の力が作用
する。その結果、第１のLSI チップ２１と第２のLSI チ
ップ２２の接合部にせん断力が作用してストレスを与
え、接合部を破壊し、半導体装置の信頼性が低下すると
いう問題があった。
樹脂封止パッケージされた半導体装置においては、樹脂
封止時の硬化収縮力や封止樹脂の熱応力が、リードフレ
ーム２８に固定されていない側の第２のLSI チップ２２
の側面２２ａに作用する。例えば、図４中矢印Ｃ方向か
ら封止樹脂を注入した場合、パッケージ２９の奥側Ａの
封止樹脂が注入側Ｂの封止樹脂より先に硬化収縮し、第
２のLSI チップ２２の側面２２ａに矢印Ｄ方向の力が作
用する。また、パッケージ２９の奥側Ａの封止樹脂が注
入側Ｂの封止樹脂より先に冷却して収縮するので、第２
のLSI チップ２２の側面２２ａに矢印Ｄ方向の力が作用
する。その結果、第１のLSI チップ２１と第２のLSI チ
ップ２２の接合部にせん断力が作用してストレスを与
え、接合部を破壊し、半導体装置の信頼性が低下すると
いう問題があった。
【０００４】また、第１のLSI チップ２１の表面２１ａ
にも封止樹脂の応力が作用し、アルミ配線がスライドし
て故障したり、接続用電極２３ならびにバンプ３０の下
のトランジスタの特性が変化するなどして、半導体装置
の信頼性が低下するという問題もあった。したがって、
この発明の目的は、LSI チップどうしの接合部や、LSI
チップ表面に作用する応力を低減し、信頼性の高い半導
体装置およびその製造方法を提供することである。
にも封止樹脂の応力が作用し、アルミ配線がスライドし
て故障したり、接続用電極２３ならびにバンプ３０の下
のトランジスタの特性が変化するなどして、半導体装置
の信頼性が低下するという問題もあった。したがって、
この発明の目的は、LSI チップどうしの接合部や、LSI
チップ表面に作用する応力を低減し、信頼性の高い半導
体装置およびその製造方法を提供することである。
【０００５】
【課題を解決するための手段】請求項１記載の半導体装
置は、ダイボンディングした第１のLSI チップと、この
第１のLSI チップにフェイスダウンボンディングした第
２のLSI チップと、第１のLSI チップと第２のLSI チッ
プ間に第２のLSI チップの側面をも覆って充填した絶縁
性樹脂と、第１のLSI チップと第２のLSI チップを封止
した封止樹脂とを備えたものである。
置は、ダイボンディングした第１のLSI チップと、この
第１のLSI チップにフェイスダウンボンディングした第
２のLSI チップと、第１のLSI チップと第２のLSI チッ
プ間に第２のLSI チップの側面をも覆って充填した絶縁
性樹脂と、第１のLSI チップと第２のLSI チップを封止
した封止樹脂とを備えたものである。
【０００６】請求項１記載の半導体装置によると、第１
のLSI チップと第２のLSI チップ間に充填した絶縁性樹
脂により、両LSI チップが仮固定され、樹脂封止時に第
２のLSI チップの側面に外力が作用しても、両LSI チッ
プ間の位置ずれが小さくなる。また、第２のLSI チップ
の側面が絶縁性樹脂にて覆われているので、樹脂封止時
に第２のLSI チップの側面に直接作用する外力が低減す
る。さらに、第１のLSI チップの表面の絶縁性樹脂に覆
われた部分にも、樹脂封止時の応力が直接作用しない。
のLSI チップと第２のLSI チップ間に充填した絶縁性樹
脂により、両LSI チップが仮固定され、樹脂封止時に第
２のLSI チップの側面に外力が作用しても、両LSI チッ
プ間の位置ずれが小さくなる。また、第２のLSI チップ
の側面が絶縁性樹脂にて覆われているので、樹脂封止時
に第２のLSI チップの側面に直接作用する外力が低減す
る。さらに、第１のLSI チップの表面の絶縁性樹脂に覆
われた部分にも、樹脂封止時の応力が直接作用しない。
【０００７】請求項２の半導体装置は、請求項１におい
て、第１のLSI チップに代えて回路基板を用いたもので
ある。請求項２記載の半導体装置によると、回路基板と
LSI チップ間に充填した絶縁性樹脂により、回路基板と
LSI チップが仮固定され、樹脂封止時にLSI チップの側
面に外力が作用しても、回路基板とLSI チップ間の位置
ずれが小さくなる。また、LSI チップの側面が絶縁性樹
脂にて覆われているので、樹脂封止時にLSI チップの側
面に直接作用する外力が低減する。さらに、回路基板の
表面の絶縁性樹脂に覆われた部分にも、樹脂封止時の応
力が直接作用しない。
て、第１のLSI チップに代えて回路基板を用いたもので
ある。請求項２記載の半導体装置によると、回路基板と
LSI チップ間に充填した絶縁性樹脂により、回路基板と
LSI チップが仮固定され、樹脂封止時にLSI チップの側
面に外力が作用しても、回路基板とLSI チップ間の位置
ずれが小さくなる。また、LSI チップの側面が絶縁性樹
脂にて覆われているので、樹脂封止時にLSI チップの側
面に直接作用する外力が低減する。さらに、回路基板の
表面の絶縁性樹脂に覆われた部分にも、樹脂封止時の応
力が直接作用しない。
【０００８】請求項３記載の半導体装置は、請求項１に
おいて、絶縁性樹脂が第１のLSI チップのボンディング
パッドを除く表面全体を覆っていることを特徴とするも
のである。請求項３記載の半導体装置によると、樹脂封
止時に第１のLSI チップの表面に直接応力が作用しな
い。
おいて、絶縁性樹脂が第１のLSI チップのボンディング
パッドを除く表面全体を覆っていることを特徴とするも
のである。請求項３記載の半導体装置によると、樹脂封
止時に第１のLSI チップの表面に直接応力が作用しな
い。
【０００９】請求項４記載の半導体装置は、請求項２に
おいて、絶縁性樹脂が回路基板の外部電極を除く表面全
体を覆っていることを特徴とするものである。請求項４
記載の半導体装置によると、樹脂封止時に回路基板の表
面に直接応力が作用しない。請求項５記載の半導体装置
は、請求項１または請求項２または請求項３または請求
項４において、絶縁性樹脂が第２のLSI チップの側面全
体を覆っていることを特徴とするものである。
おいて、絶縁性樹脂が回路基板の外部電極を除く表面全
体を覆っていることを特徴とするものである。請求項４
記載の半導体装置によると、樹脂封止時に回路基板の表
面に直接応力が作用しない。請求項５記載の半導体装置
は、請求項１または請求項２または請求項３または請求
項４において、絶縁性樹脂が第２のLSI チップの側面全
体を覆っていることを特徴とするものである。
【００１０】請求項５記載の半導体装置によると、第２
のLSI チップの側面全体が絶縁性樹脂にて覆われている
ので、樹脂封止時に第２のLSI チップの側面には外力が
直接作用しない。請求項６記載の半導体装置は、請求項
１または請求項２または請求項３または請求項４または
請求項５において、絶縁性樹脂の側面が傾斜面であるこ
とを特徴とするものである。
のLSI チップの側面全体が絶縁性樹脂にて覆われている
ので、樹脂封止時に第２のLSI チップの側面には外力が
直接作用しない。請求項６記載の半導体装置は、請求項
１または請求項２または請求項３または請求項４または
請求項５において、絶縁性樹脂の側面が傾斜面であるこ
とを特徴とするものである。
【００１１】請求項６記載の半導体装置によると、第２
のLSI チップの側面を覆った絶縁性樹脂の側面が傾斜面
であるので、樹脂封止時に第２のLSI チップの側面に作
用する外力が絶縁性樹脂の傾斜面で分散する。請求項７
記載の半導体装置は、請求項１または請求項２または請
求項３または請求項４または請求項５または請求項６に
おいて、絶縁性樹脂のヤング率が封止樹脂のヤング率よ
り小さいことを特徴とするものである。
のLSI チップの側面を覆った絶縁性樹脂の側面が傾斜面
であるので、樹脂封止時に第２のLSI チップの側面に作
用する外力が絶縁性樹脂の傾斜面で分散する。請求項７
記載の半導体装置は、請求項１または請求項２または請
求項３または請求項４または請求項５または請求項６に
おいて、絶縁性樹脂のヤング率が封止樹脂のヤング率よ
り小さいことを特徴とするものである。
【００１２】請求項７記載の半導体装置によると、絶縁
性樹脂のヤング率が封止樹脂のヤング率より小さいの
で、封止樹脂の応力は、絶縁性樹脂が変形することによ
り絶縁性樹脂内に吸収され、LSI チップに作用する応力
が大幅に減少する。請求項８記載の半導体装置の製造方
法は、絶縁性樹脂を介して第１のLSI チップと第２のLS
I チップをフェイスダウンボンディングし、第１のLSI
チップと第２のLSI チップを加圧し両LSI チップ間から
はみ出た絶縁性樹脂にて第２のLSIチップの側面を覆
い、加圧状態で絶縁性樹脂を硬化させ第１のLSI チップ
と第２のLSI チップの電極どうしを電気的に接続し、第
１のLSI チップと第２のLSI チップを樹脂封止するもの
である。
性樹脂のヤング率が封止樹脂のヤング率より小さいの
で、封止樹脂の応力は、絶縁性樹脂が変形することによ
り絶縁性樹脂内に吸収され、LSI チップに作用する応力
が大幅に減少する。請求項８記載の半導体装置の製造方
法は、絶縁性樹脂を介して第１のLSI チップと第２のLS
I チップをフェイスダウンボンディングし、第１のLSI
チップと第２のLSI チップを加圧し両LSI チップ間から
はみ出た絶縁性樹脂にて第２のLSIチップの側面を覆
い、加圧状態で絶縁性樹脂を硬化させ第１のLSI チップ
と第２のLSI チップの電極どうしを電気的に接続し、第
１のLSI チップと第２のLSI チップを樹脂封止するもの
である。
【００１３】請求項８記載の半導体装置の製造方法によ
ると、第２のLSI チップの側面を覆う絶縁性樹脂は、第
１のLSI チップと第２のLSI チップ間に充填した絶縁性
樹脂のフィレットであり、別途第２のLSI チップの側面
を覆う絶縁性樹脂が不要となり、製造性に優れる。請求
項９記載の半導体装置の製造方法は、請求項８におい
て、第１のLSI チップに代えて回路基板を用いたもので
ある。
ると、第２のLSI チップの側面を覆う絶縁性樹脂は、第
１のLSI チップと第２のLSI チップ間に充填した絶縁性
樹脂のフィレットであり、別途第２のLSI チップの側面
を覆う絶縁性樹脂が不要となり、製造性に優れる。請求
項９記載の半導体装置の製造方法は、請求項８におい
て、第１のLSI チップに代えて回路基板を用いたもので
ある。
【００１４】請求項９記載の半導体装置の製造方法によ
ると、LSI チップの側面を覆う絶縁性樹脂は、回路基板
とLSI チップ間に充填した絶縁性樹脂のフィレットであ
り、別途LSI チップの側面を覆う絶縁性樹脂が不要とな
り、製造性に優れる。
ると、LSI チップの側面を覆う絶縁性樹脂は、回路基板
とLSI チップ間に充填した絶縁性樹脂のフィレットであ
り、別途LSI チップの側面を覆う絶縁性樹脂が不要とな
り、製造性に優れる。
【００１５】
【発明の実施の形態】この発明の一実施の形態を図１を
用いて説明する。図１は、半導体装置の製造工程の断面
図を示すものであり、１は第１のLSI チップ、２は絶縁
性樹脂、３は第１のLSI チップ１の接続用電極、４は第
１のLSIチップ１のボンディングパッド、５は第２のLSI
チップ、６は第２のLSI チップ５のバンプ、７は第２
のLSI チップ５の接続用電極、８は加圧ツール、９は紫
外線、１０封止樹脂、１１はリードフレーム、１２はボ
ンディングワイヤ、１３はダイパッドを示している。
用いて説明する。図１は、半導体装置の製造工程の断面
図を示すものであり、１は第１のLSI チップ、２は絶縁
性樹脂、３は第１のLSI チップ１の接続用電極、４は第
１のLSIチップ１のボンディングパッド、５は第２のLSI
チップ、６は第２のLSI チップ５のバンプ、７は第２
のLSI チップ５の接続用電極、８は加圧ツール、９は紫
外線、１０封止樹脂、１１はリードフレーム、１２はボ
ンディングワイヤ、１３はダイパッドを示している。
【００１６】まず、図１（ａ）に示すように、第１のLS
I チップ１の第２のLSI チップ５を搭載する領域に絶縁
性樹脂２を塗付する。絶縁性樹脂２は、加熱硬化，紫外
線硬化，常温硬化等により硬化するエポキシ，アクリ
ル，ポリイミド，ウレタン等の樹脂からなる。絶縁性樹
脂２の塗付方法は、ディスペンス，印刷，スタンピング
等による。なお、絶縁性樹脂２の塗布量は、第１のLSI
チップ１のボンディングパッド４を除く表面１ａ全体を
覆うことができる量であり、また絶縁性樹脂２のヤング
率は、封止樹脂１０のヤング率より小さいものを使用す
る。
I チップ１の第２のLSI チップ５を搭載する領域に絶縁
性樹脂２を塗付する。絶縁性樹脂２は、加熱硬化，紫外
線硬化，常温硬化等により硬化するエポキシ，アクリ
ル，ポリイミド，ウレタン等の樹脂からなる。絶縁性樹
脂２の塗付方法は、ディスペンス，印刷，スタンピング
等による。なお、絶縁性樹脂２の塗布量は、第１のLSI
チップ１のボンディングパッド４を除く表面１ａ全体を
覆うことができる量であり、また絶縁性樹脂２のヤング
率は、封止樹脂１０のヤング率より小さいものを使用す
る。
【００１７】つぎに、図１（ｂ）に示すように、第２の
LSI チップ５のバンプ６と第１のLSI チップ１の接続用
電極３を位置合わせした後、第２のLSI チップ５を第１
のLSI チップ１上に設置する。この時、第２のLSI チッ
プ５は、絶縁性樹脂２の粘性により第１のLSI チップ１
上に仮固定される。バンプ６は、Au,In,In-Sn,Pb-Sn,C
u,Ni,等の金属で、寸法は径が１μｍ〜100 μｍ、高さ
が１μｍ〜５０μｍ程度である。バンプ６の形成は、Al
の接続用電極７上に無電解鍍金等によりNi/Au 等のバリ
アメタル（図示せず）を形成した後、電解鍍金，無電解
鍍金，ディッピング，転写等の方法で容易に形成するこ
とができる。
LSI チップ５のバンプ６と第１のLSI チップ１の接続用
電極３を位置合わせした後、第２のLSI チップ５を第１
のLSI チップ１上に設置する。この時、第２のLSI チッ
プ５は、絶縁性樹脂２の粘性により第１のLSI チップ１
上に仮固定される。バンプ６は、Au,In,In-Sn,Pb-Sn,C
u,Ni,等の金属で、寸法は径が１μｍ〜100 μｍ、高さ
が１μｍ〜５０μｍ程度である。バンプ６の形成は、Al
の接続用電極７上に無電解鍍金等によりNi/Au 等のバリ
アメタル（図示せず）を形成した後、電解鍍金，無電解
鍍金，ディッピング，転写等の方法で容易に形成するこ
とができる。
【００１８】その後、加圧ツール８で、第２のLSI チッ
プ５を加圧し、第２のLSI チップ５のバンプ６を第１の
LSI チップ１の接続用電極３に接触させる。この時、第
１のLSI チップ１と第２のLSI チップ５の間から余分な
量の絶縁性樹脂がはみ出す。このはみ出た絶縁性樹脂
２′は、第２のLSI チップ５の側面５ａ全体と、ボンデ
ィングパッド４を除く第１のLSI チップ１の表面１ａ全
体を覆う。また、絶縁性樹脂２′の側面２ａは傾斜面と
なっている。なお、加圧する荷重は0.1 g/バンプ〜20g/
バンプ程度の小さい荷重であり、第１のLSI チップ１の
接続用電極３およびバンプ６の下の配線やトランジスタ
の特性が変化しないようにする。
プ５を加圧し、第２のLSI チップ５のバンプ６を第１の
LSI チップ１の接続用電極３に接触させる。この時、第
１のLSI チップ１と第２のLSI チップ５の間から余分な
量の絶縁性樹脂がはみ出す。このはみ出た絶縁性樹脂
２′は、第２のLSI チップ５の側面５ａ全体と、ボンデ
ィングパッド４を除く第１のLSI チップ１の表面１ａ全
体を覆う。また、絶縁性樹脂２′の側面２ａは傾斜面と
なっている。なお、加圧する荷重は0.1 g/バンプ〜20g/
バンプ程度の小さい荷重であり、第１のLSI チップ１の
接続用電極３およびバンプ６の下の配線やトランジスタ
の特性が変化しないようにする。
【００１９】つぎに、第２のLSI チップ５を加圧した状
態で絶縁性樹脂２，２′を硬化する。絶縁性樹脂２，
２′が加熱硬化型の時は、加圧ツール８を加熱すること
により硬化させる。なお、加熱温度は70℃〜250 ℃程度
で、数秒〜数十秒間加熱する。また、絶縁性樹脂２，
２′が紫外線硬化型の場合は、紫外線９を第２のLSI チ
ップ５の周囲に照射し、絶縁性樹脂２′の周辺のみを硬
化させ、加圧を解除した後に、加熱あるいは常温により
絶縁性樹脂２，２′全体を硬化させる。なお、紫外線
は、200 ｍＪ〜5000ｍＪの照射量で数秒間照射する。そ
の後、加圧を解除することで、第１のLSI チップ１と第
２のLSI チップ５の接続が完了する。
態で絶縁性樹脂２，２′を硬化する。絶縁性樹脂２，
２′が加熱硬化型の時は、加圧ツール８を加熱すること
により硬化させる。なお、加熱温度は70℃〜250 ℃程度
で、数秒〜数十秒間加熱する。また、絶縁性樹脂２，
２′が紫外線硬化型の場合は、紫外線９を第２のLSI チ
ップ５の周囲に照射し、絶縁性樹脂２′の周辺のみを硬
化させ、加圧を解除した後に、加熱あるいは常温により
絶縁性樹脂２，２′全体を硬化させる。なお、紫外線
は、200 ｍＪ〜5000ｍＪの照射量で数秒間照射する。そ
の後、加圧を解除することで、第１のLSI チップ１と第
２のLSI チップ５の接続が完了する。
【００２０】つぎに、図１（ｃ）に示すように、第１の
LSI チップ１をダイパッド１３に載置し、ボンディング
パッド４とリードフレーム１１をボンディングワイヤ１
２にて接続する。さらに、封止樹脂１０にて封止しパッ
ケージングを完了する。このようにして、半導体装置が
形成される。このように構成された半導体装置およびそ
の製造方法によると、第１のLSI チップ１と第２のLSI
チップ間に充填した絶縁性樹脂２により、両LSI チップ
１，５が仮固定され、樹脂封止時の硬化収縮力や封止樹
脂の熱応力等により、第２のLSI チップ５の側面に外力
が作用しても、両LSI チップ１，５間の位置ずれが小さ
くなる。よって、第１のLSI チップ１と第２のLSI チッ
プ５の接合部に作用するせん断力も低下し、接合状態が
安定し、信頼性の高い半導体装置を得ることができる。
LSI チップ１をダイパッド１３に載置し、ボンディング
パッド４とリードフレーム１１をボンディングワイヤ１
２にて接続する。さらに、封止樹脂１０にて封止しパッ
ケージングを完了する。このようにして、半導体装置が
形成される。このように構成された半導体装置およびそ
の製造方法によると、第１のLSI チップ１と第２のLSI
チップ間に充填した絶縁性樹脂２により、両LSI チップ
１，５が仮固定され、樹脂封止時の硬化収縮力や封止樹
脂の熱応力等により、第２のLSI チップ５の側面に外力
が作用しても、両LSI チップ１，５間の位置ずれが小さ
くなる。よって、第１のLSI チップ１と第２のLSI チッ
プ５の接合部に作用するせん断力も低下し、接合状態が
安定し、信頼性の高い半導体装置を得ることができる。
【００２１】また、第２のLSI チップ５の側面５ａ全体
が絶縁性樹脂２′にて覆われているので、樹脂封止時に
第２のLSI チップ５の側面５ａには直接外力が作用しな
い。よって、第１のLSI チップ１と第２のLSI チップ５
の接合部に作用するせん断力も低下し、接合状態が安定
し、信頼性の高い半導体装置を得ることができる。ま
た、第２のLSI チップ５の側面５ａを覆った絶縁性樹脂
２′の側面２ａが傾斜面であるので、樹脂封止時に第２
のLSI チップ５の側面５ａに作用する外力が絶縁性樹脂
２′の側面２ａにて分散して低減する。よって、第１の
LSI チップ１と第２のLSI チップ５の接合部に作用する
せん断力も低下し、半導体装置の信頼性が一層向上す
る。
が絶縁性樹脂２′にて覆われているので、樹脂封止時に
第２のLSI チップ５の側面５ａには直接外力が作用しな
い。よって、第１のLSI チップ１と第２のLSI チップ５
の接合部に作用するせん断力も低下し、接合状態が安定
し、信頼性の高い半導体装置を得ることができる。ま
た、第２のLSI チップ５の側面５ａを覆った絶縁性樹脂
２′の側面２ａが傾斜面であるので、樹脂封止時に第２
のLSI チップ５の側面５ａに作用する外力が絶縁性樹脂
２′の側面２ａにて分散して低減する。よって、第１の
LSI チップ１と第２のLSI チップ５の接合部に作用する
せん断力も低下し、半導体装置の信頼性が一層向上す
る。
【００２２】また、第１のLSI チップ１のボンディング
パッド４を除く表面１ａ全体を絶縁性樹脂２，２′にて
覆ったので、樹脂封止時に第１のLSI チップ１の表面１
ａに直接応力が作用せず、第１のLSI チップ１のアルミ
配線（図示せず）がスライドして故障したり、接続用電
極３やバンプ６の下のトランジスタの特性が変化するよ
うなこともなく、信頼性の高い半導体装置を得ることが
できる。
パッド４を除く表面１ａ全体を絶縁性樹脂２，２′にて
覆ったので、樹脂封止時に第１のLSI チップ１の表面１
ａに直接応力が作用せず、第１のLSI チップ１のアルミ
配線（図示せず）がスライドして故障したり、接続用電
極３やバンプ６の下のトランジスタの特性が変化するよ
うなこともなく、信頼性の高い半導体装置を得ることが
できる。
【００２３】また、第２のLSI チップ５の側面５ａを覆
った絶縁性樹脂２′のヤング率が封止樹脂１０のヤング
率より小さいので、封止樹脂１０の応力は、絶縁性樹脂
２′の変形により吸収され、第２のLSI チップ５の側面
に作用する力が大幅に減少し、接合部の信頼性が向上す
る。しかも、第１のLSI チップ１の表面１ａに作用する
応力も減少し、信頼性の高い半導体装置を得ることがで
きる。
った絶縁性樹脂２′のヤング率が封止樹脂１０のヤング
率より小さいので、封止樹脂１０の応力は、絶縁性樹脂
２′の変形により吸収され、第２のLSI チップ５の側面
に作用する力が大幅に減少し、接合部の信頼性が向上す
る。しかも、第１のLSI チップ１の表面１ａに作用する
応力も減少し、信頼性の高い半導体装置を得ることがで
きる。
【００２４】さらに、第２のLSI チップ５の側面５ａを
覆う絶縁性樹脂２′は、第１のLSIチップ１と第２のLSI
チップ５間に充填した絶縁性樹脂２のフィレットであ
り、別途第２のLSI チップ５の側面５ａを覆う絶縁性樹
脂が不要となり、部材品種を削減でき、製造性に優れ
る。なお、前記実施の形態では、第２のLSI チップ５の
側面５ａ全体を絶縁性樹脂２′にて覆ったが、図２に示
すように、第２のLSI チップ５の側面５ａの一部を覆う
ものであってもよい。また、絶縁性樹脂２，２′は、第
１のLSI チップ１のボンディングパッド４を除く表面１
ａ全体を覆うものでなくてもよい。
覆う絶縁性樹脂２′は、第１のLSIチップ１と第２のLSI
チップ５間に充填した絶縁性樹脂２のフィレットであ
り、別途第２のLSI チップ５の側面５ａを覆う絶縁性樹
脂が不要となり、部材品種を削減でき、製造性に優れ
る。なお、前記実施の形態では、第２のLSI チップ５の
側面５ａ全体を絶縁性樹脂２′にて覆ったが、図２に示
すように、第２のLSI チップ５の側面５ａの一部を覆う
ものであってもよい。また、絶縁性樹脂２，２′は、第
１のLSI チップ１のボンディングパッド４を除く表面１
ａ全体を覆うものでなくてもよい。
【００２５】また、前記実施の形態では、第１のLSI チ
ップ１をチップ状態としたが、ウェハ状態で第２のLSI
チップ５を接続した後、ウェハを分割し第１のLSI チッ
プ１を得る方法でも構わない。また、絶縁性樹脂２の塗
付を、第１のLSI チップ１に行ったが、第２のLSI チッ
プ５側に行ってもよい。
ップ１をチップ状態としたが、ウェハ状態で第２のLSI
チップ５を接続した後、ウェハを分割し第１のLSI チッ
プ１を得る方法でも構わない。また、絶縁性樹脂２の塗
付を、第１のLSI チップ１に行ったが、第２のLSI チッ
プ５側に行ってもよい。
【００２６】また、絶縁性樹脂２′の側面２ａは、傾斜
面でなくてもよい。また、絶縁性樹脂２，２′のヤング
率が、封止樹脂１０のヤング率以上であってもよい。さ
らに、第１のLSI チップ１の代わりに回路基板を用いて
もよい。回路基板は、プリント基板上に各種電子部品や
LSI チップ等を搭載したものであって、ワイヤボンディ
ング用の外部電極を有している。
面でなくてもよい。また、絶縁性樹脂２，２′のヤング
率が、封止樹脂１０のヤング率以上であってもよい。さ
らに、第１のLSI チップ１の代わりに回路基板を用いて
もよい。回路基板は、プリント基板上に各種電子部品や
LSI チップ等を搭載したものであって、ワイヤボンディ
ング用の外部電極を有している。
【００２７】この発明の他の実施の形態を図３に示す。
なお、図１の例と同一部分は同一符号を付してその説明
を省略する。この実施の形態は、両LSI チップ１，５間
に充填した絶縁性樹脂１５と、第２のLSI チップ５の側
面５ａを覆った絶縁性樹脂１８を別体としたものであ
る。まず、図３（ａ）に示すように、第１のLSI チップ
１に絶縁性樹脂１５を塗布する。つぎに、図３（ｂ）に
示すように、第２のLSI チップ５を重ね、加圧ツール８
にて加圧し、絶縁性樹脂１５を硬化させる。つぎに、図
３（ｃ）に示すように、ディスペンサー１６により絶縁
性樹脂１７を滴下しながら、第２のLSI チップ５の周囲
を移動させることにより、第２のLSI チップ５の側面５
ａに絶縁性樹脂１８を塗布する。そして、図３（ｄ）に
示すように、絶縁性樹脂１８を加熱し、紫外線照射等に
より硬化させる。絶縁性樹脂１８は、第２のLSI チップ
５の側面５ａ全体を覆っており、かつ絶縁性樹脂１８の
側面１８ａは傾斜面となっている。その後、封止樹脂１
０にて封止し、半導体装置を得る。
なお、図１の例と同一部分は同一符号を付してその説明
を省略する。この実施の形態は、両LSI チップ１，５間
に充填した絶縁性樹脂１５と、第２のLSI チップ５の側
面５ａを覆った絶縁性樹脂１８を別体としたものであ
る。まず、図３（ａ）に示すように、第１のLSI チップ
１に絶縁性樹脂１５を塗布する。つぎに、図３（ｂ）に
示すように、第２のLSI チップ５を重ね、加圧ツール８
にて加圧し、絶縁性樹脂１５を硬化させる。つぎに、図
３（ｃ）に示すように、ディスペンサー１６により絶縁
性樹脂１７を滴下しながら、第２のLSI チップ５の周囲
を移動させることにより、第２のLSI チップ５の側面５
ａに絶縁性樹脂１８を塗布する。そして、図３（ｄ）に
示すように、絶縁性樹脂１８を加熱し、紫外線照射等に
より硬化させる。絶縁性樹脂１８は、第２のLSI チップ
５の側面５ａ全体を覆っており、かつ絶縁性樹脂１８の
側面１８ａは傾斜面となっている。その後、封止樹脂１
０にて封止し、半導体装置を得る。
【００２８】このように構成された半導体装置において
も、前記一実施の形態と同様の効果が得られる。さら
に、第１のLSI チップ１と第２のLSI チップ５間に充填
した絶縁性樹脂１５と、第２のLSI チップ５の側面５ａ
を覆う絶縁性樹脂１８を別体としたので、図３（ｂ）に
示す加圧ツール８にて加圧して硬化する必要のある絶縁
性樹脂１５の量が少なくなり、ボンディング時間を短く
することができ、安価に仕上がる。また、第２のLSI チ
ップ５の側面５ａを覆う絶縁性樹脂１８の硬化は、複数
の半導体装置をオーブン等で同時に行うことができ、製
造性に優れる。
も、前記一実施の形態と同様の効果が得られる。さら
に、第１のLSI チップ１と第２のLSI チップ５間に充填
した絶縁性樹脂１５と、第２のLSI チップ５の側面５ａ
を覆う絶縁性樹脂１８を別体としたので、図３（ｂ）に
示す加圧ツール８にて加圧して硬化する必要のある絶縁
性樹脂１５の量が少なくなり、ボンディング時間を短く
することができ、安価に仕上がる。また、第２のLSI チ
ップ５の側面５ａを覆う絶縁性樹脂１８の硬化は、複数
の半導体装置をオーブン等で同時に行うことができ、製
造性に優れる。
【００２９】
【発明の効果】請求項１記載の半導体装置によると、第
１のLSI チップと第２のLSI チップ間に充填した絶縁性
樹脂により、両LSI チップが仮固定され、樹脂封止時に
第２のLSI チップの側面に外力が作用しても、両LSI チ
ップ間の位置ずれが小さくなる。また、第２のLSI チッ
プの側面が絶縁性樹脂にて覆われているので、樹脂封止
時に第２のLSI チップの側面に直接作用する外力が低減
する。よって、第１のLSI チップと第２のLSI チップの
接合部に作用するせん断力も低下し、信頼性の高い半導
体装置を得ることができる。さらに、第１のLSI チップ
の表面の絶縁性樹脂に覆われた部分にも、樹脂封止時の
応力が直接作用しない。よって、第１のLSI チップ表面
の配線等に対する悪影響を回避でき、信頼性の高い半導
体装置を得ることができる。
１のLSI チップと第２のLSI チップ間に充填した絶縁性
樹脂により、両LSI チップが仮固定され、樹脂封止時に
第２のLSI チップの側面に外力が作用しても、両LSI チ
ップ間の位置ずれが小さくなる。また、第２のLSI チッ
プの側面が絶縁性樹脂にて覆われているので、樹脂封止
時に第２のLSI チップの側面に直接作用する外力が低減
する。よって、第１のLSI チップと第２のLSI チップの
接合部に作用するせん断力も低下し、信頼性の高い半導
体装置を得ることができる。さらに、第１のLSI チップ
の表面の絶縁性樹脂に覆われた部分にも、樹脂封止時の
応力が直接作用しない。よって、第１のLSI チップ表面
の配線等に対する悪影響を回避でき、信頼性の高い半導
体装置を得ることができる。
【００３０】請求項２記載の半導体装置によると、回路
基板とLSI チップ間に充填した絶縁性樹脂により、回路
基板とLSI チップが仮固定され、樹脂封止時にLSI チッ
プの側面に外力が作用しても、回路基板とLSI チップ間
の位置ずれが小さくなる。また、LSI チップの側面が絶
縁性樹脂にて覆われているので、樹脂封止時にLSI チッ
プの側面に直接作用する外力が低減する。よって、回路
基板とLSI チップの接合部に作用するせん断力も低下
し、信頼性の高い半導体装置を得ることができる。さら
に、回路基板の表面の絶縁性樹脂に覆われた部分にも、
樹脂封止時の応力が直接作用しない。よって、回路基板
表面の配線等に対する悪影響を回避でき、信頼性の高い
半導体装置を得ることができる。
基板とLSI チップ間に充填した絶縁性樹脂により、回路
基板とLSI チップが仮固定され、樹脂封止時にLSI チッ
プの側面に外力が作用しても、回路基板とLSI チップ間
の位置ずれが小さくなる。また、LSI チップの側面が絶
縁性樹脂にて覆われているので、樹脂封止時にLSI チッ
プの側面に直接作用する外力が低減する。よって、回路
基板とLSI チップの接合部に作用するせん断力も低下
し、信頼性の高い半導体装置を得ることができる。さら
に、回路基板の表面の絶縁性樹脂に覆われた部分にも、
樹脂封止時の応力が直接作用しない。よって、回路基板
表面の配線等に対する悪影響を回避でき、信頼性の高い
半導体装置を得ることができる。
【００３１】請求項３記載の半導体装置によると、樹脂
封止時に第１のLSI チップの表面に直接応力が作用せ
ず、第１のLSI チップ表面の配線等に対する悪影響を回
避でき、信頼性の高い半導体装置を得ることができる。
請求項４記載の半導体装置によると、樹脂封止時に回路
基板の表面に直接応力が作用せず、回路基板表面の配線
等に対する悪影響を回避でき、信頼性の高い半導体装置
を得ることができる。
封止時に第１のLSI チップの表面に直接応力が作用せ
ず、第１のLSI チップ表面の配線等に対する悪影響を回
避でき、信頼性の高い半導体装置を得ることができる。
請求項４記載の半導体装置によると、樹脂封止時に回路
基板の表面に直接応力が作用せず、回路基板表面の配線
等に対する悪影響を回避でき、信頼性の高い半導体装置
を得ることができる。
【００３２】請求項５記載の半導体装置によると、第２
のLSI チップの側面全体が絶縁性樹脂にて覆われている
ので、樹脂封止時に第２のLSI チップの側面には外力が
直接作用しない。よって、第１のLSI チップと第２のLS
I チップの接合部に作用するせん断力も低下し、信頼性
の高い半導体装置を得ることができる。請求項６記載の
半導体装置によると、第２のLSI チップの側面を覆った
絶縁性樹脂の側面が傾斜面であるので、樹脂封止時に第
２のLSI チップの側面に作用する外力が絶縁性樹脂の傾
斜面で分散して低減し、第１のLSI チップと第２のLSI
チップの接合部に作用するせん断力も低下し、信頼性の
高い半導体装置を得ることができる。
のLSI チップの側面全体が絶縁性樹脂にて覆われている
ので、樹脂封止時に第２のLSI チップの側面には外力が
直接作用しない。よって、第１のLSI チップと第２のLS
I チップの接合部に作用するせん断力も低下し、信頼性
の高い半導体装置を得ることができる。請求項６記載の
半導体装置によると、第２のLSI チップの側面を覆った
絶縁性樹脂の側面が傾斜面であるので、樹脂封止時に第
２のLSI チップの側面に作用する外力が絶縁性樹脂の傾
斜面で分散して低減し、第１のLSI チップと第２のLSI
チップの接合部に作用するせん断力も低下し、信頼性の
高い半導体装置を得ることができる。
【００３３】請求項７記載の半導体装置によると、絶縁
性樹脂のヤング率が封止樹脂のヤング率より小さいの
で、封止樹脂の応力は、絶縁性樹脂が変形することによ
り絶縁性樹脂内に吸収され、LSI チップに作用する応力
が大幅に減少し、信頼性の高い半導体装置を得ることが
できる。請求項８記載の半導体装置の製造方法による
と、第２のLSI チップの側面を覆う絶縁性樹脂は、第１
のLSI チップと第２のLSI チップ間に充填した絶縁性樹
脂のフィレットであり、別途第２のLSI チップの側面を
覆う絶縁性樹脂が不要となり、製造性に優れる。
性樹脂のヤング率が封止樹脂のヤング率より小さいの
で、封止樹脂の応力は、絶縁性樹脂が変形することによ
り絶縁性樹脂内に吸収され、LSI チップに作用する応力
が大幅に減少し、信頼性の高い半導体装置を得ることが
できる。請求項８記載の半導体装置の製造方法による
と、第２のLSI チップの側面を覆う絶縁性樹脂は、第１
のLSI チップと第２のLSI チップ間に充填した絶縁性樹
脂のフィレットであり、別途第２のLSI チップの側面を
覆う絶縁性樹脂が不要となり、製造性に優れる。
【００３４】請求項９記載の半導体装置の製造方法によ
ると、LSI チップの側面を覆う絶縁性樹脂は、回路基板
とLSI チップ間に充填した絶縁性樹脂のフィレットであ
り、別途LSI チップの側面を覆う絶縁性樹脂が不要とな
り、製造性に優れる。
ると、LSI チップの側面を覆う絶縁性樹脂は、回路基板
とLSI チップ間に充填した絶縁性樹脂のフィレットであ
り、別途LSI チップの側面を覆う絶縁性樹脂が不要とな
り、製造性に優れる。
【図１】この発明の一実施の形態における半導体装置の
製造工程図である。
製造工程図である。
【図２】この発明の一実施の形態における半導体装置の
変形例の断面図である。
変形例の断面図である。
【図３】この発明の他の実施の形態における半導体装置
の製造工程図である。
の製造工程図である。
【図４】従来例の半導体装置の断面図である。
１ 第１のLSI チップ １ａ 表面 ２，２′，１５，１８ 絶縁性樹脂 ２ａ，１８ａ 側面 ３，７ 接続用電極 ４ ボンディングパッド ５ 第２のLSI チップ ５ａ 側面 ６ バンプ ８ 加圧ツール ９ 紫外線 １０ 封止樹脂 １１ リードフレーム １２ ボンディングワイヤ １３ ダイパッド
Claims (9)
- 【請求項１】 ダイボンディングした第１のLSI チップ
と、この第１のLSI チップにフェイスダウンボンディン
グした第２のLSI チップと、前記第１のLSI チップと前
記第２のLSI チップ間に前記第２のLSI チップの側面を
も覆って充填した絶縁性樹脂と、前記第１のLSI チップ
と前記第２のLSI チップを封止した封止樹脂とを備えた
半導体装置。 - 【請求項２】 第１のLSI チップに代えて回路基板を用
いた請求項１記載の半導体装置。 - 【請求項３】 絶縁性樹脂が第１のLSI チップのボンデ
ィングパッドを除く表面全体を覆っていることを特徴と
する請求項１記載の半導体装置。 - 【請求項４】 絶縁性樹脂が回路基板の外部電極を除く
表面全体を覆っていることを特徴とする請求項２記載の
半導体装置。 - 【請求項５】 絶縁性樹脂が第２のLSI チップの側面全
体を覆っていることを特徴とする請求項１または請求項
２または請求項３または請求項４記載の半導体装置。 - 【請求項６】 絶縁性樹脂の側面が傾斜面であることを
特徴とする請求項１または請求項２または請求項３また
は請求項４または請求項５記載の半導体装置。 - 【請求項７】 絶縁性樹脂のヤング率が封止樹脂のヤン
グ率より小さいことを特徴とする請求項１または請求項
２または請求項３または請求項４または請求項５または
請求項６記載の半導体装置。 - 【請求項８】 絶縁性樹脂を介して第１のLSI チップと
第２のLSI チップをフェイスダウンボンディングする工
程と、前記第１のLSI チップと前記第２のLSIチップを
加圧し両LSI チップ間からはみ出た絶縁性樹脂にて前記
第２のLSI チップの側面を覆う工程と、加圧状態で前記
絶縁性樹脂を硬化させ前記第１のLSI チップと前記第２
のLSI チップの電極どうしを電気的に接続する工程と、
前記第１のLSI チップと前記第２のLSI チップを樹脂封
止する工程とを含む半導体装置の製造方法。 - 【請求項９】 第１のLSI チップに代えて回路基板を用
いた請求項８記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8051368A JPH09246464A (ja) | 1996-03-08 | 1996-03-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8051368A JPH09246464A (ja) | 1996-03-08 | 1996-03-08 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246464A true JPH09246464A (ja) | 1997-09-19 |
Family
ID=12885006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8051368A Pending JPH09246464A (ja) | 1996-03-08 | 1996-03-08 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246464A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11111878A (ja) * | 1997-10-07 | 1999-04-23 | Denso Corp | 半導体装置の製造方法 |
| JP2003068975A (ja) * | 2001-06-13 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2005101673A (ja) * | 2005-01-11 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US7095124B2 (en) | 2003-10-29 | 2006-08-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US7259455B2 (en) | 2004-03-09 | 2007-08-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2012109437A (ja) * | 2010-11-18 | 2012-06-07 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| CN113206049A (zh) * | 2020-01-31 | 2021-08-03 | 株式会社东芝 | 半导体装置 |
-
1996
- 1996-03-08 JP JP8051368A patent/JPH09246464A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11111878A (ja) * | 1997-10-07 | 1999-04-23 | Denso Corp | 半導体装置の製造方法 |
| JP2003068975A (ja) * | 2001-06-13 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7095124B2 (en) | 2003-10-29 | 2006-08-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US7259455B2 (en) | 2004-03-09 | 2007-08-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN100409431C (zh) * | 2004-03-09 | 2008-08-06 | 株式会社东芝 | 半导体器件和半导体组件 |
| JP2005101673A (ja) * | 2005-01-11 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2012109437A (ja) * | 2010-11-18 | 2012-06-07 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US9466546B2 (en) | 2010-11-18 | 2016-10-11 | Ps4 Luxco S.A.R.L. | Semiconductor device and method of forming the same |
| CN113206049A (zh) * | 2020-01-31 | 2021-08-03 | 株式会社东芝 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| KR100199962B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100743342B1 (ko) | 반도체 장치의 제조 방법 | |
| US5731631A (en) | Semiconductor device with tape automated bonding element | |
| JP2546192B2 (ja) | フィルムキャリア半導体装置 | |
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JPH07321248A (ja) | ボールグリッドアレイ半導体装置およびその製造方法 | |
| KR19980070074A (ko) | 반도체 장치의 제조방법 | |
| JP3066801B2 (ja) | 超高集積回路のパッケ―ジングされた半導体製品及びその製造方法 | |
| JPH09246464A (ja) | 半導体装置およびその製造方法 | |
| JPH10335577A (ja) | 半導体装置及びその製造方法 | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| KR20040060124A (ko) | 플립-칩 세라믹 패키징 방법 | |
| US6710434B1 (en) | Window-type semiconductor package and fabrication method thereof | |
| JP3628991B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002026236A (ja) | 半導体素子の実装構造およびその実装方法 | |
| KR100487135B1 (ko) | 볼그리드어레이패키지 | |
| JP2005142452A (ja) | 半導体装置及びその製造方法 | |
| JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
| JP3211659B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001007238A (ja) | ウエハーレベルの集積回路装置のパッケージ方法 | |
| JP3147106B2 (ja) | 半導体装置 | |
| JPH11260950A (ja) | 半導体装置及びその製造方法 | |
| JP2000232198A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3562485B2 (ja) | 半導体装置 |