JP2003007765A - Ｔａｂテープ及びボンディング方法 - Google Patents
Ｔａｂテープ及びボンディング方法Info
- Publication number
- JP2003007765A JP2003007765A JP2001189583A JP2001189583A JP2003007765A JP 2003007765 A JP2003007765 A JP 2003007765A JP 2001189583 A JP2001189583 A JP 2001189583A JP 2001189583 A JP2001189583 A JP 2001189583A JP 2003007765 A JP2003007765 A JP 2003007765A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- inner lead
- device hole
- bump
- pad electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 シングルポイントボンディングに於いて、Ｔ
ＡＢテープのインナーリードと半導体チップのパッド電
極上に設けられたバンプとを確実に接合ができるリード
形状及びボンディング方法を提供することを目的とす
る。 【解決手段】 ＴＡＢテープのインナーリード先端をデ
バイスホール端のベースフィルムと半導体チップ端との
間にあるインナーリード３ａの幅よりも広く且つ半導体
チップ４のパッド電極６上に設けられたバンプ５の径よ
りも広く形成することで、ベースフィルム２の熱膨張に
よる位置ズレが生じた場合にも、各インナーリード先端
が位置ズレを吸収し、確実なボンディングを可能とす
る。
ＡＢテープのインナーリードと半導体チップのパッド電
極上に設けられたバンプとを確実に接合ができるリード
形状及びボンディング方法を提供することを目的とす
る。 【解決手段】 ＴＡＢテープのインナーリード先端をデ
バイスホール端のベースフィルムと半導体チップ端との
間にあるインナーリード３ａの幅よりも広く且つ半導体
チップ４のパッド電極６上に設けられたバンプ５の径よ
りも広く形成することで、ベースフィルム２の熱膨張に
よる位置ズレが生じた場合にも、各インナーリード先端
が位置ズレを吸収し、確実なボンディングを可能とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、フィルムキャリア
テープを含むリード部材及びリード部材のＴＡＢテープ
及びボンディング方法に関し、特にＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）の接合に用いる
シングルポイントボンディングを対象とするリード部材
に於けるインナーリードの先端形状及びインナーリード
の接合方法に関するものである。
テープを含むリード部材及びリード部材のＴＡＢテープ
及びボンディング方法に関し、特にＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）の接合に用いる
シングルポイントボンディングを対象とするリード部材
に於けるインナーリードの先端形状及びインナーリード
の接合方法に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路は高機能化及び高
速化が進み、これに伴い半導体チップには多数のパッド
電極が形成されている。こうしたパッド電極数は増加す
る一方、高集積化により半導体チップの面積は縮小され
ている為、パッド電極ピッチの縮小化が要求されてい
る。
速化が進み、これに伴い半導体チップには多数のパッド
電極が形成されている。こうしたパッド電極数は増加す
る一方、高集積化により半導体チップの面積は縮小され
ている為、パッド電極ピッチの縮小化が要求されてい
る。
【０００３】そこで、半導体チップを実装する半導体装
置の製造方法の一つとして図９に示すＴＡＢが利用され
ている。このＴＡＢは、フィルムキャリアテープの銅箔
リード部と半導体チップのパッド電極上に設けられた金
やハンダなどの金属突起物であるバンプとを接続する技
術である。
置の製造方法の一つとして図９に示すＴＡＢが利用され
ている。このＴＡＢは、フィルムキャリアテープの銅箔
リード部と半導体チップのパッド電極上に設けられた金
やハンダなどの金属突起物であるバンプとを接続する技
術である。
【０００４】フィルムキャリアテープは、長尺で耐熱性
の大きいポリイミド等の絶縁性ベースフィルムに搬送用
のスプロケットホールと半導体チップが入る為の開口部
であるデバイスホールを予め形成し、このベースフィル
ムの表面には銅箔等の金属箔がラミネートされ、レジス
ト塗布、露光、現像を経て、エッチングにより所要パタ
ーンの銅箔回路が形成される。リードは、デバイスホー
ル内に突出したインナーリードと、テストパッドが接続
されたアウターリードとで構成され、リード表面には
金、錫、ハンダ等のメッキが施される。このフィルムキ
ャリアテープと半導体チップのパッド電極上に設けたバ
ンプとを接合する際には、バンプの真上に接合するイン
ナーリードを配置し、ボンディングツールを上方より加
圧加熱してインナーリードとバンプとを接合させるＩＬ
Ｂ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）法を用い
る。
の大きいポリイミド等の絶縁性ベースフィルムに搬送用
のスプロケットホールと半導体チップが入る為の開口部
であるデバイスホールを予め形成し、このベースフィル
ムの表面には銅箔等の金属箔がラミネートされ、レジス
ト塗布、露光、現像を経て、エッチングにより所要パタ
ーンの銅箔回路が形成される。リードは、デバイスホー
ル内に突出したインナーリードと、テストパッドが接続
されたアウターリードとで構成され、リード表面には
金、錫、ハンダ等のメッキが施される。このフィルムキ
ャリアテープと半導体チップのパッド電極上に設けたバ
ンプとを接合する際には、バンプの真上に接合するイン
ナーリードを配置し、ボンディングツールを上方より加
圧加熱してインナーリードとバンプとを接合させるＩＬ
Ｂ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）法を用い
る。
【０００５】このＩＬＢの接合方法としては、インナー
リードとバンプとを一点一点接合するシングルポイント
ボンディング方式と、これを一括で行うギャングボンデ
ィング方式がある。シングルポイントボンディングの特
徴は、ボンディングツールによりリード一本一本を一定
荷重により押付けて超音波熱圧着の原理にて確実に接合
する為、ギャングボンディングで要求される平行度の調
整は不要であること、超音波と熱を併用して接合する
為、ギャングボンディングと比較して低温・低加圧力で
接合することが可能であることが挙げられる。
リードとバンプとを一点一点接合するシングルポイント
ボンディング方式と、これを一括で行うギャングボンデ
ィング方式がある。シングルポイントボンディングの特
徴は、ボンディングツールによりリード一本一本を一定
荷重により押付けて超音波熱圧着の原理にて確実に接合
する為、ギャングボンディングで要求される平行度の調
整は不要であること、超音波と熱を併用して接合する
為、ギャングボンディングと比較して低温・低加圧力で
接合することが可能であることが挙げられる。
【０００６】
【発明が解決しようとする課題】しかしながら、このシ
ングルポイントボンディング方式に於いては、以下に示
す問題点がある。
ングルポイントボンディング方式に於いては、以下に示
す問題点がある。
【０００７】即ち、インナーリードとバンプとの接合を
一本一本行う為、ボンディング時間が長くなり、半導体
チップ側の加熱に伴う放射熱により、ベースフィルムが
熱膨張し、ボンディングを行っていくに従い位置ズレが
発生する。この結果、インナーリードとバンプとを全数
精度良く加圧加熱する事は出来ず、位置ズレ不良、或い
は接続強度の低下の発生原因となる。
一本一本行う為、ボンディング時間が長くなり、半導体
チップ側の加熱に伴う放射熱により、ベースフィルムが
熱膨張し、ボンディングを行っていくに従い位置ズレが
発生する。この結果、インナーリードとバンプとを全数
精度良く加圧加熱する事は出来ず、位置ズレ不良、或い
は接続強度の低下の発生原因となる。
【０００８】この問題に対処する特開平０５−７４８７
５号公報及び特開平０７−２７３１４４号公報に記載さ
れている技術によると、インナーリードのボンディング
順序を改善することにより位置ズレの発生を回避するこ
とが可能であると記載されている。しかしながら、放射
熱によって熱変形したベースフィルム上のインナーリー
ドとバンプとを半強制的に接合して位置ズレを緩和させ
る方法である為、インナーリードとバンプ接合部にはそ
れぞれ局所的に残留応力が発生し、機械的な接続信頼性
としては問題が残る。ボンディング順序を改善しただけ
では完全にインナーリードとバンプの位置ズレがない状
態で接合することは不可能で、実際には半導体チップの
大型化・多ピン化により位置ズレは生じる。更に、ボン
ディング作業順序によっては時間がかかり、半導体チッ
プの大型化には不向きである。
５号公報及び特開平０７−２７３１４４号公報に記載さ
れている技術によると、インナーリードのボンディング
順序を改善することにより位置ズレの発生を回避するこ
とが可能であると記載されている。しかしながら、放射
熱によって熱変形したベースフィルム上のインナーリー
ドとバンプとを半強制的に接合して位置ズレを緩和させ
る方法である為、インナーリードとバンプ接合部にはそ
れぞれ局所的に残留応力が発生し、機械的な接続信頼性
としては問題が残る。ボンディング順序を改善しただけ
では完全にインナーリードとバンプの位置ズレがない状
態で接合することは不可能で、実際には半導体チップの
大型化・多ピン化により位置ズレは生じる。更に、ボン
ディング作業順序によっては時間がかかり、半導体チッ
プの大型化には不向きである。
【０００９】本発明は、このような事情に鑑みてなされ
たもので、各インナーリードをパッド電極上のバンプに
確実に接合が出来るリード及びボンディング方法を提供
することを目的とするものである。
たもので、各インナーリードをパッド電極上のバンプに
確実に接合が出来るリード及びボンディング方法を提供
することを目的とするものである。
【００１０】
【課題を解決するための手段】上記の目的を達成する為
に、本発明のＴＡＢテープにあたっては、インナーリー
ドの先端形状をデバイスホール端のベースフィルムと半
導体チップ端との間にあるインナーリードの幅よりも広
く形成することで、ベースフィルムの熱膨張による位置
ズレが生じた場合にも、各インナーリード先端が位置ズ
レを吸収し、確実なボンディングを可能とすることを特
徴とするものである。
に、本発明のＴＡＢテープにあたっては、インナーリー
ドの先端形状をデバイスホール端のベースフィルムと半
導体チップ端との間にあるインナーリードの幅よりも広
く形成することで、ベースフィルムの熱膨張による位置
ズレが生じた場合にも、各インナーリード先端が位置ズ
レを吸収し、確実なボンディングを可能とすることを特
徴とするものである。
【００１１】また、本発明のボンディング作業手順にあ
たっては、突出部が無いインナーリードを接合する工程
と、片側側面に突出部があるインナーリードを突出部が
無い面を基点として接合する工程と、左右側面に突出部
が有るインナーリードを接合する工程からなることを特
徴とするものである。
たっては、突出部が無いインナーリードを接合する工程
と、片側側面に突出部があるインナーリードを突出部が
無い面を基点として接合する工程と、左右側面に突出部
が有るインナーリードを接合する工程からなることを特
徴とするものである。
【００１２】
【発明の実施の形態】以下に本発明の実施の形態を説明
する。
する。
【００１３】図１は本発明の第１の実施例に係るＴＡＢ
テープの構成を示す平面図である。各辺一直線状に多数
配列された例えばＡ１パッド電極６上にＡｕバンプ５を
設けた半導体チップ４と、半導体チップ４が配置される
デバイスホール２ａ及びデバイスホール２ａ内に導出さ
れたインナーリード３ａを備えたフィルムテープキャリ
アを用意する。ここで、Ａｕバンプ５と接続するインナ
ーリード３ａ先端はデバイスホール２ａ端の例えばポリ
イミドからなるべースフイルム２と半導体チップ４端と
の間にあるインナーリード３ａの幅よりも広く且つ半導
体チップ４のＡ１パッド電極６上に設けられたＡｕバン
プ５径よりも広くした十字型とする。例えば、インナー
リード幅を６０μｍ、Ａ１パッド電極ピッチを６５０μ
ｍとした場合、インナーリード幅に対し左右６０μｍの
突出部を設けると十字部のインナーリード間スペースは
４７０μｍとなる。尚、インナーリード３ａ先端形状に
関しては十字型以外として例えば図８（ａ）から（ｆ）
に示すような円形やＹ字型の形状でも構わない。またイ
ンナーリード３ａ先端形状はＡｕバンプ５の位置がイン
ナーリード３ａの上方から確認でき無い場合には、切れ
込み若しくは穴を形成することが望ましい。
テープの構成を示す平面図である。各辺一直線状に多数
配列された例えばＡ１パッド電極６上にＡｕバンプ５を
設けた半導体チップ４と、半導体チップ４が配置される
デバイスホール２ａ及びデバイスホール２ａ内に導出さ
れたインナーリード３ａを備えたフィルムテープキャリ
アを用意する。ここで、Ａｕバンプ５と接続するインナ
ーリード３ａ先端はデバイスホール２ａ端の例えばポリ
イミドからなるべースフイルム２と半導体チップ４端と
の間にあるインナーリード３ａの幅よりも広く且つ半導
体チップ４のＡ１パッド電極６上に設けられたＡｕバン
プ５径よりも広くした十字型とする。例えば、インナー
リード幅を６０μｍ、Ａ１パッド電極ピッチを６５０μ
ｍとした場合、インナーリード幅に対し左右６０μｍの
突出部を設けると十字部のインナーリード間スペースは
４７０μｍとなる。尚、インナーリード３ａ先端形状に
関しては十字型以外として例えば図８（ａ）から（ｆ）
に示すような円形やＹ字型の形状でも構わない。またイ
ンナーリード３ａ先端形状はＡｕバンプ５の位置がイン
ナーリード３ａの上方から確認でき無い場合には、切れ
込み若しくは穴を形成することが望ましい。
【００１４】次に、半導体チップ４は予め１５０℃程度
に加熱しておき、インナーリード３ａと半導体チップ４
のＡ１パッド電極６上のＡｕバンプとの位置合わせを行
った後、シングルポイントボンディング法によりボンデ
ィングツールを用いて接合を行う。ここで、全インナー
リード３ａ先端形状を十字型とした場合、十字部分の上
下・左右で位置ズレを吸収することが可能な為、ボンデ
ィングの作業順序を特に考慮する必要は無く、各コーナ
ー或いは各辺中央部分から順次接続することが可能であ
る。但し、位置ズレが生じた場合に於いてもボンディン
グツールを下降させる位置は常にＡｕバンプ５の中心で
なければならない。
に加熱しておき、インナーリード３ａと半導体チップ４
のＡ１パッド電極６上のＡｕバンプとの位置合わせを行
った後、シングルポイントボンディング法によりボンデ
ィングツールを用いて接合を行う。ここで、全インナー
リード３ａ先端形状を十字型とした場合、十字部分の上
下・左右で位置ズレを吸収することが可能な為、ボンデ
ィングの作業順序を特に考慮する必要は無く、各コーナ
ー或いは各辺中央部分から順次接続することが可能であ
る。但し、位置ズレが生じた場合に於いてもボンディン
グツールを下降させる位置は常にＡｕバンプ５の中心で
なければならない。
【００１５】図２は本発明の第２の実施例に係るＴＡＢ
テープの構成を示す平面図である。半導体チップ４のパ
ッド電極６を狭ピッチにする為に、導体チップ４表面の
パッド電極６及びＴＡＢテープのインナーリード３ａ先
端をそれぞれ千鳥状に配置した場合にも適用出来る。接
合方法は第１の実施例と共通する為、説明は割愛する。
テープの構成を示す平面図である。半導体チップ４のパ
ッド電極６を狭ピッチにする為に、導体チップ４表面の
パッド電極６及びＴＡＢテープのインナーリード３ａ先
端をそれぞれ千鳥状に配置した場合にも適用出来る。接
合方法は第１の実施例と共通する為、説明は割愛する。
【００１６】図３、図４は本発明の第３の実施例に係る
ＴＡＢテープの構成を示す平面図である。第１の実施例
と同様に例えばＡ１パッド電極６上にＡｕバンプ５を設
けた半導体チップ４と、半導体チップ４が配置されるデ
バイスホール２ａ及びデバイスホール２ａ内に導出され
たインナーリード３ａを備えたフィルムテープキャリア
を用意する。ここで、Ａｕバンプ５と接続するインナー
リード３ａ先端の少なくとも片側側面にデバイスホール
２ａ端のポリイミドからなるベースフィルム２と半導体
チップ４端との間にあるインナーリード３ａの幅よりも
広く且つ半導体チップ４のパッド電極６上に設けられた
Ａｕバンプ５径よりも広くした突出部を有する形態とす
る。ボンディングの作業順序はインナーリード３ａ側面
に突出部が無い側を基点として突出部が有る側（図３、
図４の矢印方向）に向かって順次接続する。
ＴＡＢテープの構成を示す平面図である。第１の実施例
と同様に例えばＡ１パッド電極６上にＡｕバンプ５を設
けた半導体チップ４と、半導体チップ４が配置されるデ
バイスホール２ａ及びデバイスホール２ａ内に導出され
たインナーリード３ａを備えたフィルムテープキャリア
を用意する。ここで、Ａｕバンプ５と接続するインナー
リード３ａ先端の少なくとも片側側面にデバイスホール
２ａ端のポリイミドからなるベースフィルム２と半導体
チップ４端との間にあるインナーリード３ａの幅よりも
広く且つ半導体チップ４のパッド電極６上に設けられた
Ａｕバンプ５径よりも広くした突出部を有する形態とす
る。ボンディングの作業順序はインナーリード３ａ側面
に突出部が無い側を基点として突出部が有る側（図３、
図４の矢印方向）に向かって順次接続する。
【００１７】この場合、位置ズレは矢印の方向に集積さ
れるが、インナーリード３ａ先端の側面突出部を設けた
ことにより、突出部が位置ズレを吸収して接続不良を回
避することが出来る。
れるが、インナーリード３ａ先端の側面突出部を設けた
ことにより、突出部が位置ズレを吸収して接続不良を回
避することが出来る。
【００１８】図５は本発明の第４の実施例に係るＴＡＢ
テープの構成を示す平面図である。第１の実施例と同様
に例えばＡ１パッド電極６上にＡｕバンプ５を設けた半
導体チップ４と、半導体チップ４が配置されるデバイス
ホール２ａ及びデバイスホール２ａ内に導出されたイン
ナーリード３ａを備えたフィルムテープキャリアを用意
する。ここで、Ａｕバンプ５と接続するインナーリード
３ａ列のうち少なくとも各コーナーの先端はデバイスホ
ール２ａ端のポリイミドからなるベースフィルム２と半
導体チップ４端との間にあるインナーリード３ａの幅及
び上記半導体チップのＡ１パッド電極６上に設けられた
Ａｕバンプ５径よりも広く、そのコーナー間のインナー
リード３ａには突出部が無い形態とする。ボンディング
の作業順序は、図５の矢印で示すように各辺中央のイン
ナーリード３ａから左右コーナーのインナーリード３ａ
に向かって順次接合する。ここで、コーナー手前の数本
のインナーリード３ａをボンディング方向に対し反対側
のインナーリード３ａ側面に突出部を設けることも出来
る。これは位置ズレをコーナーに集積してコーナーのイ
ンナーリード３ａで位置ズレを吸収する方法である。ま
た、逆に中央のインナーリード３ａ先端を十字型として
各コーナーから中央に向かってインナーリードボンディ
ングすることも出来る。
テープの構成を示す平面図である。第１の実施例と同様
に例えばＡ１パッド電極６上にＡｕバンプ５を設けた半
導体チップ４と、半導体チップ４が配置されるデバイス
ホール２ａ及びデバイスホール２ａ内に導出されたイン
ナーリード３ａを備えたフィルムテープキャリアを用意
する。ここで、Ａｕバンプ５と接続するインナーリード
３ａ列のうち少なくとも各コーナーの先端はデバイスホ
ール２ａ端のポリイミドからなるベースフィルム２と半
導体チップ４端との間にあるインナーリード３ａの幅及
び上記半導体チップのＡ１パッド電極６上に設けられた
Ａｕバンプ５径よりも広く、そのコーナー間のインナー
リード３ａには突出部が無い形態とする。ボンディング
の作業順序は、図５の矢印で示すように各辺中央のイン
ナーリード３ａから左右コーナーのインナーリード３ａ
に向かって順次接合する。ここで、コーナー手前の数本
のインナーリード３ａをボンディング方向に対し反対側
のインナーリード３ａ側面に突出部を設けることも出来
る。これは位置ズレをコーナーに集積してコーナーのイ
ンナーリード３ａで位置ズレを吸収する方法である。ま
た、逆に中央のインナーリード３ａ先端を十字型として
各コーナーから中央に向かってインナーリードボンディ
ングすることも出来る。
【００１９】図６は本発明の第５の実施例に係るＴＡＢ
テープの構成を示す平面図である。第１の実施例と同様
にＡ１パッド電極６上にＡｕバンプ５を設けた半導体チ
ップ４と、半導体チップ４が配置されるデバイスホール
２ａ及びデバイスホール２ａ内に導出されたインナーリ
ード３ａを備えたフィルムテープキャリアを用意する。
ここで、Ａｕバンプ５と接続するインナーリード３ａは
デバイスホール２ａ端のポリイミドからなるベースフィ
ルム２と半導体チップ４端との間にあるインナーリード
３ａの幅及び半導体チップ４のＡ１パッド電極６上に設
けられたＡｕバンプ５径よりも広いインナーリード３ａ
と、片側側面に突出部が有るインナーリード３ａと、突
出部が無いインナーリード３ａとを併せ持つ形態とす
る。ボンディングの作業手順は、まず突出部が無いイン
ナーリード３ａを全周接合する。次に片側側面に突出部
があるインナーリード３ａを突出部が無い面を基点とし
て図６の矢印の方向に各辺順次接合する。最後に左右側
面に突出部が有るインナーリード３ａを接合して完成す
る。
テープの構成を示す平面図である。第１の実施例と同様
にＡ１パッド電極６上にＡｕバンプ５を設けた半導体チ
ップ４と、半導体チップ４が配置されるデバイスホール
２ａ及びデバイスホール２ａ内に導出されたインナーリ
ード３ａを備えたフィルムテープキャリアを用意する。
ここで、Ａｕバンプ５と接続するインナーリード３ａは
デバイスホール２ａ端のポリイミドからなるベースフィ
ルム２と半導体チップ４端との間にあるインナーリード
３ａの幅及び半導体チップ４のＡ１パッド電極６上に設
けられたＡｕバンプ５径よりも広いインナーリード３ａ
と、片側側面に突出部が有るインナーリード３ａと、突
出部が無いインナーリード３ａとを併せ持つ形態とす
る。ボンディングの作業手順は、まず突出部が無いイン
ナーリード３ａを全周接合する。次に片側側面に突出部
があるインナーリード３ａを突出部が無い面を基点とし
て図６の矢印の方向に各辺順次接合する。最後に左右側
面に突出部が有るインナーリード３ａを接合して完成す
る。
【００２０】以上、本発明は半導体チップ４の電極パッ
ド６上のバンプ５とＴＡＢフィルム１のインナーリード
３ａとを接合する場合を例にとって説明してきたが、本
発明はＩＬＢの場合に限らず、ＴＡＢフィルムのアウタ
ーリード３ｂと外部回路端子とを接合する場合や位置ズ
レの可能性の有る複数の接合ポイントがある場合にも適
用出来る。
ド６上のバンプ５とＴＡＢフィルム１のインナーリード
３ａとを接合する場合を例にとって説明してきたが、本
発明はＩＬＢの場合に限らず、ＴＡＢフィルムのアウタ
ーリード３ｂと外部回路端子とを接合する場合や位置ズ
レの可能性の有る複数の接合ポイントがある場合にも適
用出来る。
【００２１】
【発明の効果】以上の通り、本発明によれば、シングル
ポイントボンディングを行う際にインナーリードがベー
スフィルムの熱膨張により、半導体チップのパッド電極
上のバンプとの位置ズレを生じた場合にはインナーリー
ド先端で位置ズレを吸収することが可能で、電気的及び
機械的に良好な接続を得る事が出来、歩留まりを向上さ
せる等の効果がある。
ポイントボンディングを行う際にインナーリードがベー
スフィルムの熱膨張により、半導体チップのパッド電極
上のバンプとの位置ズレを生じた場合にはインナーリー
ド先端で位置ズレを吸収することが可能で、電気的及び
機械的に良好な接続を得る事が出来、歩留まりを向上さ
せる等の効果がある。
【図１】 本発明第１の実施例の構成を示す平面図
【図２】 本発明第２の実施例の構成を示す平面図
【図３】 本発明第３の実施例の構成を示す平面図
【図４】 本発明第３の実施例の構成を示す平面図
【図５】 本発明第４の実施例の構成を示す平面図
【図６】 本発明第５の実施例の構成を示す平面図
【図７】 ＴＡＢテープの概略を示す断面図
【図８】 本発明のインナーリード先端形状を示す平面
図
図
【図９】 従来のインナーリードの構成を示す平面図
１ ＴＡＢテープ
２ ベースフィルム
２ａ デバイスホール
２ｂ アウターリード・ホール
３ リード
３ａ インナーリード
３ｂ アウターリード
４ 半導体チップ
５ バンプ
６ パッド電極
７ 接着剤層
８ 穴
Claims (6)
- 【請求項１】 半導体チップ表面の各辺一直線状に多数
配列されたパッド電極上に設けられたバンプと、上記半
導体チップが配置されるデバイスホール及び上記デバイ
スホール内に導出されたインナーリードを備えたフィル
ムテープキャリアを用いて、上記バンプと対向した上記
インナーリードとを順次接合するシングルポイントボン
ディングに於いて、上記バンプと接続する上記インナー
リード先端は上記デバイスホール端のベースフィルムと
上記半導体チップ端との間にある上記インナーリードの
幅よりも広く且つ上記半導体チップのパッド電極上に設
けられたバンプ径よりも広いことを特徴とするＴＡＢテ
ープ。 - 【請求項２】 半導体チップ表面の各辺千鳥状に多数配
列されたパッド電極上に設けられたバンプと、上記半導
体チップが配置されるデバイスホール及び上記デバイス
ホール内に導出されたインナーリードを備えたフィルム
テープキャリアを用いて、上記バンプと対向した上記イ
ンナーリードとを順次接合するシングルポイントボンデ
ィングに於いて、上記バンプと接続する上記インナーリ
ード先端は上記デバイスホール端のベースフィルムと上
記半導体チップ端との間にある上記インナーリードの幅
よりも広く且つ上記半導体チップのパッド電極上に設け
られたバンプ径よりも広いことを特徴とするＴＡＢテー
プ。 - 【請求項３】 半導体チップ表面の各辺直線状、或いは
千鳥状に多数配列されたパッド電極上に設けられたバン
プと、上記半導体チップが配置されるデバイスホール及
び上記デバイスホール内に導出されたインナーリードを
備えたフィルムテープキャリアを用いて、上記バンプと
対向した上記インナーリードとを順次接合するシングル
ポイントボンディングに於いて、上記バンプと接続する
上記インナーリード先端は少なくとも片側側面に突出部
が有り、インナーリード先端側面に突出部が無い面を基
点として突出部が有る側に向かって順次接続することを
特徴とするＴＡＢテープのボンディング方法。 - 【請求項４】 半導体チップ表面の各辺直線状、或いは
千鳥状に多数配列されたパッド電極上に設けられたバン
プと、上記半導体チップが配置されるデバイスホール及
び上記デバイスホール内に導出されたインナーリードを
備えたフィルムテープキャリアを用いて、上記バンプと
対向した上記インナーリードとを順次接合するシングル
ポイントボンディングに於いて、上記バンプと接続する
上記インナーリード列のうち少なくとも各コーナーのイ
ンナーリード先端は上記デバイスホール端のベースフィ
ルムと上記半導体チップ端との間にある上記インナーリ
ードの幅及び上記半導体チップのパッド電極上に設けら
れたバンプ径よりも広く、そのコーナー間のインナーリ
ードには突出部が無いことを特徴とするＴＡＢテープ。 - 【請求項５】 半導体チップ表面の各辺直線状、或いは
千鳥状に多数配列されたパッド電極上に設けられたバン
プと、上記半導体チップが配置されるデバイスホール及
び上記デバイスホール内に導出されたインナーリードを
備えたフィルムテープキャリアを用いて、上記バンプと
対向した上記インナーリードとを順次接合するシングル
ポイントボンディングに於いて、上記バンプと接続する
上記インナーリードは上記デバイスホール端のベースフ
ィルムと上記半導体チップ端との間にある上記インナー
リードの幅及び上記半導体チップのパッド電極上に設け
られたバンプ径よりも広いインナーリードと、片側側面
に突出部が有るインナーリードと、突出部が無いインナ
ーリードとを併せ持つことを特徴とするＴＡＢテープ。 - 【請求項６】 半導体チップ表面の各辺一直線状、或い
は千鳥状に多数配列されたパッド電極上に設けられたバ
ンプと、上記半導体チップが配置されるデバイスホール
及び上記デバイスホール内に導出されたインナーリード
を備えたフィルムテープキャリアを用いて、上記バンプ
と対向した上記インナーリードとを順次接合するシング
ルポイントボンディングに於いて、上記インナーリード
の接合部分に穴若しくは切れ込みが設けられていること
を特徴とする請求項１乃至５いずれか記載のＴＡＢテー
プ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001189583A JP2003007765A (ja) | 2001-06-22 | 2001-06-22 | Ｔａｂテープ及びボンディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001189583A JP2003007765A (ja) | 2001-06-22 | 2001-06-22 | Ｔａｂテープ及びボンディング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007765A true JP2003007765A (ja) | 2003-01-10 |
Family
ID=19028480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001189583A Withdrawn JP2003007765A (ja) | 2001-06-22 | 2001-06-22 | Ｔａｂテープ及びボンディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003007765A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115975B2 (en) | 2003-09-05 | 2006-10-03 | Canon Kabushiki Kaisha | Semiconductor device, process of producing semiconductor device, and ink jet recording head |
| US7183660B2 (en) | 2003-10-04 | 2007-02-27 | Samsung Electronics Co., Ltd. | Tape circuit substrate and semicondutor chip package using the same |
| KR100919986B1 (ko) | 2003-03-29 | 2009-10-05 | 삼성테크윈 주식회사 | 반도체 팩키지용 기판, 그것을 구비한 반도체 팩키지 및,그것의 제조 방법 |
| KR101083492B1 (ko) | 2007-12-20 | 2011-11-16 | 캐논 가부시끼가이샤 | 반도체 소자 칩, 반도체 소자 칩을 사용하는 잉크젯 헤드 및 반도체 소자 칩의 전극을 접합하는 방법 |
| JPWO2016125363A1 (ja) * | 2015-02-06 | 2017-10-26 | 株式会社村田製作所 | パワー半導体モジュール |
-
2001
- 2001-06-22 JP JP2001189583A patent/JP2003007765A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100919986B1 (ko) | 2003-03-29 | 2009-10-05 | 삼성테크윈 주식회사 | 반도체 팩키지용 기판, 그것을 구비한 반도체 팩키지 및,그것의 제조 방법 |
| US7115975B2 (en) | 2003-09-05 | 2006-10-03 | Canon Kabushiki Kaisha | Semiconductor device, process of producing semiconductor device, and ink jet recording head |
| US7183660B2 (en) | 2003-10-04 | 2007-02-27 | Samsung Electronics Co., Ltd. | Tape circuit substrate and semicondutor chip package using the same |
| KR101083492B1 (ko) | 2007-12-20 | 2011-11-16 | 캐논 가부시끼가이샤 | 반도체 소자 칩, 반도체 소자 칩을 사용하는 잉크젯 헤드 및 반도체 소자 칩의 전극을 접합하는 방법 |
| US8235503B2 (en) | 2007-12-20 | 2012-08-07 | Canon Kabushiki Kaisha | Semiconductor element chip, ink jet head employing semiconductor element chip, and method for bonding electrodes of semiconductor element chip |
| JPWO2016125363A1 (ja) * | 2015-02-06 | 2017-10-26 | 株式会社村田製作所 | パワー半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4988843B2 (ja) | 半導体フリップチップパッケージ用の基板およびプロセス | |
| JP3550391B2 (ja) | 半導体装置及びその製造方法 | |
| JP4271435B2 (ja) | 半導体装置 | |
| US8067267B2 (en) | Microelectronic assemblies having very fine pitch stacking | |
| JPS63177434A (ja) | 電子部品の接続構造とその製造方法 | |
| KR20010098592A (ko) | 반도체패키지 및 그 제조방법 | |
| JPH1041615A (ja) | 半導体チップ実装用基板、及び半導体チップの実装方法 | |
| JP3645511B2 (ja) | 半導体装置の製造方法 | |
| JP2008060483A (ja) | 半導体装置の実装構造体およびその製造方法 | |
| JP2003007765A (ja) | Ｔａｂテープ及びボンディング方法 | |
| JP2000286304A (ja) | 半導体素子の製造方法、および半導体素子、および半導体装置の製造方法、および半導体装置、ならびに実装モジュール | |
| KR0149814B1 (ko) | 싱글 포인트 본딩 방법 | |
| JPH11312759A (ja) | フェイスダウンボンディング用基板またはプリント配線板もしくはフレキシブル配線板またはその基板の形設方法 | |
| JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
| JPH06333982A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001035886A (ja) | 半導体装置及びその製造方法 | |
| JP2001210676A (ja) | 半導体装置およびその製造方法 | |
| JP4053507B2 (ja) | 半導体装置の製造方法 | |
| JP2007059547A (ja) | 半導体チップおよび半導体チップの製造方法 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JPS62291950A (ja) | 集積回路構造体 | |
| JPH1140605A (ja) | テープキャリアパッケージ | |
| JP2885285B1 (ja) | 集積回路パッケージ | |
| JPS63107154A (ja) | 樹脂封止型半導体装置 | |
| JP2002353372A (ja) | 接合部品及び実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |