JPH01260846A - 半導体実装モジュール - Google Patents

半導体実装モジュール

Info

Publication number
JPH01260846A
JPH01260846A JP63088190A JP8819088A JPH01260846A JP H01260846 A JPH01260846 A JP H01260846A JP 63088190 A JP63088190 A JP 63088190A JP 8819088 A JP8819088 A JP 8819088A JP H01260846 A JPH01260846 A JP H01260846A
Authority
JP
Japan
Prior art keywords
thermal expansion
semiconductor element
semiconductor
substrate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63088190A
Other languages
English (en)
Other versions
JP2548602B2 (ja
Inventor
Satoru Ogiwara
荻原　覚
Shunichi Numata
俊一 沼田
Kunio Miyazaki
邦夫 宮崎
Takashi Yokoyama
隆 横山
Ken Takahashi
研 高橋
Tasao Soga
曾我　太佐男
Kazuji Yamada
一二 山田
Koichi Shinohara
浩一 篠原
Hideo Suzuki
秀夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63088190A priority Critical patent/JP2548602B2/ja
Priority to EP19890303483 priority patent/EP0337686A3/en
Priority to US07/337,145 priority patent/US4970577A/en
Publication of JPH01260846A publication Critical patent/JPH01260846A/ja
Application granted granted Critical
Publication of JP2548602B2 publication Critical patent/JP2548602B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子と有機質の配線板との間に熱膨張
差を調節する手段を有する半導体実装モジュールに係り
、特Ｋ、発熱量の大きい半導体素子を高密度に放熱性良
く、シかも信号伝播速度の遅砥の少ない電算機用モジュ
ールに関する。
〔従来の技術〕
半導体素子の放熱１！ｌｌｌ：１に考慮したセラミック
スパッケージとしては１例えば特開昭６２−２１２９２
号のように、高熱伝導性の炭化ケイ素基板に素子を接合
する方式がある。同様なパッケージは°８７°８８ハイ
ブリッドテクノロジー　Ｐ１２８　にモ記載されている
。このようなパッケージでは、半導体素子から発生する
熱は、熱伝専の良い基板を通して放熱される。しかし、
この欠点は（１）電極端子は基板の４面からしかとれな
いため、端子数はせいぜい２４０ピン程度マでしか形成
することができない。また、（２）基板エフ外側に端子
がでるため高密度に半導体素子を実装することができな
い０実装した基板から直接ピンを取出す方法として、°
８７〜″８８　　ハイブリッドテクノロジーＰ１２９に
める工うなピングリッドアレイ（ＰＧＡ）がある。
この方式はセラミック基板の面から端子を取出すことが
できるので端子数は前述のパッケージニジ数多く覗出す
ことができる。しかし、このＰＧＡの欠点は半専体素子
ニジ大きくなるので複数の半導体素子を高密度に実装す
ることができない。
更に、近年、大型計算機は大容量化されると共に、その
演算速度は筐すます高速化されている。
このため半導体素子は高速化をはかるために高出力化さ
れ％製作時の発熱量は１０Ｗ／テップ以上に達する。素
子の集積化のため端子数は２００以上とな９１寸法も１
０■０以上に大型化される。
この半導一体素子を搭載する実装系も高速化が要求され
る。
〔発明が解決しようとする課題〕
上記従来技術は半導体素子から発生する熱の放散性扛優
れているが、端子数が５００ピン以上に達する素子には
対応できないこと、半導体素子と半導体素子を近距離で
実装する、いわゆる高密度実装には不適当でろる。
また、多数個の半導体素子を１つの基板上に搭載する低
比誘亀軍材料を使用した多層回路板も要求されている。
本発明の目的は発熱量の大きい半導体素子から発生する
熱を効率良く放散し、高密度に実装すると共に１回路配
線には低誘電率の配線板を用い、信号伝播速度の速い前
記各要求に答えうるモジュールを提供することにある。
〔課題を解決するための手段〕
本発明を概説すれば、本発明は半導体装モジュールに関
す・る発明でろって、半導体素子を有機質の配線板に搭
載する半導体装モジュールにおいて、該素子と有機質の
配線板との間に、熱膨張差を吸収し、信号処理せずに素
子の信号を伝達し、かつ素子をフリップテップ接続によ
って支持する手段を設けたことを特徴とする。
前記手段の具体例としては、該半導体素子と近似した熱
膨張係数をもつキャリア基板、時にセラミック基板、文
なこのキャリア基板と、該有機質の配線板との間に更に
中間板特にセラミック板を設け、これら各板と％該有機
質の配線板との接続を行うのに、接続端子が柔軟性のピ
ンに工っで行う。この接続には両者の熱膨張差を吸収す
るために間隙を設け、互いに拘束されないように接続さ
れる。
また、該半導体素子の裏面には、常法における工うに熱
伝導性の良好な材料％例えばセラミックスが直接々合さ
れており熱の放散を行う。この放熱材な、前記セラミッ
ク基板等の材料に接合されてハウジングを形成していて
もよい。
本発明における有機質の配線板に、通常のものと同様で
あって、比ｍｓ軍４５以下のエポキシ系、インメラミン
糸、又はフッ素街脂糸などの絶縁材料で構成される。こ
れは、多層配線板の形態であってもよい。
本８　ｋ８　（Ｄ　％ジュールにおいて、半導体素子は
、前記した手段、好ましくはセラミックキャリア基板の
上に搭載される。
以下、このセラミックキャリア基板を例にとり１本発明
の半導体装モジュールについて具体的に説明するが、本
発明はこれに限定されない。
本発明の半導体装モジュールにおいてな、特に、このセ
ラミック基板の熱膨張係数は３０〜５０Ｘ１０−７／℃
で、半導体素子のそれに近いことが特徴である。それは
、半導体素子が直接セフミック基板上に半導体素子の１
子とセラミック基板の端子をはんだで接合するためであ
る。熱膨張係数が合致することにエリなんだ接続部の信
頼性を保つことが可能となる０特に、半導体素子の形状
が大きくなシ、接続端子部の数が増加するにつれ接続部
も小さくなるので、半導体素子とセラミック基板の熱膨
張係数に差がおるとはんだ接続部に断線を生ずる。セラ
ミック基板の熱膨張係数は半導体素子の熱膨張係数３５
Ｘ１０″″？／℃に近似した３０〜５０ｘ１０−’／’
Ｃが適する。
セラミック基板には必要に応じて内部に配線が形成され
る。電気俳号の伝播速度の遅延を少なくするため２ｆｉ
板の絶縁材料には低誘′ＷＬ率材料が、配線用導体には
導ｉ！性の良好な導体が使用される０また、コンデンサ
を内蔵することが工り有効でちる。低誘電率材料として
はシリカ又はアルミナ等の無機物フィラーとガラスとか
らなる複合材料が適用される。特に、シリカ（Ｓｉｎ、
　）とホウケイ酸系ガラスの複合打線比誘を軍が五９か
ら１５で小さく、演算速度の高速化ｔ−要求される基板
として有効である。また、シリカとホウ酸アルミニウム
（Ｍｇ０−ＡＬｘＯｓ・Ｂ、Ｏｓ　）糸結節化ガラスの
複合材も適用される。導体材料は銅、銀、金及びそれら
の金Ｊｌｌｋを含む合金が用いられる。この工うな金桐
は導′邂性の点でタングステン、モリブデン、ニッケル
等の金属より優れており、配線の微細化が可能なこと及
び抵抗が小さいため、’［圧低下による損失が小さいの
で信号の伝播速度の遅延を少なくできる◎前記のエラに
、必要に応じて基板の中にコンデンサが内蔵される。こ
れは基板の絶縁材料の一部、例えば１層又は数層分に比
ｖｊ電軍の大きい材料を挿入することにニジ内蔵できる
Ｏ材料としてはＰｂＯ、Ｆθ１０Ｂ　、　ＷＯ３％Ｔｉ
０１　、　Ｎｂ１０１等からなるペロブスカイト材料が
適用される。これらの材料は比誘を率が３０００から２
００００の高誘電率材料である。コンデンサは半導体素
子の駆動に用いる電源配線に付けられ、電源電圧の変動
を少なくすることにエリ電気信号のノイズを低減する役
目を果す。このように、セラミック基板は、配線に銅、
銀、金など融点が１０６５℃以下の金属を用い、低誘電
率で、熱膨張係数が５Ｏ−５０ｘ１０−７７℃の材料で
、構成されることＫなる。これによりセラミック基板内
の信号の伝播速度の遅延を低減することができる。また
、コンデンサを挿入した場合には電源電圧の変動に伴う
ノイズ（雑音）を低減することが可能になる。
半導体素子の裏面には高熱伝導性セラミックスが、直接
接合される。これは半導体素子から発生する熱を放散す
る役目を果す。この目的のためセラミックス材料は高熱
伝導性でるることが必要である０また、熱伝２４性を妨
げない目的から、はんだ、金ゲルマニウム合金等の固体
で接合される。
接合部の信頼性から半導体素子の熱膨張係数に近似した
３０〜５０ｘ１０−７７℃のセラミックスが適用される
。また、熱伝専軍は１００　Ｗ／ｍ、に以上が好ましい
。これらに通ずる材料として炭化ケイ累セラミックス（
熱膨張係数３７　Ｘ　１　ｏ−？／　Ｃ１熱伝＊　ＩＫ
　１４０〜２８０　Ｗ　／　ｍ−Ｋ　）　ｈ　ｉｌｌ化
アルミニウムセラミックス（熱膨張係数４５Ｘ１０−７
／℃１熱伝導率１４０〜２６０　Ｗ／ｍ−Ｋ　）がある
。
半導体の裏面に高熱伝導性のセラミックスを接合する利
点は、半導体素子の端面を外力から保護し。
チッピング等の破損をなくすこと、又は、　ａｉｆｉに
接合するセラミックスの形状をキャップ状にして、セラ
ミック基板にはんだで接合することにょシ、半導体素子
を外気から遮断し、半導体素子の水分に対する影響を除
くことも可能でろる０これらセラミックスの面には放熱
用のフィン又は水で冷却されたジャケット等が接触し、
熱は放散される。
セラミック基板の半導体素子を接合した反対面（裏面）
には有機質絶縁材料を用いた配線板に電気信号を伝達す
るための接続端子をもつ。
有機質の配線板が用いられるのは以下の理由にぶる。（
１）セラミックス絶縁材料の比誘電率は有機絶縁材料に
比べて大きい。セラミックス材料の中で比訪′＃ｌＬ率
の小嘔いシリカ（５ｉｆｔ　）でさえ、４前後である。
これに対して有機材料ではフッ素樹脂の比誘電率は２．
５まで小さくできる。現在、多量に生産されている配線
板でさえ、４５と小さい◇仁の次め有ＰＡ質配＋Ｗを用
いることにＬり信号伝播の速度遅砥を小さくすることが
できる。また、（２）有機質配線板は大きいサイズの板
を形成できる。
この上に多数のセラミック基板を搭載することができる
。
しかし、有機質の配線板の熱膨張係数は１５０〜２５０
　Ｘ　１０−’　／　Ｃと大きい。これはセラミック基
板のそれが３０〜５０　Ｘ　１０””　／　℃に対して
大きい。このため、半導体素子を搭載したセラミック基
板１に有機質配線板に直接はんだ等で搭載することは、
半導体に破損を生じて実用的ではない。
また、従来この熱膨張差のめる場合の接ＶＣ法としてコ
ネクタ方式がある。しかし、コネクタでは衾続端子部の
端子密度は１■ピツチが限度でα５■ピツチあるいはａ
、２５ＩＩＩＩピツチの接続は不可能である。本発明で
はセラミック基板の裏面につけたピンにエフ接続される
。ピンは柔軟性を保有し、セラミック基板と有機質配線
板の熱膨張差を緩和するための役目を果す。ピンの材質
は銅が理想的でるる。柔軟性があることと、導を注に優
れていることでるる。銅を用いた合金、鉄、ニッケル糸
の合金も使用できる。ピンの太さはα１１！ｌＩからα
２■程度が理想である。セラミック基板へのピンの接ｌ
ｆｃは、金−ゲルマニウム、金−スズ、鉛−スズ等のろ
う材が用いられる。
有機質配線板へのピンの接続は有機質配線板に穴をおけ
、穴部に形成場れたメタライズとピンとをはんだで接着
することに工すなされる。
本発明におけるセラミック基板で、コンデンサを内蔵し
ていないセラミック基板は、例えば下記のようにして製
造される。
原料は、（１）シリカ粉５０重量％、ホウケイ酸系ガラ
ス５０重量％、又は（２）アルミナ粉４０重ｔ％、ホウ
ケイ酸系ガラス６０重量％が主に使用される。
仁れらｔ−原料として一般のドクターブレード法にエタ
、グリーンシートが作製される。グリーンシートは厚さ
約α２ｍｓ＋（２００μｍ）である◎シートにパンチ法
によけα１５■（１５０μｍ）の穴があけられる。穴に
は焼成したときに導体となる金、銀、銀−パラジウム合
金、銅などのペーストが印刷法にニジ埋め込まれる。こ
のようＫして穴にペーストが埋められたシートを、導体
部が接続するように重ね合わせて、加圧し、積層体をつ
くる。
導体ペーストが、金、銀又は銀−パラジウム合金の時は
空気中で、８５０〜９５０’Ｃで焼成することにより、
半導体素子を搭載するためのセラミックキャリア基板が
作製される。導体ペーストが銅の場合には窒素、アルゴ
ン等の非酸化性雰囲気が過用される。作製された基板は
、基板の表と裏の面に１対１の電気的接続がなされる。
コンデンサを内蔵するセラミック基板の場合にも同様に
して作製される。すなわち、セラミックス部分、コンデ
ンサのグリーンシートラ作製し、一体化し、また上下電
極も装着した後、焼成すればよい。
また、本発明の半導体装モジュールにおいては、既述の
ように、前記セラミック基板と有機質の配線板の間に中
間板を設け、中間板の一方の面金セラミック基板にはん
だ付は等で接合し、他方の面をピン固定により配線板に
接続しても工い。
不発明の半導体装七ジュールに工れば、その半導体素子
は、チップの端子間距離が５００　μｍ以下で、テッグ
全面に端子を設けたものを搭載することができる。した
がって、チップの端子数を１０００個以上とすることが
できる。
〔実施例〕
以下、本発明を実施例にニジ更に具体的に説明するが２
本発明はこれら＊ｍ例に限定されない。
実施例１ 本発明の１実施例を第１図にょ夕説明する。第１図は本
発明の代表的な実施例を示す構底図でらる。第１図にお
いて、１１はセラミックス展のキャリア基板、１２は半
導体素子、１３は熱伝導性のセラミックス、１４は導電
性のピン、１５は有機質の絶縁材で作製された配線板、
１６はセラミック基板と半導体素子を接合するにんだ、
１７は半導体素子の裏面に高熱伝導性のセラミックスを
接合するはんだ％　１８はピンを接続するためのろう材
％　１９は配Ｍ板とピンとを接続するためのはんだであ
る。熱伝導性セラミックス１３の裏面は水冷構造体と接
して冷却される。
１１の基板は半導体素子１２ｊ−、配線板１５に搭載す
るための中間介在物の働きをする。半導体素子を直接搭
載するため、半導体素子の熱膨張係数に近似した３０〜
５０ｘ１０−７７℃の熱膨張係数をもつこと、電気信号
の遅延を少なくするため低比ｖｌ電軍のセラミックスが
要求されることから、シリカとホウケイ酸系ガラスの複
合材が用いられる。また、半導体素子を動作させた際に
発生するノイズを低減するために、基板の内部に高誘電
軍の１−を挿入したコンデンサの内蔵基板を用いればニ
ジ有効でおる。また、基板にはスルーホール導体と層間
に配線をもち、基板の表面には半導体素子の端子がはん
だ１６で接合される。裏面には半導体素子の端子からス
ルーホールを通して電気的にＭ続でれた端子をもつ。こ
の端子には銅、鉄−ニッケル合金等のピンが金−ゲルマ
ニウム、金−スズあるいは鉛−スズ等のろう材で接合さ
れている。これらの端子数は高密１ｔＫ集積された半導
体素子から取出されるため５ｏｏピンを超える。端子間
隔は４５０μｍピッチあるいは２５０／Ｊウビツテに達
するものである。
半導体素子の裏面には、熱伝導性のセラミックス１３、
例えば窒化アルミニウム、炭化ケイ素等の七２ミックス
が接合される。これは、半導体素子から発生する熱を放
散するためにらる０千尋体素子にはんだ等で直ｉ接合さ
れるため、熱膨張係数はシリコンのそれに近似したもの
であることが必要でろる◇また、熱放散性の効果を上げ
るために熱漬２４″４は大きいほど良い。隣接する半導
体素子間の電気的接触を避けるために絶縁性であること
が望ましい。このような観点から放熱用の材料として、
酸化カルシウム、酸化イツトリウムを焼結助剤に用い九
窒化アルミニウムセラミックスがろる。その特性は熱膨
張係数４０〜５０ｘ１０″″１７℃、熱伝＊不１４０〜
２６０　Ｗ／　ｍ−Ｋ　％絶縁抵抗１０１３Ω・ｍ以上
である。また、炭化ケイ素セラミックスも適する。酸化
ベリリウムを少量（１１５〜１重量％）添加して焼結し
た炭化ケイ素のＩ＃性は熱膨張係数３５〜４０Ｘ１０″
″１７℃、熱伝導率１８０〜２７０Ｗ／ｍ−に１絶縁抵
抗１０１６Ω’ｃｍ以上″″ｃある。この放熱板の上部
には、水冷ジャケット又は放熱用のフィンが接触し、放
熱性をニジ良くすることが可能である。
セラミックキャリア基板と有機質配線板とを電気的に接
続する端子は、熱膨張係数が３０〜５゜Ｘ　１０−７／
　Ｔｌ：のキャリアと熱膨張係数が１５０×１０−’　
／　’Ｃ前後の有機質配線板との熱膨張差を緩和して、
信頼性工く電気的接続をする必要がある。
そのためには、キャリアと配線板に平行方向に対して柔
軟法があること、縦方向に対しては、キャリア基板に高
密度に形成された端子が、配線板の所定位置に正確にＭ
！続される必要があるためある程度の剛性が要求される
。この目的のために接続にはφ１００〜φ２００　μｍ
　の線状のピンが適する。銅、銅・ベリリクム合金、鉄
・ニッケル合金等の材質が適する。
ピンは有機質の配線板１５１Ｃ鉛・スズ系のなんだ１９
等で固定される。配線板のスルーホールに固定した夛、
ピアホールに固定する。これはピンの横方向への移動を
防止することができる。また、ピン１４は配線板１５に
対して所定の間隙を形成して接続される。それによって
、キャリア基板１１に搭載した素子１２に対して配線板
との熱膨張差による影響が緩和される。
実施９＋１２ 第２図は第１図の変形例を示す構成図でらり、符号２１
はセラミックキャリア基板％　２２は半導体素子、２３
は熱伝導性のセラミックス％　２４はピン％　２５は有
機質の配線板％　２６〜３０は各々接合のためのはんだ
又はろう材を意味する。熱伝導セラミックス２５を介し
て水冷構造によって水冷することができる。第２図にお
いては、半導体の裏面に接合されるセラミックスがキャ
ップ状２３になっている。材質は同じであるかセラミッ
クキャリア基板とはんだ２８で封止する形になっており
、半導体素子２２を外気エフ遮断するＯ本実施例におい
ても、ピン２４の配線板２５への接続は配線板２５の熱
膨張差が緩和されるように間隙を設けて行われる。配線
板２５には更にピンが設けられ、有機多層板に接続され
る。
実施例３ 第５図は第１図の変形例を示す構成図であり、符号３１
はセラミックキャリア基板、３２は半導体素子、３３は
熱伝導性セラミックス、３４はピン、３５は有機質の配
線板、３６は上２ミック質の中間板、５７〜４０は各々
接合のためのはんだ又はろう材を意味する。
第５図は第１図のピン１４の間に、中間層の３６が挿入
されている。これは３１のセラミックキャリア基板５１
と同等の熱膨張係数をもつセラミック材にピン３４が挿
入された構造をもってい、る０配線板とは４０のはんだ
で接続され、キャリア基板３１とは３９のはんだで接続
されるｏ３６の役目は、ピンを固定すると共に、３９の
部分で取外し、又は再接合ができる利点をもっている。
第３図のピン３４を固定するキャリア（中間板〕３６の
製法を示す。
ピンを固定するキャリアの材料はシリカとホウケイ酸系
ガラスの複合材、アルミナとホウケイ酸系ガラスの複合
材又は両者の複合材などが用いられる。
上記材料扛焼成前の状態でスルーホールがあけられる。
一般の多層回路板を作製する場合と同様に、厚さ２００
μｍ前後の生シートに、パンチ法で径１８０μｍの穴を
あける。これを５層重ね合わせ、複合材の焼結温度８５
０〜１０００℃で焼成することにエフ、穴径約１５０１
１ＷＲｈ厚さ［Ｌ８ｍ！１Ｉｔ（８００μｍｔ　）の穴
あき板が作製される。穴径が１８０μｍから１５０μｍ
に小さくなシ、厚さが、２００μｍ　Ｘ　５　＝１ｅ　
ｎｏｎμｍから８００μｍに変るのは焼成に工夛収縮す
るためでおる。焼成による収縮する割合を見込んで、ピ
ン固定用キャリアの穴径、穴の数、厚さ、縦横の大きさ
が決められ、作製される。
径１５０μｍの穴が多数設けられたキャリアに、径１０
０〜１２０μｍのピンが挿入される。ピンは径が小さく
、細いため、決められた長さニジ長くして固定用キャリ
アに挿入される。キャリアの穴とピンとはキャリナ表面
からエポキシ樹脂を滴下して、穴に流し込み、硬化する
ことにニジ固定する。この時、モジュール基（有機多層
板）３５と〜接合する側のピンの長さは所定の長さにな
るように、治具で決める。
ピンが固定されたキャリアは、有機質多層板に接合する
側と反対側のピンは、キャリア面から切断する。高さを
そろえるために、その面をダイヤモンドと石で研摩する
こともめる。
以上に工９ピンを固定したキャリアが完成されるＯ なお、ピン固定するのには、エポキシ樹脂のみでなく、
スルーホール部にメタライズしておき、はんだで固定す
ることも可能である〇 第３図の組立ては次の順序でするのがよい。
１）３５とピン付キャリア３６　ｔ−９７８ｎ５Ｐｂの
はんだ４０で固定する。
２）ＬＳＩチップ３２と放熱板３３をＡｕ８ｎ　ろう材
で固定する。
３）３２と３１のチップキャリア間、及び３３の放熱板
と５２のＬ８Ｉテップ間ｔ！９５８ｎ５Ｐｂはんだで固
定する０ ４）３６を付けた５５とチップ３２を付けた３１と１に
３９のはんだ６０Ｂｎ４０Ｐｂ　　で接合する。
なお、これらのはんだは上記に限定されたものではなく
、自由に選定することが可能である。ピン付キャリアの
他の製法を記述する。
１）焼成されたセラミック基板、例えばムライト基板、
窒化アルミニウム基板、炭化ケイ素基板に、レーザ、電
子ビームで穴ｔ−Ｓける。これに金属Ｓｔ−通して樹脂
で固定する。
２ン　シリカとホウケイ酸ガラス系からなるセラミンク
スのｉ科をドクターブレード法にニジグリーンシートに
する。バンプ法にニジ穴あけし、金、銀とパラジウム合
金又は銅からなる導体ペーストを印刷して埋め込み、積
層して焼成する。
これに工りピン固定のためのキャリア３６が作製嘔れる
。キャリアの表裏の電気的な接続は穴に埋められた導体
ペーストの焼結にエフ達成される。ピンは３６に金−ス
ズ、金−ゲルマニウム、スズー鉛等のろう材、はんだ材
に工ｐ接合される。
本実施例においてもピン３６μ配線板３５との熱膨張差
が素子３２に影響を与えない工うに間隙が設けられて接
続される。本実施例においても配線板３５にピンが設け
られ、更に多層配線板に接続される。
実施例４ 半導体素子を搭載する基板１１，２１．５１にコンデン
サを内蔵することも可能である。
第４図にその構造の′ＩＩ！を要を部分断面概略間とし
て示す。
１１１は基板内に形成されたスルーホール導体、１１２
はセラミックス；−で、シリカとホウケイ酸系ガラス等
の低誘電不複合材、１１３はコンデンサを形成するため
の上部電極、１１４はＰｌ）、Ｗ、Ｎｂ　などの酸化物
からなる高誘を軍材でコンデンサの本体となる部分％　
１１５ニコンデンサを形成するための下部電極である。
第４図に示した基板は、例えば以下の工うにして製造さ
れる。
１１２の部分はシリカ又はアルミナとホウケイ酸系ガラ
スの原料を混合し、スラリとなし、ドクターブレード法
によりグリーンシートを作表する。
穴あけして、導体ペースト、例えば銀−パラジウム合金
を印刷して埋め込む。１１４のコンデンサ部分も、ｐｂ
、ｗ％Ｎｌ）　（Ｄ酸化物からなる高誘％軍の材料をド
クターブレード法に工りグリーンシートにする。穴あけ
し、穴には銀−パラジウム合金ペーストを埋め込む。更
に上部電極と下部電極を印刷する。１１２用のシート′
と１１４用のシートを積層、圧着し、史に８５０〜９５
０℃で焼成して、第４図のコンデンサが内蔵した基板が
製造される。
〔発明の効果〕
本発明に工れば、以下の効果が奏せられる。
（１）　　半導体素子の高集積化のために、半導体素子
（１０■角〕から出る端子数が５００個を超えても実装
可能になる。従来のフラットパッケージ又はピングリッ
ドアレイパッケージでは端子数２４０ピンが限度でおる
。
（２）　　実装糸の低誘電率化が可能になるために、実
装糸における電気信号伝達速度の遅砥の低減に有効でお
る。例えば、アルミナ系多層セラミック基板上に半導体
素子を直接実装する糸に比較して、本発明では低ａｔ率
の有機質配線板に半導体素子を実装できるため、伝達速
度を６０％以下に低減することが可能でろる。
【図面の簡単な説明】
第１図は本発明の代表的な実施例を示す構成図、第２図
及び第５図は第１図の変形例を示す構成図。 第４図はコンデンサを内蔵したセラミック基板の部分ｖ
ｆＴ面概面図略図る。 １１％　２１及び５１：セラミックキャリア基板、１２
．２２及び３２：半導体素子、１３．２５及び３５：熱
漬尋性セ２ミックス、１４，２４及び５４：セラミック
キャリア基板と配線板とを電気的に接続するためのピン
、１５，２５及び３５：有機質の配線板％　３６：セラ
ミック質の中間板％　１６〜１９．２６〜５０及び３７
−４０＝各々接合のためのはんだ又はろう材、１１１ニ
スル一ホール導体、１１２：セラミックス層、１１３：
上部電極％　１１４：コンデンサの本体、１１５：下部
電極 特許出願人　株式会社　日豆製作所

Claims (1)

  1. 【特許請求の範囲】 １、半導体素子を有機質の配線板に搭載する半導体実装
    モジュールにおいて、該素子と有機質の配線板との間に
    、熱膨張差を吸収し、信号処理せずに素子の信号を伝達
    し、かつ素子をフリップチップ接続によつて支持する手
    段を設けたことを特徴とする半導体実装モジュール。 ２、該手段が、該半導体素子と近似した熱膨張係数をも
    つキャリア基板、又は該基板と該有機質の配線板との間
    に更に中間板を設け、前記キャリア基板に前記素子がフ
    リップチップ接続され、前記キャリア基板又は中間板は
    そこに設けられたピンによつて前記配線板に電気的に接
    続され、かつ該ピンと配線板との接続は熱膨張差を吸収
    する接続構造を有するものである請求項１記載の半導体
    実装モジュール。 ３、該キャリア基板の熱膨張係数が、３０〜５０×１０
    ＾−＾７／℃である請求項２記載の半導体実装モジュー
    ル。 ４、該キャリア基板は、コンデンサが内蔵されたもので
    ある請求項２又は３記載の半導体実装モジュール。 ５、該キャリア基板又は中間板のピンと該有機質の配線
    板との接続は、該ピンと配線板との間に両者の熱膨脹差
    を吸収する間隙を設けて行われている請求項２〜４のい
    ずれか１項に記載の半導体実装モジュール。 ６、該半導体素子の裏面には熱伝導性の良好なセラミッ
    クスが直接々合されている請求項１〜５のいずれか１項
    に記載の半導体実装モジュール。 ７、該セラミックスは電気絶縁性で、熱伝導率が１０Ｗ
    ／ｍ．Ｋ以上、熱膨張係数が３０〜５０×１０＾−＾７
    ／℃のセラミックスである請求項６記載の半導体実装モ
    ジュール。 ８、該半導体素子は、チップの端子間距離が５００μｍ
    以下で、チップ全面に端子が設けられたものである請求
    項１〜７のいずれか１項に記載の半導体実装モジュール
    。 ９、該チップの端子数が１０００個以上である請求項８
    記載の半導体実装モジュール。
JP63088190A 1988-04-12 1988-04-12 半導体実装モジュール Expired - Fee Related JP2548602B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63088190A JP2548602B2 (ja) 1988-04-12 1988-04-12 半導体実装モジュール
EP19890303483 EP0337686A3 (en) 1988-04-12 1989-04-10 Semiconductor chip module
US07/337,145 US4970577A (en) 1988-04-12 1989-04-12 Semiconductor chip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63088190A JP2548602B2 (ja) 1988-04-12 1988-04-12 半導体実装モジュール

Publications (2)

Publication Number Publication Date
JPH01260846A true JPH01260846A (ja) 1989-10-18
JP2548602B2 JP2548602B2 (ja) 1996-10-30

Family

ID=13935984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63088190A Expired - Fee Related JP2548602B2 (ja) 1988-04-12 1988-04-12 半導体実装モジュール

Country Status (3)

Country Link
US (1) US4970577A (ja)
EP (1) EP0337686A3 (ja)
JP (1) JP2548602B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883818A (ja) * 1994-09-12 1996-03-26 Nec Corp 電子部品組立体

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159433A (en) * 1989-04-20 1992-10-27 Sanyo Electric Co., Ltd. Hybrid integrated circuit device having a particular casing structure
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
JP2805245B2 (ja) * 1989-08-28 1998-09-30 エルエスアイ ロジック コーポレーション フリップチップ構造
US5168346A (en) * 1989-08-28 1992-12-01 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
JP2821229B2 (ja) * 1990-03-30 1998-11-05 株式会社日立製作所 電子回路装置
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
JP2876773B2 (ja) * 1990-10-22 1999-03-31 セイコーエプソン株式会社 プログラム命令語長可変型計算装置及びデータ処理装置
US5168347A (en) * 1991-03-26 1992-12-01 International Business Machines Corporation Integrated circuit chip package having signal input/output connections located at edges of the substrate
US5249098A (en) * 1991-08-22 1993-09-28 Lsi Logic Corporation Semiconductor device package with solder bump electrical connections on an external surface of the package
US5334874A (en) * 1991-09-13 1994-08-02 Metzler Richard A Electronic device package
US5434357A (en) * 1991-12-23 1995-07-18 Belcher; Donald K. Reduced semiconductor size package
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
WO1993019487A1 (en) * 1992-03-24 1993-09-30 Unisys Corporation Integrated circuit module having microscopic self-alignment features
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
EP0586888B1 (en) * 1992-08-05 2001-07-18 Fujitsu Limited Three-dimensional multichip module
US5521332A (en) * 1992-08-31 1996-05-28 Kyocera Corporation High dielectric layer-containing alumina-based wiring substrate and package for semiconductor device
US5270268A (en) * 1992-09-23 1993-12-14 Aluminum Company Of America Aluminum borate devitrification inhibitor in low dielectric borosilicate glass
US5481436A (en) * 1992-12-30 1996-01-02 Interconnect Systems, Inc. Multi-level assemblies and methods for interconnecting integrated circuits
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
JP3094069B2 (ja) * 1993-12-24 2000-10-03 日本特殊陶業株式会社 セラミックパッケージ本体の製造方法
US5548486A (en) * 1994-01-21 1996-08-20 International Business Machines Corporation Pinned module
US5475263A (en) * 1994-02-14 1995-12-12 Delco Electronics Corp. Thick film hybrid multilayer circuit
US5541449A (en) * 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
US6429112B1 (en) * 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US5476818A (en) * 1994-08-19 1995-12-19 Motorola, Inc. Semiconductor structure and method of manufacture
US5567984A (en) * 1994-12-08 1996-10-22 International Business Machines Corporation Process for fabricating an electronic circuit package
US5878483A (en) * 1995-06-01 1999-03-09 International Business Machines Corporation Hammer for forming bulges in an array of compliant pin blanks
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US6020750A (en) * 1997-06-26 2000-02-01 International Business Machines Corporation Wafer test and burn-in platform using ceramic tile supports
US6440641B1 (en) 1998-07-31 2002-08-27 Kulicke & Soffa Holdings, Inc. Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates
US6448106B1 (en) 1999-11-09 2002-09-10 Fujitsu Limited Modules with pins and methods for making modules with pins
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
JP4479083B2 (ja) * 2000-10-03 2010-06-09 パナソニック株式会社 誘電体フィルタ及び端子
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
US7000482B2 (en) * 2002-06-24 2006-02-21 Mykrolis Corporation Variable capacitance measuring device
SG107610A1 (en) * 2002-08-16 2004-12-29 Micron Technology Inc Methods and apparatus for testing and burn-in of semiconductor devices
JP2004327951A (ja) * 2003-03-06 2004-11-18 Shinko Electric Ind Co Ltd 半導体装置
JP4771808B2 (ja) * 2003-09-24 2011-09-14 イビデン株式会社 半導体装置
US20070057685A1 (en) * 2005-09-14 2007-03-15 Touchdown Technologies, Inc. Lateral interposer contact design and probe card assembly
JP4917874B2 (ja) * 2006-12-13 2012-04-18 新光電気工業株式会社 積層型パッケージ及びその製造方法
US20100132932A1 (en) * 2007-04-24 2010-06-03 Ceramtec Ag Method for producing a metalized component, corresponding component, and a substrate for supporting the component during metalization
US9761571B2 (en) 2015-09-17 2017-09-12 Deca Technologies Inc. Thermally enhanced fully molded fan-out module
RU2648311C2 (ru) * 2016-08-09 2018-03-23 Акционерное общество "Научно-исследовательский институт электронной техники" Способ изоляции при монтаже перевернутых кристаллов

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224154A (ja) * 1983-06-03 1984-12-17 Mitsubishi Electric Corp ゲ−トアレイ
JPS62291950A (ja) * 1986-06-12 1987-12-18 Hitachi Ltd 集積回路構造体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231154A (en) * 1979-01-10 1980-11-04 International Business Machines Corporation Electronic package assembly method
US4349862A (en) * 1980-08-11 1982-09-14 International Business Machines Corporation Capacitive chip carrier and multilayer ceramic capacitors
JPS58223678A (ja) * 1982-06-16 1983-12-26 株式会社日立製作所 金属化層を有するＳｉＣ焼結体とその製法
JPS59151443A (ja) * 1983-02-17 1984-08-29 Fujitsu Ltd 半導体装置
FR2550009B1 (fr) * 1983-07-29 1986-01-24 Inf Milit Spatiale Aeronaut Boitier de composant electronique muni d'un condensateur
JPS6127667A (ja) * 1984-07-17 1986-02-07 Mitsubishi Electric Corp 半導体装置
DE3685647T2 (de) * 1985-07-16 1993-01-07 Nippon Telegraph & Telephone Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben.
JPS62274648A (ja) * 1986-05-22 1987-11-28 Mitsubishi Electric Corp 多ピン半導体モジユ−ル
JPS6386554A (ja) * 1986-09-30 1988-04-16 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 電子的パッケ−ジ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224154A (ja) * 1983-06-03 1984-12-17 Mitsubishi Electric Corp ゲ−トアレイ
JPS62291950A (ja) * 1986-06-12 1987-12-18 Hitachi Ltd 集積回路構造体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883818A (ja) * 1994-09-12 1996-03-26 Nec Corp 電子部品組立体

Also Published As

Publication number Publication date
EP0337686A2 (en) 1989-10-18
JP2548602B2 (ja) 1996-10-30
EP0337686A3 (en) 1991-05-22
US4970577A (en) 1990-11-13

Similar Documents

Publication Publication Date Title
JPH01260846A (ja) 半導体実装モジュール
JP2592308B2 (ja) 半導体パッケージ及びそれを用いたコンピュータ
US6982869B2 (en) Folded interposer
EP0117111B1 (en) Semiconductor device assembly
US4862322A (en) Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween
US6653575B2 (en) Electronic package with stacked connections and method for making same
EP0179577B1 (en) Method for making a semiconductor device having conductor pins
JPH01253942A (ja) 半導体パッケージ及びそれを用いたコンピュータ
WO1991003413A1 (en) Package for an integrated circuit structure
JPH07263625A (ja) 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体
JPH10256429A (ja) 半導体パッケージ
WO1997008748A1 (en) Chip-size package, method of manufacturing same, and second level packaging
JP3631638B2 (ja) 半導体素子用パッケージの実装構造
JPH04290258A (ja) マルチチップモジュール
JPH10256428A (ja) 半導体パッケージ
JPH10256413A (ja) 半導体パッケージ
JP3432552B2 (ja) 窒化アルミニウム多層基板
JPH0677361A (ja) マルチチップモジュール
WO1987004010A1 (en) Chip interface mesa
JP3592515B2 (ja) 半導体素子用パッケージ
JPH10256414A (ja) 半導体パッケージ
JPH10275878A (ja) 半導体パッケージ
JP2001244390A (ja) 半導体素子用パッケージおよびその実装構造
JPH09266265A (ja) 半導体パッケージ
JPS6159534B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees