JPS6159534B2 - - Google Patents

Info

Publication number
JPS6159534B2
JPS6159534B2 JP5294483A JP5294483A JPS6159534B2 JP S6159534 B2 JPS6159534 B2 JP S6159534B2 JP 5294483 A JP5294483 A JP 5294483A JP 5294483 A JP5294483 A JP 5294483A JP S6159534 B2 JPS6159534 B2 JP S6159534B2
Authority
JP
Japan
Prior art keywords
chip carrier
chip
wiring
layer
alumina ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5294483A
Other languages
English (en)
Other versions
JPS59178759A (ja
Inventor
Toshihiko Watari
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5294483A priority Critical patent/JPS59178759A/ja
Priority to DE8484103423T priority patent/DE3479463D1/de
Priority to CA000450758A priority patent/CA1229155A/en
Priority to EP84103423A priority patent/EP0120500B1/en
Publication of JPS59178759A publication Critical patent/JPS59178759A/ja
Priority to US06/758,951 priority patent/US4652970A/en
Priority to US06/896,348 priority patent/US4744007A/en
Publication of JPS6159534B2 publication Critical patent/JPS6159534B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
発明の属する技術分野 本発明は、高密度LSI（Large Scale
Integration）パツケージに関し、特に複数個の
ICチツプを高密度に搭載可能ならしめるととも
に接続配線上の信号伝搬速度を高速化して高性能
を実現し、さらにLSIチツプの発生する熱を極め
て効率的に放散できうるようにしたマルチチツプ
LSIパツケージに関する。 従来技術 従来、この種のマルチパツケージは、
Proceedings 1981 31 th Electronic
Components Confevenceの“Manufacturing
Technology of High Circuit Density Multi―
Layer Substrates”と題した論文の第337ページ
Fig.10で示されているように、マルチチツプパツ
ケージの基板として、アルミナセラミツクのサブ
ストレートを用い、この表面に多層の信号配線層
と電源バス配線を形成してICチツプを搭載し、
一方アルミナセラミツク基板の裏面には、ICチ
ツプの発生する熱を放散するためのヒートシンク
を接着した構造のものである。このような構造の
多層配線基板の場合、次のような欠点がある。 (1) 多層配線層の絶縁層にガラス・セラミツク系
の無機絶縁ペーストを印刷し焼成したものを使
用している。無機絶縁ペーストの比誘電率εr
は一般に８〜９の値をとるため、この絶縁層上
に形成される信号配線の単位長あたりの信号伝
搬遅延時間tdは
【式】より （ただしＣは光の速度で3.0×1010cm/sec）td＝
10ns/mを計算されるように一般の同軸ケーブ
ルの４ns/mと比べて約２倍信号伝搬速度が遅
い。 (2) 配線層に例えば金ペーストを用いて、スクリ
ーン印刷によつて形成する導体配線を用いてい
るため、配線幅と配線ピツチは50μm（ミクロ
ン）および100μmが限度であり、これ以上の
微細配線には適さない。 (3) ICチツプの発生する熱は、アルミナセラミ
ツク基板を介して裏面のヒートシンクに放熱さ
れる。一般にアルミナセラミツク基板は強度を
もたせるために２mm程度の板厚のものを使用し
ており、従つて、ICチツプの熱は板厚の大き
いアルミナ基板に妨害されて、効率よくヒート
シンクに放熱されない。 (4) マルチチツプパツケージに入出力端子を設け
る場合、（この例では詳述していないが）アル
ミナセラミツク基板の裏面に形成することがで
きない。何故なら、アルミナセラミツク基板の
裏面には、全面にヒートシンクが接着されてい
るためである。従つて、入出力端子は、アルミ
ナセラミツク基板の表面、すなわち、配線およ
びICチツプが搭載されている面に形成しなけ
ればならないわけであるが、表面には配線及び
ICチツプが搭載されているため基板全面から
端子が取り出すことができず従つて多数の入出
力端子を形成できないという欠点がある。 発明の目的 本発明の目的は、前記従来の実施例の欠点を解
決し、信号伝搬速度が高速でさらに微細配線を可
能ならしめることにより高密度で、フエースダウ
ンリードレスチツプキヤリアにより放熱効率が高
く多数の入出力端子を形成できるようにしたマル
チチツプパツケージを提供することにある。 発明の構成 本発明によるマルチチツプパツケージは内部に
電源およびグランド配線層を含み、裏面に格子状
に立てられた入出力ピンを有するアルミナセラミ
ツク基板と、 このアルミナセラミツク基板の表面に形成され
た複数の薄膜配線層と、 この複数の配線層の層間を絶縁する有機高分子
材料による複数の絶縁層と、前記薄膜配線層の最
上層において、接続搭載された裏面に複数の格子
状端子パツドを有しかつ、内部にフエースダウン
で接続されたTABICチツプおよび前記TABICチ
ツプを接着した熱伝導性の良好な金属カバーを有
するリードレスチツプキヤリアとを含む。 発明の実施例 次に本発明について図面を参照して詳細に説明
する。 第１図を参照すると、本発明の一実施例は、ア
ルミナセラミツク基板１、この基板１の表面に形
成された有機高分子材料を使用した多層配線層２
および複数のリードレスチツプキヤリア３から構
成されている。アルミナセラミツク基板１の裏面
には複数の入出力端子ピン１１が周知のろう付け
技術によりアルミナセラミツク基板１の裏面に接
着され取りつけられている。 前記スルーホール配線１２は、前記基板１の内
部を裏面から表面に貫通しており、前記入出力端
子１１を表面に形成される配線に電気的に接続す
るための配線である。前記基板１の内部に形成さ
れた電源配線層１３およびグランド配線層１４
は、前記入出力ピン１１のうち電源およびグラン
ドに指定されているもののそれぞれと接続され、
表面に接続されるICチツプに電源およびグラン
ド電位を与えるためのものである。以上の説明か
ら明らかなように、本発明によるマルチチツプパ
ツケージは裏面に複数個の入出力ピン１１を有す
るアルミナセラミツク基板１と、表面に形成され
た有機高分子材料による多層配線層２と前記多層
配線層の表面に接続・接着された複数個のリード
レスチツプキヤリア３とから構成されている。 裏面の入出力ピン１１のうち信号ピンとして使
用されるものはスルーホール配線１２により基板
１の表面に接続され、さらに多層配線層２内の配
線に接続されている。一方、前記入出力ピン１１
のうち、電源およびグランドとして使用されるも
のは、それぞれ前記セラミツク基板１の内部の電
源配線層１３およびグランド配線層１４と接続さ
れている。 多層配線層２内の信号配線は、リードレスチツ
プ・キヤリア３のそれぞれのチツプキヤリア端子
３４のいずれかの間およびリードレスチツプキヤ
リア３のいずれかの信号端子と入出力端子ピン１
１のいずれかを接続するためのものである。リー
ドレスチツプキヤリア３はチツプキヤリア基板３
１、ICチツプ３２、チツプキヤリアカバー３３
とを備え、ICチツプ３２はフエースダウンの状
態でチツプキヤリア基板３１にリードレスボンデ
イングされ、さらにチツプキヤリアカバー３３に
ダイボンデイングされている。チツプキヤリアカ
バー３３は熱伝導性の良好な材料、例えば、鉄―
ニツケル合金とか、コバルト―ニツケル合金ある
いはベリリア磁器などからなつておりICチツプ
３２の発生する熱を極めて効率よくカバー表面に
伝えることができる。従つて、チツプキヤリアカ
バー３３の表面にヒートシンクを取りつけてもよ
く、また、冷却用の液体が循環する熱交換器を取
りつけることもでき極めて効率の良い熱放散が可
能となる。チツプキヤリアカバー３３に接触ある
いは接続される熱放散機構については、本発明の
要旨とは関係なく第１図中には詳細には記載され
ていない。 以上説明したように、第１図に示すような、本
発明に係るマルチチツプパツケージにより、次の
ような秀れた特徴を実現することができる。すな
わち、 (1) 多層配線層の絶縁層に有機高分子系絶縁材
料、具体的にはポリイミドを使用する。本材料
の比誘電率εrは3.5と低く、従つて信号配線の
信号伝搬時間は、前述のようにtd＝√r／Ｃ
よりtd＝6.2ns/mとなり前述の従来の実施例の
10ns/mに比べて1.6倍の伝搬速度の改善ができ
る。 (2) ポリイミドによる絶縁層の形成のために必要
な印加温度は最大400℃である。従つて、導体
配線に薄膜配線、例えば、クロム蒸着膜上に銅
メツキを施し、さらにクロム蒸着膜を形成した
ような、金ペーストによる配線に比べて膜厚の
薄い配線を形成することができる。従つて、配
線幅および配線ピツチも金ペーストによる厚膜
配線の限界の50μm幅、100μmピツチに対し
て20μm幅、50μmピツチ程度の微細配線まで
可能となり約２倍の配線密度の向上が可能とな
る。 (3) ICチツプ３２の発生する熱は熱伝導性の良
好な材料よりなるチツプキヤリアカバー３３を
介して基板上部に放熱される。チツプキヤリア
カバーに、例えばコバルト―ニツケル合金を使
用する場合、カバーの厚みを0.5mm程度まで薄
くしても十分な強度を得ることができるから、
ヒートシンクまでの熱抵抗を前記従来の実施例
のアルミナ基板に比べて約４倍改善することが
できる。何故なら、前記従来のアルミナ基板の
場合には２mmの板厚が必要なのに比べて本発明
の場合のチツプキヤリアカバー３３は0.5mmで
よく、また熱伝導率はアルミナ基板とコバルト
ニツケル合金の場合はほゞ等しいからである。 (4) 入出力ピン１１をアルミナセラミツク基板１
の裏面全面に設けることができる。従つて、従
来の実施例のように基板の表面において外周に
配置する場合に比べて入出力端子を形成できる
面積を格段に多く取ることができるという利点
がある。 第２図は、本発明に係るマルチチツプパツケー
ジであり、ICチツプ３２がリードレスチツプキ
ヤリア３２の内部においてチツプキヤリア基板３
１上にフエースダウンでリードボンデイングされ
かつチツプキヤリアカバー３３の内面にダイボン
デイングされている。さらに、リードレスチツプ
キヤリア３は、多層配線層２の表面においてチツ
プキヤリア端子３４により多層配線層２内の内部
配線に接続されている。さらにアルミナセラミツ
ク基板１の裏面の入出力ピン１１はスルーホール
配線１２により多層配線層２内の配線に接続され
ている。 第３図を参照すると、アルミナセラミツクサブ
ストレート１の内部には電源配線層１３およびグ
ランド配線層１４のみならずさらに裏面の入出力
ピン１１と多層配線層との間を接続するスルーホ
ール配線１２が含まれている。このようなアルミ
ナセラミツク基板が周知のアルミナの生シートの
多層積層法により形成できることはIEEE
Transactions on Components、Hybrid、and
Manufacturing Technology、vol、CHMT―３、
No.１、March 1980の89ページ“PROCESS”の
項および91ページFig.3で示されている。多層配
線層２は、前述のように、有機高分子材料よりな
る絶縁層２１の上に形成した薄膜導体による配線
２４および下層の前記スルーホール配線との接続
のための複数のヴイアホール２７とよりなる第１
の配線層と、同様に絶縁膜２２上に形成した薄膜
導体による配線２５および前記配線２４と配線２
５とを接続するための複数のヴイアホール２８を
有する第２の配線層と、絶縁層２３とその表面に
おいて前記リードレスチツプキヤリア３のチツプ
キヤリア端子３４を接続するための複数の端子パ
ツド２６および前記端子パツド２６と前記配線２
５とを接続するためのヴイアホール２９とを備え
た第３の配線層とから構成されている。従つて、
多層配線層２により任意のリードレスチツプキヤ
リア３のチツプキヤリア端子３４相互を任意に、
かつ任意のチツプキヤリア端子３４と任意の入出
力ピン１１のそれぞれを接続することができる。 第４図を参照すると、ICチツプ３２には、端
子バンプ３１１に対して周知のTAB（Tape
Automated Bonding）タイプのリード３７がイ
ンナリードボンデイングされたものを使用する。
従つて第４図のリードレスチツプキヤリアの組立
はチツプキヤリアサブストレート３１上にリード
３７がボンデイングされた状態のICチツプ３２
をフエースダウンの状態におき、リード３７とサ
ブストレート３１上のアウタリードボンデイング
パツド３８の位置を合わせた後に全リードを一括
ボンデイングする。この状態においてICチツプ
３２の全ての端子バンプ３１１はアウタリードボ
ンデイングパツド３８、表面配線３９、チツプキ
ヤリアスルーホール配線３１０を介してチツプキ
ヤリア端子３４の全てに導通接続される。 チツプキヤリアカバー３３には、ダイボンデイ
ング接着剤３５、サブストレート接着剤３６を塗
布しておき上記ICチツプ３２がフエースダウン
ボンデイングされたチツプキヤリア基板３１の上
からかぶせてICチツプ３２のダイと接触させ
る。このあと、外部から接着剤３５および３６が
固化するに必要な熱を印加して接着を完了する。
このようにして小型でかつ放熱効率が極めて良好
なリードレスチツプキヤリアを使用することによ
り前述の高密度、高性能なマルチチツプパツケー
ジを構成することができる。 なお第４図の実施例のリードレスチツプキヤリ
アの詳細については、昭和58年１月５日出願の特
願昭58―319号明細書を参照されたい。 発明の効果 本発明によるマルチチツプパツケージには裏面
全面に入出力ピンを有するセラミツクサブストレ
ートと表面に有機高分子材料を用いた高速度の多
層配線と、ICチツプを直接ダイボンデイングで
きる放熱特性の極めて良好なカバーを有するリー
ドレスチツプキヤリアとから構成することにより
高速、高密度、高放熱性、多端子のマルチチツプ
パツケージを実現できるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す図、第２図は
第１図に示したマルチチツプパツケージの斜破断
面を示す図、第３図は、第１図に示したサブスト
レートおよび多層配線の斜破断面を示す図、およ
び第４図は、第１図に示したリードレスチツプキ
ヤリアの詳細断面図である。 第１図から第４図において、１…アルミナセラ
ミツクサブストレート、１１…入出力ピン、１２
…スルーホール配線、１３…電源配線層、１４…
グランド配線層、２…多層配線層、２１…第１層
有機高分子絶縁膜、２２…第２層有機高分子絶縁
膜、２３…第３層有機高分子絶縁膜、２４…第１
層薄膜配線、２５…第２層薄膜導配線、２６…表
面端子パツド、２７…第１層ヴイアホール、２８
…第２層ヴイアホール、２９…第３層ヴイアホー
ル、３…リードレスチツプキヤリア、３１…チツ
プキヤリアサブストレート、３２…ICチツプ、
３３…チツプキヤリアカバー、３４…チツプキヤ
リア端子。

Claims (1)

  1. 【特許請求の範囲】 １ 裏面に格子状に立てられた複数の入出力ピ
    ン、内部において複数の電源およびグランド配線
    層、および前記裏面の入出力ピンのそれぞれを裏
    面から表面に導通接続するための複数のスルーホ
    ール配線を含むアルミナセラミツク基板と、 前記アルミナセラミツク基板の表面にあつて、
    複数の薄膜導体配線層、前記薄膜導体配線層間に
    おいて相互を絶縁するための有機高分子材料より
    なる絶縁層、前記絶縁層の内部において前記配線
    層相互を導通接続するための複数のヴイアホー
    ル、および最上層において形成されたリードレス
    チツプキヤリアを接続するための複数の表面端子
    パツドを有し、前記薄膜導体配線層とヴイアホー
    ルにより前記アルミナセラミツク基板内のスルー
    ホール配線のそれぞれおよび前記表面端子パツド
    のそれぞれを相互にかつ任意に接続できるような
    構造の多層配線層と、 TAB ICチツプがリードを介してフエースダウ
    ンで上面に搭載され複数個のチツプキヤリア端子
    を下面全面に設けこれらのチツプキヤリア端子が
    それぞれ前記複数の表面端子パツドに対応配置さ
    れたチツプキヤリア基板と、前記ICチツプを収
    容するよう前記チツプキヤリア基板の上部を覆い
    前記ICチツプのダイが接着部材により接着され
    熱伝導性の良好な材料からなるチツプキヤリアカ
    バーとを有するリードレスチツプキヤリアとを含
    むことを特徴とするマルチチツプパツケージ。
JP5294483A 1983-03-29 1983-03-29 マルチチツプパツケ−ジ Granted JPS59178759A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP5294483A JPS59178759A (ja) 1983-03-29 1983-03-29 マルチチツプパツケ−ジ
DE8484103423T DE3479463D1 (en) 1983-03-29 1984-03-28 High density lsi package for logic circuits
CA000450758A CA1229155A (en) 1983-03-29 1984-03-28 High density lsi package for logic circuits
EP84103423A EP0120500B1 (en) 1983-03-29 1984-03-28 High density lsi package for logic circuits
US06/758,951 US4652970A (en) 1983-03-29 1985-07-25 High density LSI package for logic circuits
US06/896,348 US4744007A (en) 1983-03-29 1986-08-14 High density LSI package for logic circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5294483A JPS59178759A (ja) 1983-03-29 1983-03-29 マルチチツプパツケ−ジ

Publications (2)

Publication Number Publication Date
JPS59178759A JPS59178759A (ja) 1984-10-11
JPS6159534B2 true JPS6159534B2 (ja) 1986-12-17

Family

ID=12928975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5294483A Granted JPS59178759A (ja) 1983-03-29 1983-03-29 マルチチツプパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS59178759A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6269648A (ja) * 1985-09-24 1987-03-30 Nec Corp 多層配線基板
JP2561867Y2 (ja) * 1991-09-06 1998-02-04 株式会社三協精機製作所 小型発音装置
US5285018A (en) * 1992-10-02 1994-02-08 International Business Machines Corporation Power and signal distribution in electronic packaging

Also Published As

Publication number Publication date
JPS59178759A (ja) 1984-10-11

Similar Documents

Publication Publication Date Title
US4744007A (en) High density LSI package for logic circuits
TW415056B (en) Multi-chip packaging structure
US6677672B2 (en) Structure and method of forming a multiple leadframe semiconductor device
US5471366A (en) Multi-chip module having an improved heat dissipation efficiency
JP2548602B2 (ja) 半導体実装モジュール
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
JP2910670B2 (ja) 半導体実装構造
JPH08167630A (ja) チップ接続構造
JPH0758276A (ja) マルチチップ・モジュール
JP2812014B2 (ja) 半導体装置
JPH0982857A (ja) マルチチップパッケージ構造
US6509642B1 (en) Integrated circuit package
JPS6250981B2 (ja)
JPS6159534B2 (ja)
JPH04290258A (ja) マルチチップモジュール
JP4128440B2 (ja) 部品内蔵モジュール
JPH06204355A (ja) 半導体装置用パッケージ及び半導体装置
JP2841945B2 (ja) 半導体装置
JPH0677361A (ja) マルチチップモジュール
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
JPH07202120A (ja) 高放熱型メモリおよび高放熱型メモリモジュール
JPH10256413A (ja) 半導体パッケージ
JP7200460B2 (ja) パッケージ構造物
JPS6219072B2 (ja)
JPH10256414A (ja) 半導体パッケージ