JPH06204355A - 半導体装置用パッケージ及び半導体装置 - Google Patents
半導体装置用パッケージ及び半導体装置Info
- Publication number
- JPH06204355A JPH06204355A JP1693493A JP1693493A JPH06204355A JP H06204355 A JPH06204355 A JP H06204355A JP 1693493 A JP1693493 A JP 1693493A JP 1693493 A JP1693493 A JP 1693493A JP H06204355 A JPH06204355 A JP H06204355A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- board
- semiconductor chip
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 高出力で発熱量の大きな半導体チップの搭載
を可能とし、電気的特性にも優れたパッケージ及び半導
体装置を安価に提供する。 【構成】 パッケージの基体部を構成する放熱板を兼ね
た金属基板１０上に、低誘電率の電気的絶縁層を介して
配線パターンを形成した多層フレキシブル基板１２を有
する多層配線基板１６を一体に接着する。半導体チップ
２０を金属基板１０に接着し、シリコンジェル２４で封
止する。
を可能とし、電気的特性にも優れたパッケージ及び半導
体装置を安価に提供する。 【構成】 パッケージの基体部を構成する放熱板を兼ね
た金属基板１０上に、低誘電率の電気的絶縁層を介して
配線パターンを形成した多層フレキシブル基板１２を有
する多層配線基板１６を一体に接着する。半導体チップ
２０を金属基板１０に接着し、シリコンジェル２４で封
止する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置用パッケージ
及び半導体装置に関する。
及び半導体装置に関する。
【０００２】
【従来の技術】半導体装置に搭載されるＣＰＵ等の半導
体チップは高集積化が進むとともにますます高出力化し
ている。このような高出力の半導体チップを搭載するパ
ッケージとして従来はセラミックパッケージが多用され
ている。セラミックパッケージは耐熱性に優れ、放熱板
を取り付けることによって放熱特性を改善することがで
きることから大パワーの半導体チップであっても容易に
搭載でき、また配線パターンの多層化も可能であって多
ピン化にも好適に対応でき、信頼性の高いパッケージと
して提供できるからである。
体チップは高集積化が進むとともにますます高出力化し
ている。このような高出力の半導体チップを搭載するパ
ッケージとして従来はセラミックパッケージが多用され
ている。セラミックパッケージは耐熱性に優れ、放熱板
を取り付けることによって放熱特性を改善することがで
きることから大パワーの半導体チップであっても容易に
搭載でき、また配線パターンの多層化も可能であって多
ピン化にも好適に対応でき、信頼性の高いパッケージと
して提供できるからである。
【０００３】
【発明が解決しようとする課題】しかしながら、セラミ
ックパッケージはグリーンシートを積層して焼成して製
造するため、製造コストがかかり製品として高価になる
という問題点がある。また、セラミックパッケージで形
成する配線パターンはタングステンメタライズ等によっ
て形成するため電気抵抗値が高くなり、高速信号の伝播
特性が劣ること、また、配線パターンを設ける基材の誘
電率が大きいことによって信号伝播が遅延するといった
電気的特性の面で問題があった。
ックパッケージはグリーンシートを積層して焼成して製
造するため、製造コストがかかり製品として高価になる
という問題点がある。また、セラミックパッケージで形
成する配線パターンはタングステンメタライズ等によっ
て形成するため電気抵抗値が高くなり、高速信号の伝播
特性が劣ること、また、配線パターンを設ける基材の誘
電率が大きいことによって信号伝播が遅延するといった
電気的特性の面で問題があった。
【０００４】そこで、本発明はこれら問題点を解消すべ
くなされたものであり、その目的とするところは、パッ
ケージの放熱性に優れることによって大出力の半導体チ
ップを好適に搭載でき、高速信号に対する電気的特性に
もすぐれ、かつ、製造が容易で従来のセラミックパッケ
ージにくらべてはるかに安価に提供することができる半
導体装置用パッケージ及び半導体装置を提供しようとす
るものである。
くなされたものであり、その目的とするところは、パッ
ケージの放熱性に優れることによって大出力の半導体チ
ップを好適に搭載でき、高速信号に対する電気的特性に
もすぐれ、かつ、製造が容易で従来のセラミックパッケ
ージにくらべてはるかに安価に提供することができる半
導体装置用パッケージ及び半導体装置を提供しようとす
るものである。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、半導体装置用パ
ッケージとして、パッケージの基体部を構成する放熱板
を兼ねた金属基板上に、低誘電率の電気的絶縁層を介し
て配線パターンを形成した多層フレキシブル基板を有す
る多層配線基板を一体に接着して成ることを特徴とす
る。また、前記多層配線基板が、信号ラインを設けた多
層フレキシブル基板と、電源ラインおよび／または接地
ラインを設けた多層プリント基板とを複合したものであ
ることを特徴とする。また、半導体装置として前記半導
体装置用パッケージに半導体チップを搭載し、該半導体
チップを樹脂封止あるいはキャップ封止して成ることを
特徴とする。
するため次の構成を備える。すなわち、半導体装置用パ
ッケージとして、パッケージの基体部を構成する放熱板
を兼ねた金属基板上に、低誘電率の電気的絶縁層を介し
て配線パターンを形成した多層フレキシブル基板を有す
る多層配線基板を一体に接着して成ることを特徴とす
る。また、前記多層配線基板が、信号ラインを設けた多
層フレキシブル基板と、電源ラインおよび／または接地
ラインを設けた多層プリント基板とを複合したものであ
ることを特徴とする。また、半導体装置として前記半導
体装置用パッケージに半導体チップを搭載し、該半導体
チップを樹脂封止あるいはキャップ封止して成ることを
特徴とする。
【０００６】
【作用】金属基板に別体で形成した多層配線基板を接着
して半導体装置用パッケージを形成する。多層フレキシ
ブル基板は高速信号の伝播特性に優れるから、金属基板
に多層フレキシブル基板を有する多層配線基板を設ける
ことによって、放熱性に優れ、かつ電気的特性にも優れ
た半導体装置用パッケージを得ることができる。パッケ
ージの配線パターンを形成する基板に多層フレキシブル
基板を用いることによって、高密度にパターンを形成す
ることができて多ピン化に容易に対応できるとともに、
多層フレキシブル基板を有する多層配線基板はセラミッ
クス系の多層基板と比べ安価に製造でき、半導体装置用
パッケージの組み立ても容易であることから高性能を有
するパッケージを安価に提供することができる。これに
より、発熱量の多い高出力の半導体チップの搭載が可能
になり、かつ信号伝播特性等の優れた好適な半導体装置
として得ることができる。
して半導体装置用パッケージを形成する。多層フレキシ
ブル基板は高速信号の伝播特性に優れるから、金属基板
に多層フレキシブル基板を有する多層配線基板を設ける
ことによって、放熱性に優れ、かつ電気的特性にも優れ
た半導体装置用パッケージを得ることができる。パッケ
ージの配線パターンを形成する基板に多層フレキシブル
基板を用いることによって、高密度にパターンを形成す
ることができて多ピン化に容易に対応できるとともに、
多層フレキシブル基板を有する多層配線基板はセラミッ
クス系の多層基板と比べ安価に製造でき、半導体装置用
パッケージの組み立ても容易であることから高性能を有
するパッケージを安価に提供することができる。これに
より、発熱量の多い高出力の半導体チップの搭載が可能
になり、かつ信号伝播特性等の優れた好適な半導体装置
として得ることができる。
【０００７】
【実施例】以下、本発明に係る半導体装置用パッケージ
及び半導体装置の好適な実施例について説明する。本発
明に係る半導体装置用パッケージはパッケージの基体部
を構成する放熱板を兼ねた金属基板に別体で形成した多
層配線基板を接着して一体に形成したことを特徴とす
る。図１はこの半導体装置用パッケージ及び半導体装置
の一実施例の構成を示す。図で１０は上記金属基板であ
り、効果的な放熱性が得られるよう放熱特性に優れた金
属、たとえばアルニミウム、銅等で形成するとともに、
一定の厚さに形成して所要の放熱特性が得られるように
している。
及び半導体装置の好適な実施例について説明する。本発
明に係る半導体装置用パッケージはパッケージの基体部
を構成する放熱板を兼ねた金属基板に別体で形成した多
層配線基板を接着して一体に形成したことを特徴とす
る。図１はこの半導体装置用パッケージ及び半導体装置
の一実施例の構成を示す。図で１０は上記金属基板であ
り、効果的な放熱性が得られるよう放熱特性に優れた金
属、たとえばアルニミウム、銅等で形成するとともに、
一定の厚さに形成して所要の放熱特性が得られるように
している。
【０００８】上記金属基板１０には多層配線基板を接着
して半導体装置用パッケージとする。多層配線基板１６
は多層フレキシブル基板１２と多層プリント基板１４と
を一体に組み合わせて形成したものを使用し、多層配線
基板１６を接着剤で金属基板１０に接着して一体として
いる。多層配線基板１６は外形寸法を金属基板１０の外
形と同じくし、中央部に半導体チップ２０を搭載するた
めの収納穴を設けた矩形枠状に形成している。１８は多
層配線基板１６を金属基板１２に接着した接着剤層であ
る。接着剤としてはたとえば樹脂系熱硬化性接着剤が用
いられる。
して半導体装置用パッケージとする。多層配線基板１６
は多層フレキシブル基板１２と多層プリント基板１４と
を一体に組み合わせて形成したものを使用し、多層配線
基板１６を接着剤で金属基板１０に接着して一体として
いる。多層配線基板１６は外形寸法を金属基板１０の外
形と同じくし、中央部に半導体チップ２０を搭載するた
めの収納穴を設けた矩形枠状に形成している。１８は多
層配線基板１６を金属基板１２に接着した接着剤層であ
る。接着剤としてはたとえば樹脂系熱硬化性接着剤が用
いられる。
【０００９】多層配線基板１６には信号ライン、電源ラ
イン等を適宜パターンで形成するが、電気的特性を考慮
して多層フレキシブル基板１２には信号ラインを設け、
多層プリント基板１４には電源ラインと接地ラインを設
ける。多層フレキシブル基板１２はポリイミド等の低誘
電率材料を電気的絶縁層とし、この電気的絶縁層に所定
パターンで配線パターンを形成したもので、これによっ
て信号の高速伝播特性を損なわないようにすることがで
きる。また、電気的絶縁層を基材として配線パターンを
エッチング形成することにより、セラミックパッケージ
で形成するパターンよりもさらに微細なパターンを容易
に形成することができて高密度化に容易に対応すること
ができる。
イン等を適宜パターンで形成するが、電気的特性を考慮
して多層フレキシブル基板１２には信号ラインを設け、
多層プリント基板１４には電源ラインと接地ラインを設
ける。多層フレキシブル基板１２はポリイミド等の低誘
電率材料を電気的絶縁層とし、この電気的絶縁層に所定
パターンで配線パターンを形成したもので、これによっ
て信号の高速伝播特性を損なわないようにすることがで
きる。また、電気的絶縁層を基材として配線パターンを
エッチング形成することにより、セラミックパッケージ
で形成するパターンよりもさらに微細なパターンを容易
に形成することができて高密度化に容易に対応すること
ができる。
【００１０】一方、多層プリント基板１４では、電源ラ
イン、接地ラインといった高速の電気的特性が問題にな
らない配線パターンを形成し、これらパターンを別層で
設けることによって、配線パターンの形成を容易にする
とともに電気的特性面でも改善を図ることが可能であ
る。このように信号ラインと電源ライン、接地ラインを
別層に設けるようにすれば、複雑な配線パターンも容易
に形成でき、多ピン化にも好適に対応できる。
イン、接地ラインといった高速の電気的特性が問題にな
らない配線パターンを形成し、これらパターンを別層で
設けることによって、配線パターンの形成を容易にする
とともに電気的特性面でも改善を図ることが可能であ
る。このように信号ラインと電源ライン、接地ラインを
別層に設けるようにすれば、複雑な配線パターンも容易
に形成でき、多ピン化にも好適に対応できる。
【００１１】上記のように多層フレキシブル基板１２と
多層プリント基板１４の各々の特定を生かして信号ライ
ン、電源ライン等を分配することによって多層配線基板
１６を有効に利用した半導体パッケージを得ることがで
きる。これら多層フレキシブル基板１２、多層プリント
基板１４からなる多層配線基板１６の製造はセラミック
パッケージの製造にくらべてはるかに安価にでき、上記
半導体装置用パッケージはこれら多層配線基板１６を金
属基板１０に接着して一体化するものであるから、その
組み立ても容易であり、セラミックパッケージにくらべ
てはるかに安価に提供することが可能になるという利点
がある。
多層プリント基板１４の各々の特定を生かして信号ライ
ン、電源ライン等を分配することによって多層配線基板
１６を有効に利用した半導体パッケージを得ることがで
きる。これら多層フレキシブル基板１２、多層プリント
基板１４からなる多層配線基板１６の製造はセラミック
パッケージの製造にくらべてはるかに安価にでき、上記
半導体装置用パッケージはこれら多層配線基板１６を金
属基板１０に接着して一体化するものであるから、その
組み立ても容易であり、セラミックパッケージにくらべ
てはるかに安価に提供することが可能になるという利点
がある。
【００１２】図１に示す実施例のパッケージは表面実装
とするため、外部接続用に多層配線基板１６の下面にボ
ールパンプ２２を形成している。もちろん、ボールパン
プのかわりにリードピンを設けるようにしてもよい。半
導体チップを搭載する場合は、接着剤を用いて半導体チ
ップ２０を金属基板１０に接着する。金属基板１０とし
てアルミニウムあるいは銅を使用する場合は、半導体チ
ップ２０と金属基板１０との熱膨張係数の差がかなり大
きくなるが、接着剤で接合することにより接着剤層が緩
衝作用をなし、金属基板１０と半導体チップ２０との熱
応力を吸収して確実に搭載することが可能である。な
お、金属基板１０と多層フレキシブル基板、多層プリン
ト基板との熱膨張係数の差は小さいからこれらの間の熱
膨張係数差はほとんど問題にならない。
とするため、外部接続用に多層配線基板１６の下面にボ
ールパンプ２２を形成している。もちろん、ボールパン
プのかわりにリードピンを設けるようにしてもよい。半
導体チップを搭載する場合は、接着剤を用いて半導体チ
ップ２０を金属基板１０に接着する。金属基板１０とし
てアルミニウムあるいは銅を使用する場合は、半導体チ
ップ２０と金属基板１０との熱膨張係数の差がかなり大
きくなるが、接着剤で接合することにより接着剤層が緩
衝作用をなし、金属基板１０と半導体チップ２０との熱
応力を吸収して確実に搭載することが可能である。な
お、金属基板１０と多層フレキシブル基板、多層プリン
ト基板との熱膨張係数の差は小さいからこれらの間の熱
膨張係数差はほとんど問題にならない。
【００１３】金属基板１０に接合して搭載した半導体チ
ップ２０に対して、この実施例ではワイヤボンディング
によって多層フレキシブル基板１２と接続し、シリコン
ジェル２４によって半導体チップ２０を封止して半導体
装置としている。図２は半導体装置の他の実施例の構成
を示す。この実施例では半導体チップ２０を直接金属基
板１０に接合せず、金属基板１０に多層配線基板１６を
接合し、多層配線基板１６に半導体チップ２０を接合し
ている。図３は半導体装置のさらに他の実施例の構成を
示す。この実施例では半導体チップ２０をパッケージに
搭載してシリコンジェル２４で封止した後、セラミック
キャップ２６でキャップシールしている。また、ボール
バンプのかわりにリードピン２８を立設している。な
お、シリコンジェルのかわりにポッティング樹脂を使用
することもできる。
ップ２０に対して、この実施例ではワイヤボンディング
によって多層フレキシブル基板１２と接続し、シリコン
ジェル２４によって半導体チップ２０を封止して半導体
装置としている。図２は半導体装置の他の実施例の構成
を示す。この実施例では半導体チップ２０を直接金属基
板１０に接合せず、金属基板１０に多層配線基板１６を
接合し、多層配線基板１６に半導体チップ２０を接合し
ている。図３は半導体装置のさらに他の実施例の構成を
示す。この実施例では半導体チップ２０をパッケージに
搭載してシリコンジェル２４で封止した後、セラミック
キャップ２６でキャップシールしている。また、ボール
バンプのかわりにリードピン２８を立設している。な
お、シリコンジェルのかわりにポッティング樹脂を使用
することもできる。
【００１４】図４は上記半導体装置を実際に実装した様
子を示す。この実施例ではマザーボード２９に表面実装
するとともに、半導体装置の熱放散性を改善するため、
金属基板１０の外面上に放熱フィン３０を取り付けてい
る。半導体装置は図のようにキャビティダウン構造で表
面実装することにより放熱フィン３０の取り付けが容易
に可能になる。なお、マザーボード２９とシリコンジェ
ル２４との隙間にサーマルゲル２５を介在させることに
より半導体チップ２０の熱放散性をさらに改善すること
ができる。
子を示す。この実施例ではマザーボード２９に表面実装
するとともに、半導体装置の熱放散性を改善するため、
金属基板１０の外面上に放熱フィン３０を取り付けてい
る。半導体装置は図のようにキャビティダウン構造で表
面実装することにより放熱フィン３０の取り付けが容易
に可能になる。なお、マザーボード２９とシリコンジェ
ル２４との隙間にサーマルゲル２５を介在させることに
より半導体チップ２０の熱放散性をさらに改善すること
ができる。
【００１５】図５は一つのパッケージに複数の半導体チ
ップ２０を搭載したマルチチップタイプの半導体装置の
構成例を示す。この場合も金属基板１０に多層配線基板
１６を接合して形成し、多層配線基板１６に複数個の半
導体チップ２０を搭載可能に所要の配線パターンを形成
する。多層配線基板１６は半導体チップ２０の配置に合
わせて適宜パターンで配線パターンを形成することは容
易であり、配線パターンを高密度に形成することも容易
に可能であるからマルチチップタイプの製品に対しても
好適に利用することができる。
ップ２０を搭載したマルチチップタイプの半導体装置の
構成例を示す。この場合も金属基板１０に多層配線基板
１６を接合して形成し、多層配線基板１６に複数個の半
導体チップ２０を搭載可能に所要の配線パターンを形成
する。多層配線基板１６は半導体チップ２０の配置に合
わせて適宜パターンで配線パターンを形成することは容
易であり、配線パターンを高密度に形成することも容易
に可能であるからマルチチップタイプの製品に対しても
好適に利用することができる。
【００１６】以上、金属基板１０に多層配線基板１６を
接着して一体に形成した半導体パッケージ及び半導体装
置について説明したが、これら実施例ではその基体部を
熱放散性に優れた金属基板によって形成しているから、
従来はセラミックパッケージに搭載していたような発熱
量の大きな高出力の半導体チップであっても容易に搭載
することが可能になる。また、信号ライン、電源ライン
等も微細に高密度で形成することが容易に可能であり、
多ピン化にも好適に対応できるとともに、多層配線基板
１６の特性からセラミックパッケージ等とくらべて電気
的特性面でも優れたパッケージとして提供することが可
能になる。
接着して一体に形成した半導体パッケージ及び半導体装
置について説明したが、これら実施例ではその基体部を
熱放散性に優れた金属基板によって形成しているから、
従来はセラミックパッケージに搭載していたような発熱
量の大きな高出力の半導体チップであっても容易に搭載
することが可能になる。また、信号ライン、電源ライン
等も微細に高密度で形成することが容易に可能であり、
多ピン化にも好適に対応できるとともに、多層配線基板
１６の特性からセラミックパッケージ等とくらべて電気
的特性面でも優れたパッケージとして提供することが可
能になる。
【００１７】なお、上記実施例においては多層配線基板
１６として多層フレキシブル基板１２と多層プリント基
板１４の複合構造を有するものを使用したが、パッケー
ジの用途によっては多層フレキシブル基板のみで構成し
てももちろんかまわない。たとえば、信号ライン、電源
ライン、接地ラインを別層にし、マイクロストリップラ
イン構造で特性インピーダンスをマッチングさせるよう
にすることもできるし、電気的特性としてさほど高特性
が必要でないような場合には、安価に形成できる多層プ
リント基板のみによって形成することが可能である。
１６として多層フレキシブル基板１２と多層プリント基
板１４の複合構造を有するものを使用したが、パッケー
ジの用途によっては多層フレキシブル基板のみで構成し
てももちろんかまわない。たとえば、信号ライン、電源
ライン、接地ラインを別層にし、マイクロストリップラ
イン構造で特性インピーダンスをマッチングさせるよう
にすることもできるし、電気的特性としてさほど高特性
が必要でないような場合には、安価に形成できる多層プ
リント基板のみによって形成することが可能である。
【００１８】
【発明の効果】本発明に係る半導体装置用パッケージ及
び半導体装置によれば、上述したように、高出力で発熱
量の大きな半導体チップであっても好適に搭載でき、高
速信号等に対する電気的特性にも優れた製品を安価に提
供することができる等の著効を奏する。
び半導体装置によれば、上述したように、高出力で発熱
量の大きな半導体チップであっても好適に搭載でき、高
速信号等に対する電気的特性にも優れた製品を安価に提
供することができる等の著効を奏する。
【図１】半導体装置の一実施例の構成を示す断面図であ
る。
る。
【図２】半導体装置の他の実施例の構成を示す断面図で
ある。
ある。
【図３】半導体装置のさらに他の実施例の構成を示す断
面図である。
面図である。
【図４】半導体装置を実装した状態を示す断面図であ
る。
る。
【図５】マルチチップタイプの半導体装置の実施例を示
し、(a) は断面図、(b) は平面図である。
し、(a) は断面図、(b) は平面図である。
１０ 金属基板 １２ 多層フレキシブル基板 １４ 多層プリント基板 １６ 多層配線基板 １８ 接着剤層 ２０ 半導体チップ ２２ ボールバンプ ２４ シリコンジェル ２５ サーマルゲル ２６ セラミックキャップ ２８ リードピン ３０ 放熱フィン
Claims (3)
- 【請求項１】 パッケージの基体部を構成する放熱板を
兼ねた金属基板上に、低誘電率の電気的絶縁層を介して
配線パターンを形成した多層フレキシブル基板を有する
多層配線基板を一体に接着して成ることを特徴とする半
導体装置用パッケージ。 - 【請求項２】 多層配線基板が、信号ラインを設けた多
層フレキシブル基板と、電源ラインおよび／または接地
ラインを設けた多層プリント基板とを複合したものであ
ることを特徴とする請求項１記載の半導体装置用パッケ
ージ。 - 【請求項３】 請求項１または２記載の半導体装置用パ
ッケージに半導体チップを搭載し、該半導体チップを樹
脂封止あるいはキャップ封止して成ることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1693493A JP3253154B2 (ja) | 1993-01-06 | 1993-01-06 | 半導体装置用パッケージ及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1693493A JP3253154B2 (ja) | 1993-01-06 | 1993-01-06 | 半導体装置用パッケージ及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204355A true JPH06204355A (ja) | 1994-07-22 |
| JP3253154B2 JP3253154B2 (ja) | 2002-02-04 |
Family
ID=11929958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1693493A Expired - Fee Related JP3253154B2 (ja) | 1993-01-06 | 1993-01-06 | 半導体装置用パッケージ及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3253154B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0701278A3 (en) * | 1994-09-08 | 1997-03-26 | Shinko Electric Ind Co | Semiconductor device and manufacturing method |
| KR100244090B1 (ko) * | 1995-08-07 | 2000-02-01 | 김규현 | 패키지형 집적회로장치와 그 제조방법 |
| KR100257926B1 (ko) * | 1996-01-19 | 2000-06-01 | 모기 쥰이찌 | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 |
| KR100271836B1 (ko) * | 1995-10-31 | 2000-11-15 | 엔에치케이 스프링 컴퍼니 리미티드 | 금속성 전자 부품 패키지 장치 |
| CN100403532C (zh) * | 2005-08-19 | 2008-07-16 | 南茂科技股份有限公司 | 散热型球格阵列封装结构 |
| WO2011081249A1 (en) * | 2010-01-04 | 2011-07-07 | Wavenics Inc. | Package module structure for high power device with metal substrate and method of manufacturing the same |
| US10312205B2 (en) | 2016-06-23 | 2019-06-04 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
-
1993
- 1993-01-06 JP JP1693493A patent/JP3253154B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0701278A3 (en) * | 1994-09-08 | 1997-03-26 | Shinko Electric Ind Co | Semiconductor device and manufacturing method |
| KR100244090B1 (ko) * | 1995-08-07 | 2000-02-01 | 김규현 | 패키지형 집적회로장치와 그 제조방법 |
| KR100271836B1 (ko) * | 1995-10-31 | 2000-11-15 | 엔에치케이 스프링 컴퍼니 리미티드 | 금속성 전자 부품 패키지 장치 |
| KR100257926B1 (ko) * | 1996-01-19 | 2000-06-01 | 모기 쥰이찌 | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 |
| CN100403532C (zh) * | 2005-08-19 | 2008-07-16 | 南茂科技股份有限公司 | 散热型球格阵列封装结构 |
| WO2011081249A1 (en) * | 2010-01-04 | 2011-07-07 | Wavenics Inc. | Package module structure for high power device with metal substrate and method of manufacturing the same |
| US8497586B2 (en) | 2010-01-04 | 2013-07-30 | Lumens Co., Ltd. | Package module structure for high power device with metal substrate and method of manufacturing the same |
| US10312205B2 (en) | 2016-06-23 | 2019-06-04 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3253154B2 (ja) | 2002-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6265771B1 (en) | Dual chip with heat sink | |
| KR100310398B1 (ko) | 열전도체를구비한패드어레이반도체소자및그제조방법 | |
| JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| US6630373B2 (en) | Ground plane for exposed package | |
| KR100283636B1 (ko) | 반도체패키지및반도체실장부품 | |
| US6857470B2 (en) | Stacked chip package with heat transfer wires | |
| JPH0548000A (ja) | 半導体装置 | |
| JPH09167813A (ja) | 集積回路パッケージ | |
| US6858932B2 (en) | Packaged semiconductor device and method of formation | |
| JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| US6509642B1 (en) | Integrated circuit package | |
| JP2812014B2 (ja) | 半導体装置 | |
| US20040173898A1 (en) | Semiconductor apparatus having system-in-package arrangement with improved heat dissipation | |
| JPS6250981B2 (ja) | ||
| TWM615149U (zh) | 四方扁平無引腳封裝結構 | |
| US6137174A (en) | Hybrid ASIC/memory module package | |
| JPH07202120A (ja) | 高放熱型メモリおよび高放熱型メモリモジュール | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JPS61168926A (ja) | 樹脂基板 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JP2892687B2 (ja) | 半導体素子用パツケージ | |
| JP3831173B2 (ja) | 半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |