JPH0982857A - マルチチップパッケージ構造 - Google Patents

マルチチップパッケージ構造

Info

Publication number
JPH0982857A
JPH0982857A JP23802895A JP23802895A JPH0982857A JP H0982857 A JPH0982857 A JP H0982857A JP 23802895 A JP23802895 A JP 23802895A JP 23802895 A JP23802895 A JP 23802895A JP H0982857 A JPH0982857 A JP H0982857A
Authority
JP
Japan
Prior art keywords
heat dissipation
heat
wiring board
printed wiring
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23802895A
Other languages
English (en)
Other versions
JP2803603B2 (ja
Inventor
Kazuyuki Mitsukubo
和幸 三窪
Masakazu Kimura
正和 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7238028A priority Critical patent/JP2803603B2/ja
Publication of JPH0982857A publication Critical patent/JPH0982857A/ja
Application granted granted Critical
Publication of JP2803603B2 publication Critical patent/JP2803603B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 プリント配線基板と薄膜多層配線層で構成さ
れる複合基板上に搭載された、集積回路素子から発生す
る熱を効率的に放散することで、動作時の最大温度を許
容温度以下に抑えて高い信頼性を得る。 【構成】 低誘電率絶縁体と導体から成る薄膜多層配線
層５の表面に形成されたダイパッド８を介して高集積回
路素子１がフェースアップで搭載され、集積回路素子上
の電極とＯＬＢパッド９とはボンディングワイヤ７方式
によって接続されている。高集積回路素子から発生する
熱は、実装エリア内の薄膜多層配線層からプリント配線
基板４裏面まで達する第１の放熱ヴィア２と、第２の放
熱ヴィア３を通じ、プリント配線基板裏面に接合された
外部入出力ピン６ｃによって厚みを制御された放熱板１
１を介して効率的に放散を行う第１流路と、プリント配
線基板内に複数枚挿入した放熱プレート１２を介してプ
リント配線基板全体へ効率的に熱放散を行う第２流路が
備えられ、これらいずれも高熱伝導性に優れるＣｕ材料
が用いられている。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術の分野】本発明はプリント配線基板
上に薄膜多層配線層を施したマルチチップパッケージに
関し、特に高速集積回路素子・高発熱集積回路素子が搭
載可能な構造に関するものである。
【０００２】
【従来の技術】図４は、高速集積回路素子・高発熱集積
回路素子が搭載可能な構造とされている従来のマルチチ
ップパッケージにプリント配線基板技術を用いた場合の
構造の一例を示す断面図である。
【０００３】図に於いて、プリント配線基板４は熱の放
熱率が低く熱的制限を受ける為、高集積回路素子１はフ
ェースダウンで搭載し、電気的な接続方法にはＴＡＢ
（Ｔａｐｅ Ａｕｔｏｍｅｔｅｄ Ｂｏｎｄｉｎｇ）．
ＢＧＡ（Ｂｏｌｌ ＧｒｉｄＡｒａｙ）方式等を採用
し、放熱は高集積回路素子１の裏面にヒートシンク１３
などを直接接合して熱放散する方法がとられている。
【０００４】この場合、高密度集積回路素子１の面積よ
りヒートシンク１３の面積が大きくなる為、ＴＡＢリー
ド１５等への負荷低減の為、プリント配線基板４から貫
通するヒートシンク固定用ネジ１４を有している。
【０００５】
【発明が解決しようとする課題】上述した従来のマルチ
チップパッケージ構造では、プリント配線基板からの放
熱率が低いためフェースアップ実装ができないという難
点がある。この事は、比較的実装が容易で安価なボンデ
ィングワイヤ方式を採用できないのでコストアップとな
る。
【０００６】また、高集積回路素子裏面に直接ヒートシ
ンク等を接合して放熱する形態の為、高集積回路素子と
放熱器の接合面に、例えば、高熱伝導材を用いて接合し
た場合、接着強度が強く熱膨張係数の不整合により、配
線基板やＴＡＢリード線などに亀裂や破断など発生する
ため、低熱伝導性の接着剤を用いることによる放熱性能
が低下するという問題があった。
【０００７】本発明の目的は、これらの問題、すなわち
従来の構造では実装が容易で安価なフェースアップ実装
によるボンディングワイヤ方式が採用できないこと、及
びフェースダウン実装における高集積回路素子とヒート
シンク等の接合部の不整合等の問題を除去し、電気的特
性および放熱性能にも優れ、なおかつ基板．実装コスト
を低価格に抑えたマルチチップパッケージの提供するこ
とにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係わるマルチチップパッケージの第１の構
造は、プリント配線基板と、該基板下面に接続する外部
入出力ピンと、プリント配線基板表面に低誘電率の絶縁
体と導体からなる薄膜多層配線層を有し、該薄膜多層配
線層上には高集積回路素子を含む複数の受動部品が搭載
されるマルチチップパッケージにおいて、薄膜多層配線
層には、高集積回路素子搭載面からプリント配線基板表
面に達する高熱伝導性の第１の放熱ヴィアが備えられ、
該第１の放熱ヴィアは、プリント配線基板表裏に貫通す
る第１の放熱ヴィアより伝熱面積が大きな高熱伝導性の
第２の放熱ヴィアと、電気的および熱的に接合している
ことを特徴とする。
【０００９】また、本発明のマルチチップパッケージの
第２の構造は、ストッパー付き外部入出力ピンによっ
て、プリント配線基板とマザーボードの間に隙間を設
け、前記プリント配線基板裏面に、片面に凹凸を有し、
かつ第２の放熱ヴィアと熱的に結合されている高熱伝導
性の放熱板が接合されていることを特徴とする。
【００１０】さらに、本発明に係わるマルチチップパッ
ケージの第３の構造は、プリント配線基板内装に高熱伝
導性の放熱プレートを複数枚設け、該放熱プレートが第
１の放熱ヴィアおよび第２の放熱ヴィアと電気的および
熱的に接合していること、また放熱版が接合されている
場合には放熱プレートが第１の放熱ヴィア、第２の放熱
ヴィアに加えて放熱板とも電気的および熱的に接合して
いることを特徴とする。
【００１１】本発明によれば、高発熱集積回路素子から
発生する熱を、薄膜多層配線層およびプリント配線基板
に設けられた高熱伝導性の放熱ヴィア．放熱板．放熱プ
レートを介して効率的に放熱することにより、フェース
アップ実装による低価格化が可能となる。
【００１２】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
【００１３】
【実施例１】図１は、本発明の第１の実施例を示す図で
あって、マルチチップパッケージに搭載される高集積回
路素子部分を拡大した断面図である。
【００１４】図１に示すように、低誘電率絶縁体と導体
から成る薄膜多層配線層５の表面には高集積回路素子１
がダイパッド８を介してフェースアップ方式で搭載さ
れ、高集積回路素子１上の電極とＯＬＢパッド９とはボ
ンディングワイヤ７方式によって接続されている。さら
に、高集積回路素子１搭載エリアのダイパッド８からプ
リント配線基板４の表面に達する高熱伝導性の第１の放
熱ヴィア２と、この第１の放熱ヴィア２と熱的に結合が
とれると共に伝熱面積が第１の放熱ヴィア２より大きく
プリント配線基板４の表裏に貫通する第２の放熱ヴィア
が設けられている。
【００１５】この構成におけるマルチチップパッケージ
では、ダイパッド８と第１放熱ヴィア２は共に熱伝導性
の優れたＣｕ導体材料が使用され、形成方法は従来公知
のフォトリソ技術による電解メッキ法で微細配線パター
ンと共に形成し、ダイパッドおよび放熱ヴィアはグラン
ド電位として電気的および熱的に接続されている。
【００１６】ここで、ダイパッド８の下に形成された第
１の放熱ヴィア２は数１０ミクロン径の導体柱を数１０
０ミクロン格子上に配置し、その総面積はダイパッド８
の面積比２％以上を占め、合計放熱ヴィア数は１０の３
乗オーダとなり、高集積回路素子１より発生する熱を均
一に放散することが可能となる。
【００１７】また、この第１の放熱ヴィア２の位置する
格子間には微細なＣｕ導体配線が同時形成され、この事
より配線効率が上がるため基板厚みを薄く抑えることが
できる。
【００１８】一方、プリント基板４の表裏に貫通する第
２の放熱ヴィア３は数１００ミクロン径の熱伝導性に優
れたＣｕ材料を用いた導体柱が数ミリ格子上に挿入さ
れ、その総面積はダイパッド８の面積比４％以上を占
め、合計放熱ヴィア数は１０の２乗オーダとなり、第１
の放熱ヴィア２より伝熱面積が広いため効率的に熱放散
することが可能となる。また、第１の放熱ヴィアと第２
の放熱ヴィアの接合面は、プリント配線技術による銅箔
プレートがグランド電位として形成され、電気的および
熱的に効率的に接続されている。
【００１９】
【実施例２】図２は、本発明の第２の実施例を示す図で
あって、マルチチップパッケージに搭載される高集積回
路素子部分を拡大した断面図である。
【００２０】図２に示すように、高集積回路素子１より
発生する熱の流路として、上述した第１の放熱ヴィア２
と第２の放熱ヴィア３が備えられ、さらにプリント配線
基板４の裏面に接合した放熱板１２が設けられている。
【００２１】また、プリント配線基板４の裏面には外部
入出力ピン６ｂ、６ｃが接合し、入出力ピン６ｃには、
マザーボードとプリント配線基板４の隙間を任意に制御
するためにストッパーが設けられている。
【００２２】この構成におけるマルチチップパッケージ
では、本発明の第１の実施例に比べて高集積回路素子１
の消費電力が大きくなった時により有効となる。
【００２３】高集積回路素子１より発生した熱は上述し
た第１、第２の放熱ヴィアを通じ、効率的にプリント配
線基板裏面に到達する。
【００２４】そこで、プリント配線基板裏面に第２の放
熱ヴィアと熱的結合が取れるように、高熱伝導性のＣｕ
導体材料を用いた放熱板１２を導伝性接着剤を介して接
合する。
【００２５】ここで、放熱板は厚みに比例して熱抵抗が
変動するので、搭載した高集積回路素子の最大発熱温度
が許容温度以下となるよう、プリント配線基板裏面に接
合されたストッパー付き外部入出力ピン６ｃによって、
プリント配線基板とマザーボードの間に隙間を設け、任
意の放熱板厚みを決定する。また、放熱板の片面には凹
凸を設けることにより、外部入出力ピン隙間から流入す
る冷却空気による伝熱効果が期待できる。
【００２６】
【実施例３】図３は、本発明の第３の実施例を示す図で
あって、マルチチップパッケージに搭載される高集積回
路素子部分を拡大した断面図である。
【００２７】図に示すように、高集積回路素子１より発
生する熱の流路として、上述した第１．第２の放熱ヴィ
アおよびプリント配線板裏面に放熱板が備えられ、さら
に、プリント基板には複数の放熱用プレート１０が内装
されている。
【００２８】この構成におけるマルチチップパッケージ
では、本発明の第２の実施例に比べて高集積回路素子１
の消費電力がさらに大きくなった時、有効となる。
【００２９】高集積回路素子より発生した熱は上述した
第１、第２の放熱ヴィアおよびプリント配線基板裏面に
接合した放熱板に、ある広がりをもって到達する。
【００３０】そこで、高集積回路素子から発生した熱
が、上述した第１．第２の放熱ヴィアを通じプリント配
線基板裏面に接合した放熱板に放散する熱流路を、例え
ば第１流路と呼ぶと、第１．第２の放熱ヴィアを通じプ
リント配線基板内に熱伝導性に優れたＣｕ材料を用いて
電解めっき法により複数形成された放熱プレートに放散
する熱流路を第２流路と呼ぶことができる。
【００３１】ここで、プリント基板内装の放熱プレート
は高集積回路素子発熱源からある広がりを持って基板に
到達する。実際に放熱プレートがない場合には、プリン
ト基板自体の熱伝導率が低くこのことが抵抗となるた
め、第１．第２放熱ヴィアと放熱板部分での熱放散しか
期待できないが、高熱伝導性の放熱プレートを複数挿入
することにより、熱流面積が実効的に広がることになる
ので、実施例２より数段熱抵抗を小さくすることができ
る。従って、放熱板がない場合（実施例１）においても
放熱プレートを用いることでその効果を確認することが
可能である。
【００３２】なお、プリント配線基板上の薄膜多層配線
層の材料は特に限定されないが、低誘電率ＢＣＢ（Ｂｅ
ｎｚｏｃｙｃｌｏｂｕｔｅｎ）絶縁体と微細Ｃｕ導体配
線層を形成するとより基板厚みを抑えることができる。
【００３３】
【発明の効果】以上説明したように、本発明によるマル
チチップパッケージは、フェースアップで搭載された高
集積回路素子から発生する熱を、実装エリア内にプリン
ト配線基板裏面まで貫通する放熱ヴィアと、プリント配
線基板裏面に接合された放熱板と、プリント配線基板内
に複数枚挿入された放熱プレート等いずれも高熱伝導性
に優れるＣｕ材料を用いて備えることにより、効率的に
放散が行われるため、動作時の集積回路素子の最大発熱
温度を許容温度以下に抑え高い信頼性を得ることが可能
となる。尚、今回の実施例によると、本発明によるマル
チチップパッケージに搭載できる集積回路素子の総発熱
量は１０数ワットまで可能であることが示された。した
がって、プリント配線基板技術と薄膜多層配線技術を組
み合わせた複合技術による高速処理用高集積回路素子等
を搭載した高密度実装化が可能となる。
【００３４】また、微細化が可能なことから基板厚みが
抑えられ、なおかつフェースアップ実装によるボンディ
ングワイヤー方式が採用できることなどから、従来より
高性能で低価格なマルチチップが提供できる。
【図面の簡単な説明】
【図１】本発明のマルチチップパッケージ構造の第１の
実施例を示す断面図である。
【図２】本発明のマルチチップパッケージ構造の第２の
実施例を示す断面図である。
【図３】本発明のマルチチップパッケージ構造の第３の
実施例を示す断面図である。
【図４】従来のマルチチップパッケージ構造を示す断面
図である。
【符号の説明】
１ 高集積回路素子 ２ 第１放熱ヴィア ３ 第２放熱ヴィア ４ プリント配線基板 ５ 薄膜多層回路配線層 ６ａ 入出力ピンａ ６ｂ 入出力ピンｂ ６ｃ ストッパー付き入出力ピンｃ ７ ワイヤー ８ ダイパッド ９ ＯＬＢパッド １０ 貫通スルーホール １１ 放熱板 １２ 放熱プレート １３ ヒートシンク １４ ヒートシンク固定用ネジ １５ ＴＡＢリード

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】プリント配線基板と、該基板下面に接続す
    る外部入出力ピンと、前記プリント配線基板表面に低誘
    電率の絶縁体と導体からなる薄膜多層配線層を有し、該
    薄膜多層配線層上には高集積回路素子を含む複数の受動
    部品が搭載されるマルチチップパッケージにおいて、前
    記薄膜多層配線層には、前記高集積回路素子搭載面から
    前記プリント配線基板表面に達する高熱伝導性の第１の
    放熱ヴィアが備えられ、該第１の放熱ヴィアは、前記プ
    リント配線基板表裏に貫通する第１の放熱ヴィアより伝
    熱面積が大きな高熱伝導性の第２の放熱ヴィアと、電気
    的および熱的に接合していることを特徴とするマルチチ
    ップパッケージ構造。
  2. 【請求項２】ストッパー付き外部入出力ピンによって、
    プリント配線基板とマザーボードの間に隙間を設け、前
    記プリント配線基板裏面に、片面に凹凸を有し、かつ第
    ２の放熱ヴィアと熱的に結合されている高熱伝導性の放
    熱板が接合されていることを特徴とする請求項１記載の
    マルチチップパッケージ構造。
  3. 【請求項３】プリント配線基板内装に高熱伝導性の放熱
    プレートを複数枚設け、該放熱プレートが第１の放熱ヴ
    ィアおよび第２の放熱ヴィアと電気的および熱的に接合
    していることを特徴とする請求項１記載のマルチチップ
    パッケージ構造。
  4. 【請求項４】プリント配線基板内装に高熱伝導性の放熱
    プレートを複数枚設け、該放熱プレートが第１の放熱ヴ
    ィア、第２の放熱ヴィアおよび放熱板と電気的および熱
    的に接合していることを特徴とする請求項２記載のマル
    チチップパッケージ構造。
JP7238028A 1995-09-18 1995-09-18 マルチチップパッケージ構造 Expired - Lifetime JP2803603B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7238028A JP2803603B2 (ja) 1995-09-18 1995-09-18 マルチチップパッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7238028A JP2803603B2 (ja) 1995-09-18 1995-09-18 マルチチップパッケージ構造

Publications (2)

Publication Number Publication Date
JPH0982857A true JPH0982857A (ja) 1997-03-28
JP2803603B2 JP2803603B2 (ja) 1998-09-24

Family

ID=17024101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7238028A Expired - Lifetime JP2803603B2 (ja) 1995-09-18 1995-09-18 マルチチップパッケージ構造

Country Status (1)

Country Link
JP (1) JP2803603B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1139353A2 (en) * 2000-03-30 2001-10-04 Victor Company Of Japan, Ltd. Production method of thin film resistance element formed on printed circuit board, and thin film resistance element employing the method
JP2002094247A (ja) * 2000-09-14 2002-03-29 Sony Corp 高周波モジュール装置及びその製造方法
KR100395862B1 (ko) * 2000-03-09 2003-08-27 엔이씨 일렉트로닉스 코포레이션 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
KR100418851B1 (ko) * 2001-12-18 2004-02-18 오리온전기 주식회사 Ｌｔｃｃ－ｍ 모듈에서의 방열 비아 형성 방법
KR100464562B1 (ko) * 2000-06-13 2004-12-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US7902648B2 (en) * 2002-03-04 2011-03-08 Micron Technology, Inc. Interposer configured to reduce the profiles of semiconductor device assemblies, packages including the same, and methods
KR101481405B1 (ko) * 2008-06-12 2015-01-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN105977227A (zh) * 2016-06-20 2016-09-28 东莞市联洲知识产权运营管理有限公司 一种复合基板的集成电路封装
EP3118899A1 (en) * 2015-06-09 2017-01-18 Olympus Corporation Cooling structure for photoelectric conversion element
WO2018216627A1 (ja) * 2017-05-22 2018-11-29 株式会社ソニー・インタラクティブエンタテインメント 電子機器

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4832474A (ja) * 1971-08-27 1973-04-28
JPS5384164A (en) * 1976-12-30 1978-07-25 Fujitsu Ltd Ceramic circuit board
JPS5746664A (en) * 1980-09-01 1982-03-17 Hitachi Ltd Commutator type rotary electric machine
JPS59210691A (ja) * 1983-05-16 1984-11-29 日立化成工業株式会社 半導体素子搭載用配線板
JPS60247992A (ja) * 1984-05-23 1985-12-07 株式会社日立製作所 集積回路チツプ実装基板
JPH02151055A (ja) * 1988-12-01 1990-06-11 Hitachi Ltd 半導体装置
JPH0358451A (ja) * 1989-07-26 1991-03-13 Nec Kyushu Ltd ピングリッドアレイ型パッケージ
JPH05218226A (ja) * 1992-02-03 1993-08-27 Nec Corp 多層配線基板
JPH065994A (ja) * 1992-06-18 1994-01-14 Mitsubishi Electric Corp 多層プリント配線板
JPH0613491A (ja) * 1992-03-11 1994-01-21 Toshiba Corp 多層配線基板
JPH0669613A (ja) * 1992-08-20 1994-03-11 Ibiden Co Ltd プリント配線板
JPH0677281U (ja) * 1993-03-31 1994-10-28 ファナック株式会社 多層プリント基板
JPH07130909A (ja) * 1993-11-04 1995-05-19 Ibiden Co Ltd 窒化アルミニウム多層基板

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4832474A (ja) * 1971-08-27 1973-04-28
JPS5384164A (en) * 1976-12-30 1978-07-25 Fujitsu Ltd Ceramic circuit board
JPS5746664A (en) * 1980-09-01 1982-03-17 Hitachi Ltd Commutator type rotary electric machine
JPS59210691A (ja) * 1983-05-16 1984-11-29 日立化成工業株式会社 半導体素子搭載用配線板
JPS60247992A (ja) * 1984-05-23 1985-12-07 株式会社日立製作所 集積回路チツプ実装基板
JPH02151055A (ja) * 1988-12-01 1990-06-11 Hitachi Ltd 半導体装置
JPH0358451A (ja) * 1989-07-26 1991-03-13 Nec Kyushu Ltd ピングリッドアレイ型パッケージ
JPH05218226A (ja) * 1992-02-03 1993-08-27 Nec Corp 多層配線基板
JPH0613491A (ja) * 1992-03-11 1994-01-21 Toshiba Corp 多層配線基板
JPH065994A (ja) * 1992-06-18 1994-01-14 Mitsubishi Electric Corp 多層プリント配線板
JPH0669613A (ja) * 1992-08-20 1994-03-11 Ibiden Co Ltd プリント配線板
JPH0677281U (ja) * 1993-03-31 1994-10-28 ファナック株式会社 多層プリント基板
JPH07130909A (ja) * 1993-11-04 1995-05-19 Ibiden Co Ltd 窒化アルミニウム多層基板

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395862B1 (ko) * 2000-03-09 2003-08-27 엔이씨 일렉트로닉스 코포레이션 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
EP1139353A2 (en) * 2000-03-30 2001-10-04 Victor Company Of Japan, Ltd. Production method of thin film resistance element formed on printed circuit board, and thin film resistance element employing the method
EP1139353A3 (en) * 2000-03-30 2004-01-21 Victor Company Of Japan, Ltd. Production method of thin film resistance element formed on printed circuit board, and thin film resistance element employing the method
KR100464562B1 (ko) * 2000-06-13 2004-12-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
JP2002094247A (ja) * 2000-09-14 2002-03-29 Sony Corp 高周波モジュール装置及びその製造方法
KR100418851B1 (ko) * 2001-12-18 2004-02-18 오리온전기 주식회사 Ｌｔｃｃ－ｍ 모듈에서의 방열 비아 형성 방법
US7902648B2 (en) * 2002-03-04 2011-03-08 Micron Technology, Inc. Interposer configured to reduce the profiles of semiconductor device assemblies, packages including the same, and methods
KR101481405B1 (ko) * 2008-06-12 2015-01-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
EP3118899A1 (en) * 2015-06-09 2017-01-18 Olympus Corporation Cooling structure for photoelectric conversion element
US10020407B2 (en) 2015-06-09 2018-07-10 Olympus Corporation Cooling structure for photoelectric conversion element
CN105977227A (zh) * 2016-06-20 2016-09-28 东莞市联洲知识产权运营管理有限公司 一种复合基板的集成电路封装
WO2018216627A1 (ja) * 2017-05-22 2018-11-29 株式会社ソニー・インタラクティブエンタテインメント 電子機器
JPWO2018216627A1 (ja) * 2017-05-22 2019-12-12 株式会社ソニー・インタラクティブエンタテインメント 電子機器
US11393737B2 (en) 2017-05-22 2022-07-19 Sony Interactive Entertainment Inc. Electronic equipment

Also Published As

Publication number Publication date
JP2803603B2 (ja) 1998-09-24

Similar Documents

Publication Publication Date Title
US6580611B1 (en) Dual-sided heat removal system
US4744007A (en) High density LSI package for logic circuits
US5729433A (en) Multiple chip module assembly for top of mother board
US5586007A (en) Circuit board having improved thermal radiation
EP0836227A2 (en) Heat conductive substrate mounted in PC board hole for transferring heat from IC to heat sink
JPH07106477A (ja) 熱伝導板付きヒートシンクアセンブリ
JPH04330745A (ja) 可撓性相互接続モジュール
WO2004008817A2 (en) A multi-configuration processor-memory device
JP3603354B2 (ja) 混成集積回路装置
JP2803603B2 (ja) マルチチップパッケージ構造
JPH06309532A (ja) Ｉｃカード
JP3446818B2 (ja) 半導体装置の実装構造、及びその製造方法
JP2845227B2 (ja) マルチチップモジュールの実装構造
JP3312611B2 (ja) フィルムキャリア型半導体装置
US6303877B2 (en) Multilayer thin-film wiring board
JPH09126670A (ja) ヒートパイプ式ヒートシンク
JPH07106721A (ja) プリント回路板及びその放熱方法
KR100952850B1 (ko) 개선된 열 에너지 소산을 가진 인쇄 회로 기판 어셈블리
JP7236930B2 (ja) 放熱装置
JPH07321471A (ja) 多層基板
JP2002151634A (ja) 基板放熱装置
JP3207248B2 (ja) 半導体装置
JPH07273462A (ja) 電子部品搭載用基板
JP2000323627A (ja) フィルムキャリア型半導体装置
JP3460930B2 (ja) 電子回路パッケージ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980616