JP3207248B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3207248B2 JP3207248B2 JP16594392A JP16594392A JP3207248B2 JP 3207248 B2 JP3207248 B2 JP 3207248B2 JP 16594392 A JP16594392 A JP 16594392A JP 16594392 A JP16594392 A JP 16594392A JP 3207248 B2 JP3207248 B2 JP 3207248B2
- Authority
- JP
- Japan
- Prior art keywords
- thin
- multilayer wiring
- semiconductor element
- film multilayer
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
- B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
- B29C45/14467—Joining articles or parts of a single article
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、熱伝達経路を備えた薄
膜多層配線板に所要の半導体素子（半導体チップ）を搭
載・実装した構成の半導体装置に係り、特にマルチチッ
プモジュールの構成に適する半導体装置に関する。
膜多層配線板に所要の半導体素子（半導体チップ）を搭
載・実装した構成の半導体装置に係り、特にマルチチッ
プモジュールの構成に適する半導体装置に関する。
【０００２】
【従来の技術】たとえば大型コンピュータや画像処理装
置など、高速な動作が要求される電子機器に使用される
マルチチップモジュール (MCM)の構成は、一般に、図５
に要部構成を断面的に示すように構成されている。すな
わち、シリコンやセラミックスなど熱伝導性のよいベー
ス基板１の主面の所定領域内に、合成樹脂絶縁層２と導
体パターン層、たとえば第１の信号配線層3a，第２の信
号配線層3bを交互に積層して、薄膜多層配線層４を一体
的に形成した多層配線板と、前記多層配線板の薄膜多層
配線層４面に、たとえば導電性エポキシ樹脂などのマウ
ント材を介してマウント（搭載・配置）された半導体素
子５と、この半導体素子、たとえば高速で動作する半導
体素子５を、薄膜多層配線層４にボンディングワイヤ６
で電気的に接続した構成を成している。
置など、高速な動作が要求される電子機器に使用される
マルチチップモジュール (MCM)の構成は、一般に、図５
に要部構成を断面的に示すように構成されている。すな
わち、シリコンやセラミックスなど熱伝導性のよいベー
ス基板１の主面の所定領域内に、合成樹脂絶縁層２と導
体パターン層、たとえば第１の信号配線層3a，第２の信
号配線層3bを交互に積層して、薄膜多層配線層４を一体
的に形成した多層配線板と、前記多層配線板の薄膜多層
配線層４面に、たとえば導電性エポキシ樹脂などのマウ
ント材を介してマウント（搭載・配置）された半導体素
子５と、この半導体素子、たとえば高速で動作する半導
体素子５を、薄膜多層配線層４にボンディングワイヤ６
で電気的に接続した構成を成している。
【０００３】しかし、前記構成の多層配線板の場合は、
薄膜多層配線層４の絶縁層を構成するポリイミド系樹脂
など、一般的に熱伝導率が 0.2 W／ m・k 程度と低く、
薄膜多層配線層４の熱抵抗が比較的大きいため、マウン
ト（搭載・実装）した半導体素子（たとえば LSI）５の
駆動（動作）による発熱の放散が十分に行われず、結果
的に半導体素子５の誤動作や破損を招来するという問題
がある。なお、通常このようなマルチチップモジュール
の構成においては、信号の伝播遅延時間の低減を図り、
もって高性能化に対応するために、薄膜多層配線層４の
絶縁層として、比誘電率が約3.5 と低いポリイミド系樹
脂などが用いられている。
薄膜多層配線層４の絶縁層を構成するポリイミド系樹脂
など、一般的に熱伝導率が 0.2 W／ m・k 程度と低く、
薄膜多層配線層４の熱抵抗が比較的大きいため、マウン
ト（搭載・実装）した半導体素子（たとえば LSI）５の
駆動（動作）による発熱の放散が十分に行われず、結果
的に半導体素子５の誤動作や破損を招来するという問題
がある。なお、通常このようなマルチチップモジュール
の構成においては、信号の伝播遅延時間の低減を図り、
もって高性能化に対応するために、薄膜多層配線層４の
絶縁層として、比誘電率が約3.5 と低いポリイミド系樹
脂などが用いられている。
【０００４】こうした観点に立って、前記図５に図示し
ているごとく、薄膜多層配線層４の半導体素子５がマウ
ントされる領域を、選択的に複数箇所穿孔して（貫通孔
を設け）、この貫通孔内を熱伝導性物質で充填し、ベー
ス基板１面に到達するサーマルビア７を設けて、熱伝達
経路を形成することが試みられている。つまり、前記半
導体素子５の発熱を、サーマルビア７を介して多層配線
板の裏面側に導き出し、多層配線板の裏面に一体的に配
置した放熱器（たとえば放熱フィン）８により放熱する
ようにしている。
ているごとく、薄膜多層配線層４の半導体素子５がマウ
ントされる領域を、選択的に複数箇所穿孔して（貫通孔
を設け）、この貫通孔内を熱伝導性物質で充填し、ベー
ス基板１面に到達するサーマルビア７を設けて、熱伝達
経路を形成することが試みられている。つまり、前記半
導体素子５の発熱を、サーマルビア７を介して多層配線
板の裏面側に導き出し、多層配線板の裏面に一体的に配
置した放熱器（たとえば放熱フィン）８により放熱する
ようにしている。
【０００５】
【発明が解決しようとする課題】上記したように、半導
体素子５の各マウント領域に、薄膜多層配線層４を貫通
してベース基板１面に到達する複数の熱伝導体領域を、
いわゆるサーマルビア７として埋設・配置した構成を採
ることにより、マウントされた半導体素子５の高速・動
作による発熱を容易に放熱し得る。しかし、一方では半
導体素子５のマウント領域ごとに、複数のサーマルビア
７を形設・配置する必要があり、このため新たに次のよ
うな問題が提起されている。先ず、第１に薄膜多層配線
層４においては、サーマルビア７を形設・配置する領域
での信号配線が不可能となるので、前記信号配線層3a，
3bの配線密度の低下が不可避となり、これを補うため必
然的に信号配線層を増加せざるを得ない。この信号配線
層の増加は、コストアップおよび歩留まり低下などの問
題がある。第２に前記薄膜多層配線層４でのサーマルビ
ア７の形設・配置は、薄膜多層配線層４における信号配
線層3a，3bの形成（構成）可能な領域が大幅に制約され
ることになるため、たとえばマルチチップモジュールの
ごとく、搭載・実装（マウント）された半導体素子（半
導体チップ）間の信号配線長の制御を要する場合、対応
し得ないことが生じるという問題がある。 本発明は上
記事情に対処してなされたもので、薄膜多層配線層の配
線領域の低減を抑制する一方、繁雑な操作やコストアッ
プを招来せずに、マウントされた半導体素子の発熱を容
易に放熱することが可能な半導体装置の提供を目的とす
る。
体素子５の各マウント領域に、薄膜多層配線層４を貫通
してベース基板１面に到達する複数の熱伝導体領域を、
いわゆるサーマルビア７として埋設・配置した構成を採
ることにより、マウントされた半導体素子５の高速・動
作による発熱を容易に放熱し得る。しかし、一方では半
導体素子５のマウント領域ごとに、複数のサーマルビア
７を形設・配置する必要があり、このため新たに次のよ
うな問題が提起されている。先ず、第１に薄膜多層配線
層４においては、サーマルビア７を形設・配置する領域
での信号配線が不可能となるので、前記信号配線層3a，
3bの配線密度の低下が不可避となり、これを補うため必
然的に信号配線層を増加せざるを得ない。この信号配線
層の増加は、コストアップおよび歩留まり低下などの問
題がある。第２に前記薄膜多層配線層４でのサーマルビ
ア７の形設・配置は、薄膜多層配線層４における信号配
線層3a，3bの形成（構成）可能な領域が大幅に制約され
ることになるため、たとえばマルチチップモジュールの
ごとく、搭載・実装（マウント）された半導体素子（半
導体チップ）間の信号配線長の制御を要する場合、対応
し得ないことが生じるという問題がある。 本発明は上
記事情に対処してなされたもので、薄膜多層配線層の配
線領域の低減を抑制する一方、繁雑な操作やコストアッ
プを招来せずに、マウントされた半導体素子の発熱を容
易に放熱することが可能な半導体装置の提供を目的とす
る。
【０００６】
【課題を解決するための手段】本発明に係る半導体装置
は、薄膜多層配線板と、前記薄膜多層配線板の主面上の
マウント領域に搭載・配置され、かつ前記主面に露出・
配置されている接続用電極に電気的に接続されたフェイ
スアップ型の半導体素子を具備し、前記薄膜多層配線板
は、その外表面部に放熱端子が導出され、該放熱端子に
は放熱器が接続されており、かつ前記半導体素子が搭載
・配置されたマウント領域側に銅からなる伝熱層が内蔵
され、前記放熱端子に熱伝導的に接続された構成を有し
ていることを特徴とする。
は、薄膜多層配線板と、前記薄膜多層配線板の主面上の
マウント領域に搭載・配置され、かつ前記主面に露出・
配置されている接続用電極に電気的に接続されたフェイ
スアップ型の半導体素子を具備し、前記薄膜多層配線板
は、その外表面部に放熱端子が導出され、該放熱端子に
は放熱器が接続されており、かつ前記半導体素子が搭載
・配置されたマウント領域側に銅からなる伝熱層が内蔵
され、前記放熱端子に熱伝導的に接続された構成を有し
ていることを特徴とする。
【０００７】すなわち、本発明は多層配線板（薄膜多層
配線層）の配線可能な領域の低減を極力回避するため、
薄膜多層配線板内に信号配線層と離隔して伝熱層を内層
させ、この伝熱層を半導体素子用ダイパッドおよび放熱
端子に熱伝導的に接続して、熱伝達経路を形成・具備さ
せ放熱を図り、さらに要すれば前記熱伝達経路を利用し
て放熱端子から外部電位を印加し、搭載・実装された半
導体素子の裏面電位を任意に調整・設定し得るように構
成したことを骨子とする。
配線層）の配線可能な領域の低減を極力回避するため、
薄膜多層配線板内に信号配線層と離隔して伝熱層を内層
させ、この伝熱層を半導体素子用ダイパッドおよび放熱
端子に熱伝導的に接続して、熱伝達経路を形成・具備さ
せ放熱を図り、さらに要すれば前記熱伝達経路を利用し
て放熱端子から外部電位を印加し、搭載・実装された半
導体素子の裏面電位を任意に調整・設定し得るように構
成したことを骨子とする。
【０００８】
【作用】本発明に係る半導体装置においては、半導体装
置をマウント（搭載・実装）した薄膜多層配線層面のダ
イパッドが、この薄膜多層配線層に内層的に配置された
伝熱層とともに熱伝達経路を形成し、かつ熱伝達経路を
介して半導体素子の発熱が容易に、また確実に放熱され
るため、半導体素子の誤動作なども全面的に解消され
る。しかも、前記熱伝達経路の形成による薄膜多層配線
層における配線の制約もほとんどないので、配線層を多
層化せずに所要の高密度配線を保持し得るばかりでな
く、コストアップや歩留まりの低下も回避し得ることに
なる。なお、前記熱伝達経路を利用し、外部電位の印加
により半導体素子の裏面電位を、併せて任意に調整・設
定した場合は、半導体素子の動作の安定性をさらに図り
得る。つまり、半導体装置について信頼性の高い機能を
発揮させることが可能となる。
置をマウント（搭載・実装）した薄膜多層配線層面のダ
イパッドが、この薄膜多層配線層に内層的に配置された
伝熱層とともに熱伝達経路を形成し、かつ熱伝達経路を
介して半導体素子の発熱が容易に、また確実に放熱され
るため、半導体素子の誤動作なども全面的に解消され
る。しかも、前記熱伝達経路の形成による薄膜多層配線
層における配線の制約もほとんどないので、配線層を多
層化せずに所要の高密度配線を保持し得るばかりでな
く、コストアップや歩留まりの低下も回避し得ることに
なる。なお、前記熱伝達経路を利用し、外部電位の印加
により半導体素子の裏面電位を、併せて任意に調整・設
定した場合は、半導体素子の動作の安定性をさらに図り
得る。つまり、半導体装置について信頼性の高い機能を
発揮させることが可能となる。
【０００９】
【実施例】以下図１〜図４を参照して本発明の実施例を
説明する。
説明する。
【００１０】実施例１ 図１(a) は本発明に係る半導体装置の要部構成例を示す
平面図、図１(b) は図１(a) のＡ−Ａ′線に沿った断面
図である。図１(a) および(b) において、９は図示され
ていないベース基板、たとえばシリコン、アルミナや窒
化アルミなどのセラミック、アルミや銅などの金属から
成るベース基板の所定領域内主面に、一体的に形成され
ている薄膜多層配線層である。ここで、この薄膜多層配
線層は、ポリイミド系樹脂のような比誘電率の低い合成
樹脂絶縁層10および導体パターン層 11a， 11bを交互に
積層し、さらに前記導体パターン層 11a， 11bよりも上
層に、たとえば銅のような熱伝導性の高い伝熱層12を内
蔵（内層）させた構成を成している。また、前記薄膜多
層配線層９に内層された導体パターン層 11a， 11bは、
いわゆるスルホール（ビア）接続13で電気的に接続し、
さらに薄膜多層配線層９面上の電極パッドに中継ランド
14を介して電気的に接続している。
平面図、図１(b) は図１(a) のＡ−Ａ′線に沿った断面
図である。図１(a) および(b) において、９は図示され
ていないベース基板、たとえばシリコン、アルミナや窒
化アルミなどのセラミック、アルミや銅などの金属から
成るベース基板の所定領域内主面に、一体的に形成され
ている薄膜多層配線層である。ここで、この薄膜多層配
線層は、ポリイミド系樹脂のような比誘電率の低い合成
樹脂絶縁層10および導体パターン層 11a， 11bを交互に
積層し、さらに前記導体パターン層 11a， 11bよりも上
層に、たとえば銅のような熱伝導性の高い伝熱層12を内
蔵（内層）させた構成を成している。また、前記薄膜多
層配線層９に内層された導体パターン層 11a， 11bは、
いわゆるスルホール（ビア）接続13で電気的に接続し、
さらに薄膜多層配線層９面上の電極パッドに中継ランド
14を介して電気的に接続している。
【００１１】さらに、図１(a) ，(b) において、18は前
記薄膜多層配線層９面のマウント領域（ダイパッド）16
面に、マウント（搭載・実装）され、かつ薄膜多層配線
層９面の電極パッド15にワイヤボンディング19された半
導体素子、20は同じく薄膜多層配線層９面に導出された
放熱端子17に熱的に接続された放熱器、たとえば放熱ピ
ンである。ここで、ダイパッド16面への半導体素子18の
マウント、および放熱端子17に対する放熱器20の熱的な
接続に当たり、導電性のダイボンディング用樹脂で緻密
に一体化してある。
記薄膜多層配線層９面のマウント領域（ダイパッド）16
面に、マウント（搭載・実装）され、かつ薄膜多層配線
層９面の電極パッド15にワイヤボンディング19された半
導体素子、20は同じく薄膜多層配線層９面に導出された
放熱端子17に熱的に接続された放熱器、たとえば放熱ピ
ンである。ここで、ダイパッド16面への半導体素子18の
マウント、および放熱端子17に対する放熱器20の熱的な
接続に当たり、導電性のダイボンディング用樹脂で緻密
に一体化してある。
【００１２】なお、上記構成の薄膜多層配線層９は、次
のようにして製造される。すなわち、絶縁層10および所
要のビア接続を形成しながら導体パターン層 11a， 11b
を交互に積層した後、導体パターン層 11b上に絶縁層10
を介して伝熱層12と中継ランド14とを、たとえばめっき
法などにより選択的に形成・配置する。次いで、前記形
成・配置した伝熱層12と中継ランド14を内蔵（内層）す
る形に絶縁層10′を被覆する一方、その被覆絶縁層10′
面に電極パッド15，ダイパッド16，放熱端子17などを設
けることによって、前記薄膜多層配線層９を構成（形
成）し得る。
のようにして製造される。すなわち、絶縁層10および所
要のビア接続を形成しながら導体パターン層 11a， 11b
を交互に積層した後、導体パターン層 11b上に絶縁層10
を介して伝熱層12と中継ランド14とを、たとえばめっき
法などにより選択的に形成・配置する。次いで、前記形
成・配置した伝熱層12と中継ランド14を内蔵（内層）す
る形に絶縁層10′を被覆する一方、その被覆絶縁層10′
面に電極パッド15，ダイパッド16，放熱端子17などを設
けることによって、前記薄膜多層配線層９を構成（形
成）し得る。
【００１３】上記のごとき基本構成を採った半導体装
置、つまり高速に動作する半導体素子（半導体チップ）
18を搭載・実装して成るマルチチップモジュールを、動
作テストしたところ、前記半導体素子18の動作に伴い発
生した発熱は、前記薄膜多層配線層９に形成されている
熱伝達経路および放熱器20を介して容易に放熱され、半
導体素子18の誤動作など起こさずに、信頼性の高い状態
で所要の機能を呈することが確認された。
置、つまり高速に動作する半導体素子（半導体チップ）
18を搭載・実装して成るマルチチップモジュールを、動
作テストしたところ、前記半導体素子18の動作に伴い発
生した発熱は、前記薄膜多層配線層９に形成されている
熱伝達経路および放熱器20を介して容易に放熱され、半
導体素子18の誤動作など起こさずに、信頼性の高い状態
で所要の機能を呈することが確認された。
【００１４】実施例２ 図２(a) は本発明に係る半導体装置の要部構成例を示す
平面図、図２(b) は図２(a) のＡ−Ａ′線に沿った断面
図である。図２(a) および(b) において、９は図示され
ていないベース基板の所定領域内主面に、一体的に形成
されている薄膜多層配線層である。ここで、この薄膜多
層配線層は、ポリイミド系樹脂のような比誘電率の低い
合成樹脂絶縁層10および導体パターン層 11a， 11bを交
互に積層し、さらに前記導体パターン層 11a， 11bより
も上層に、たとえば銅のような熱伝導性の高い伝熱層12
を内蔵（内層）させた構成を成している。また、前記薄
膜多層配線層９に内層された導体パターン層 11a， 11b
は、いわゆるスルホール（ビア）接続13で電気的に接続
し、さらに薄膜多層配線層９面上の電極パッド15に中継
ランド14を介して電気的に接続している。そして、前記
薄膜多層配線層９面のマウント領域（ダイパッド）16面
には、半導体素子18がマウント（搭載・実装）され、か
つ薄膜多層配線層９面の電極パッド15にワイヤボンディ
ング19されており、また薄膜多層配線層９面に導出され
た放熱端子17に放熱器20、たとえば放熱ピンが熱的に接
続された構成を成している。換言すると、この実施例の
場合は、前記放熱器20がリング状に形成され、さらにこ
のリング状放熱器20が、前記半導体素子18および電極パ
ッド15の領域を囲繞する形に設置した他は、実施例１の
場合と基本的に同様な構成を成している。
平面図、図２(b) は図２(a) のＡ−Ａ′線に沿った断面
図である。図２(a) および(b) において、９は図示され
ていないベース基板の所定領域内主面に、一体的に形成
されている薄膜多層配線層である。ここで、この薄膜多
層配線層は、ポリイミド系樹脂のような比誘電率の低い
合成樹脂絶縁層10および導体パターン層 11a， 11bを交
互に積層し、さらに前記導体パターン層 11a， 11bより
も上層に、たとえば銅のような熱伝導性の高い伝熱層12
を内蔵（内層）させた構成を成している。また、前記薄
膜多層配線層９に内層された導体パターン層 11a， 11b
は、いわゆるスルホール（ビア）接続13で電気的に接続
し、さらに薄膜多層配線層９面上の電極パッド15に中継
ランド14を介して電気的に接続している。そして、前記
薄膜多層配線層９面のマウント領域（ダイパッド）16面
には、半導体素子18がマウント（搭載・実装）され、か
つ薄膜多層配線層９面の電極パッド15にワイヤボンディ
ング19されており、また薄膜多層配線層９面に導出され
た放熱端子17に放熱器20、たとえば放熱ピンが熱的に接
続された構成を成している。換言すると、この実施例の
場合は、前記放熱器20がリング状に形成され、さらにこ
のリング状放熱器20が、前記半導体素子18および電極パ
ッド15の領域を囲繞する形に設置した他は、実施例１の
場合と基本的に同様な構成を成している。
【００１５】上記のごとき基本構成を採った半導体装
置、つまり高速に動作する半導体素子（半導体チップ）
18を搭載・実装して成るマルチチップモジュールを、動
作テストしたところ、前記半導体素子18の動作に伴い発
生した発熱は、前記薄膜多層配線層９に形成されている
熱伝達経路および放熱器20を介して容易に放熱され、半
導体素子18の誤動作など起こさずに、信頼性の高い状態
で所要の機能を呈することが確認された。
置、つまり高速に動作する半導体素子（半導体チップ）
18を搭載・実装して成るマルチチップモジュールを、動
作テストしたところ、前記半導体素子18の動作に伴い発
生した発熱は、前記薄膜多層配線層９に形成されている
熱伝達経路および放熱器20を介して容易に放熱され、半
導体素子18の誤動作など起こさずに、信頼性の高い状態
で所要の機能を呈することが確認された。
【００１６】実施例３ 図３および図４は、それぞれ異なる半導体装置の要部構
成例を断面的に示したものである。すなわち、前記実施
例１および実施例２に例示した半導体装置において、所
要の放熱機能を持たせるだけでなく、放熱端子17に導電
体で熱的に接続されている放熱器20に、外部電位を印加
し、伝熱層12およびダイパッド16で形成する熱伝達経路
を介して、前記ダイパッド16面に搭載・配置（マウン
ト）されている半導体素子18の裏面電位を調整し、半導
体素子の動作の安定化ないし信頼性の向上を図ったもの
である。
成例を断面的に示したものである。すなわち、前記実施
例１および実施例２に例示した半導体装置において、所
要の放熱機能を持たせるだけでなく、放熱端子17に導電
体で熱的に接続されている放熱器20に、外部電位を印加
し、伝熱層12およびダイパッド16で形成する熱伝達経路
を介して、前記ダイパッド16面に搭載・配置（マウン
ト）されている半導体素子18の裏面電位を調整し、半導
体素子の動作の安定化ないし信頼性の向上を図ったもの
である。
【００１７】上記のごとき基本構成を採ったマルチチッ
プモジュールについて、前記放熱器20に外部電位 V程
度を印加し、半導体素子18の裏面電位を調整しながら動
作テストしたところ、前記半導体素子18の動作に伴い発
生した発熱は、前記薄膜多層配線層９に形成されている
熱伝達経路および放熱器20を介して容易に放熱され、る
とともに、半導体素子18の動作も安定化され、信頼性の
高い状態で所要の機能を呈することが確認された。
プモジュールについて、前記放熱器20に外部電位 V程
度を印加し、半導体素子18の裏面電位を調整しながら動
作テストしたところ、前記半導体素子18の動作に伴い発
生した発熱は、前記薄膜多層配線層９に形成されている
熱伝達経路および放熱器20を介して容易に放熱され、る
とともに、半導体素子18の動作も安定化され、信頼性の
高い状態で所要の機能を呈することが確認された。
【００１８】
【発明の効果】本発明に係る半導体装置によれば、半導
体素子をマウント（搭載・実装）した薄膜多層配線層面
のダイパッドが、この薄膜多層配線層に内層的に配置さ
れた伝熱層とともに熱伝達経路を形成し、かつ熱伝達経
路を介して半導体素子の発熱が容易に、また確実に放熱
されるため、半導体素子の誤動作なども全面的に解消さ
れる。しかも、前記熱伝達経路も信号配線層と平行して
形成・配置されているため、薄膜多層配線層における配
線の制約もほとんどない。つまり、熱伝達経路は薄膜多
層配線層をその厚さ方向に貫通して形成・配置されない
ので、配線の制約も大幅に解消されることになる。した
がって、配線層を多層化せずに所要の高密度配線の設計
・保持も可能となるばかりでなく、コストアップや歩留
まりの低下も回避し得ることになる。特に、前記熱伝達
経路を利用し、外部電位の印加により半導体素子の裏面
電位を、併せて任意に調整・設定した場合は、半導体素
子の動作の安定性をさらに図り得る。
体素子をマウント（搭載・実装）した薄膜多層配線層面
のダイパッドが、この薄膜多層配線層に内層的に配置さ
れた伝熱層とともに熱伝達経路を形成し、かつ熱伝達経
路を介して半導体素子の発熱が容易に、また確実に放熱
されるため、半導体素子の誤動作なども全面的に解消さ
れる。しかも、前記熱伝達経路も信号配線層と平行して
形成・配置されているため、薄膜多層配線層における配
線の制約もほとんどない。つまり、熱伝達経路は薄膜多
層配線層をその厚さ方向に貫通して形成・配置されない
ので、配線の制約も大幅に解消されることになる。した
がって、配線層を多層化せずに所要の高密度配線の設計
・保持も可能となるばかりでなく、コストアップや歩留
まりの低下も回避し得ることになる。特に、前記熱伝達
経路を利用し、外部電位の印加により半導体素子の裏面
電位を、併せて任意に調整・設定した場合は、半導体素
子の動作の安定性をさらに図り得る。
【図１】(a) は本発明に係る半導体装置の要部構成例を
示す平面図、(b) は図(a) のＡ−Ａ′線に沿った断面
図。
示す平面図、(b) は図(a) のＡ−Ａ′線に沿った断面
図。
【図２】(a) は本発明に係る半導体装置の他の要部構成
例を示す平面図、(b) は図(a)のＡ−Ａ′線に沿った断
面図。
例を示す平面図、(b) は図(a)のＡ−Ａ′線に沿った断
面図。
【図３】本発明に係る半導体装置の別の要部構成例を示
す断面図。
す断面図。
【図４】本発明に係る半導体装置のさらに他の要部構成
例を示す断面図。
例を示す断面図。
【図５】従来の半導体装置の要部構成を示す断面図。
１…ベース基板 ２，10…合成樹脂絶縁層 3a， 1
1a…第１の信号配線層 （導体パターン層） 3b， 11b…第２の信号配線層
（導体パターン層） ４，９…薄膜多層配線 ５，
18…半導体素子（半導体チップ） ６，19…ボンディ
ングワイヤ ７…サーマルビア ８，20…放熱器
12…伝熱層 13…スルホール接続（ビア接続）
14…中継ランド 15…電極パッド 16…ダイパッド
17…放熱端子
1a…第１の信号配線層 （導体パターン層） 3b， 11b…第２の信号配線層
（導体パターン層） ４，９…薄膜多層配線 ５，
18…半導体素子（半導体チップ） ６，19…ボンディ
ングワイヤ ７…サーマルビア ８，20…放熱器
12…伝熱層 13…スルホール接続（ビア接続）
14…中継ランド 15…電極パッド 16…ダイパッド
17…放熱端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/50 H01L 23/36 H05K 1/02
Claims (3)
- 【請求項１】 薄膜多層配線板と、 前記薄膜多層配線板の主面上のマウント領域に搭載・配
置され、かつ前記主面に露出・配置されている接続用電
極に電気的に接続されたフェイスアップ型の半導体素子
を具備し、 前記薄膜多層配線板は、その外表面部に放熱端子が導出
され、該放熱端子には放熱器が接続されており、かつ前
記半導体素子が搭載・配置されたマウント領域側に銅か
らなる伝熱層が内蔵され、前記放熱端子に熱伝導的に接
続された構成を有していることを特徴とする半導体装
置。 - 【請求項２】 前記放熱器が前記半導体素子を囲むよう
に形成されていることを特徴とする請求項１に記載の半
導体装置。 - 【請求項３】 前記放熱器が前記半導体素子と電気的に
接続されており、かつ電位調整手段に電気的に接続可能
とされていることを特徴とする請求項１に記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16594392A JP3207248B2 (ja) | 1992-06-24 | 1992-06-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16594392A JP3207248B2 (ja) | 1992-06-24 | 1992-06-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613529A JPH0613529A (ja) | 1994-01-21 |
| JP3207248B2 true JP3207248B2 (ja) | 2001-09-10 |
Family
ID=15821968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16594392A Expired - Lifetime JP3207248B2 (ja) | 1992-06-24 | 1992-06-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3207248B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102054487B1 (ko) * | 2018-01-09 | 2019-12-10 | 영농조합법인 부김농산 | 오디 메밀면 및 이의 제조방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4730426B2 (ja) * | 2008-11-19 | 2011-07-20 | ソニー株式会社 | 実装基板及び半導体モジュール |
| JP2014143264A (ja) * | 2013-01-23 | 2014-08-07 | Sansha Electric Mfg Co Ltd | 半導体装置 |
| WO2017208309A1 (ja) * | 2016-05-30 | 2017-12-07 | 三菱電機株式会社 | 電子モジュールおよび電子モジュールの製造方法 |
-
1992
- 1992-06-24 JP JP16594392A patent/JP3207248B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102054487B1 (ko) * | 2018-01-09 | 2019-12-10 | 영농조합법인 부김농산 | 오디 메밀면 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0613529A (ja) | 1994-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6212076B1 (en) | Enhanced heat-dissipating printed circuit board package | |
| JP2902937B2 (ja) | 高性能コンピュータ用の３次元パッケージおよび構造 | |
| US6005778A (en) | Chip stacking and capacitor mounting arrangement including spacers | |
| US6580611B1 (en) | Dual-sided heat removal system | |
| US6218731B1 (en) | Tiny ball grid array package | |
| KR100283636B1 (ko) | 반도체패키지및반도체실장부품 | |
| EP0600590A1 (en) | Cooling electronic circuit assemblies | |
| JP2002270743A (ja) | 半導体素子の実装構造 | |
| JP2002537655A (ja) | リードレスキャリア設計および構造 | |
| JP2002527909A (ja) | 相互接続された接地平面を有するテープボールグリッドアレイ | |
| CA2075593A1 (en) | Semiconductor chip module and method for manufacturing the same | |
| KR101008772B1 (ko) | 집적 회로 장치, 전자 회로 지지 기판 및 집적 회로와 히트싱크의 열적 접속 방법 | |
| JPH11191603A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH10335521A (ja) | 半導体装置 | |
| JP2803603B2 (ja) | マルチチップパッケージ構造 | |
| JPH06104350A (ja) | 多層配線基板 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JP3207248B2 (ja) | 半導体装置 | |
| JPH0573079B2 (ja) | ||
| JPH09199823A (ja) | チップオンボードプリント配線板 | |
| US7898078B1 (en) | Power connector/decoupler integrated in a heat sink | |
| JP3284969B2 (ja) | 多層配線基板 | |
| JPH07106721A (ja) | プリント回路板及びその放熱方法 | |
| JP2841945B2 (ja) | 半導体装置 | |
| JPH0613487A (ja) | マルチチップモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010619 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |