KR101481405B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101481405B1
KR101481405B1 KR20080055350A KR20080055350A KR101481405B1 KR 101481405 B1 KR101481405 B1 KR 101481405B1 KR 20080055350 A KR20080055350 A KR 20080055350A KR 20080055350 A KR20080055350 A KR 20080055350A KR 101481405 B1 KR101481405 B1 KR 101481405B1
Authority
KR
South Korea
Prior art keywords
layer
trench
semiconductor device
internal wiring
electric element
Prior art date
Application number
KR20080055350A
Other languages
English (en)
Other versions
KR20090129208A (ko
Inventor
조은석
유재욱
유세호
송은석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20080055350A priority Critical patent/KR101481405B1/ko
Publication of KR20090129208A publication Critical patent/KR20090129208A/ko
Application granted granted Critical
Publication of KR101481405B1 publication Critical patent/KR101481405B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 내장형 회로기판에 관한 것이다. 본 발명에 따른 반도체 장치는 전기소자가 내장된 베이스 기판을 포함하되, 베이스 기판에는 전기소자로부터 발생되는 열을 방출시키는 통로를 포함한다.
Figure R1020080055350
반도체, 내장형 인쇄반도체 장치, 임베디드 기판, 방열,

Description

반도체 장치 및 그 제조 방법{semiconductor apparatus and manufacturing method of the same}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 전기 소자가 내장된 소자 내장형 회로기판 및 그 제조 방법에 관한 것이다.
일반적인 시스템 기판들 중 내장형 회로기판(Embedded Circuit Board)은 저항(resistor), 컨덴서(condenser) 및 인덕터(inductor) 등의 전기소자가 내부에 실장된 구조를 가진다. 최근에는 이러한 전기 소자가 내장된 회로기판보다 더 진보된 형태의 내장형 회로기판으로서, 반도체 집적회로 칩이 기판 내부에 실장된 칩 내장형 인쇄회로기판(IC embedded printed circuit board)이 사용되고 있다.
일반적인 칩 내장형 인쇄회로기판은 베이스 기판, 상기 베이스 기판 내부에 실장되는 반도체 칩을 포함할 수 있다. 상기 베이스 기판은 단층 또는 다층의 절연층으로 이루어지는 기판일 수 있다. 상기 반도체 칩은 상기 절연층에 의해 둘러싸이는 구조를 가진다. 따라서, 상기 반도체 칩은 상기 절연층에 의해 외부와 격리됨으로써, 화학적/물리적인 외부 환경으로부터 보호될 수 있다.
본 발명이 해결하고자 하는 과제는 열특성이 향상된 내장형 회로기판을 포함하는 반도체 장치 및 그 제조 방법을 제공하는 것에 있다.
본 발명에 따른 반도체 장치는 활성면 및 비활성면을 가지는 전기소자 및 상기 전기소자가 내장된 베이스 기판을 포함하되, 상기 베이스 기판은 상기 전기소자로부터 발생되는 열을 방출시키는 통로를 포함한다.
본 발명의 실시예에 따르면, 상기 통로는 상기 전기소자의 비활성면을 노출시키는 트렌치를 포함한다.
본 발명의 실시예에 따르면, 상기 트렌치 내부에 상기 비활성면 상에 배치되는 열전도성의 배선층을 더 포함한다.
본 발명의 실시예에 따르면, 상기 트렌치 내부에 복수의 홀들이 형성되며 상기 비활성면 상에 배치되는 열전도성의 배선패턴을 더 포함한다.
본 발명의 실시예에 따르면, 상기 트렌치 내부에 상기 비활성면 상에 배치된 방열판을 더 포함한다.
본 발명에 따른 반도체 장치 제조 방법은 베이스 기판을 제공하는 단계, 활성면 및 비활성면을 가지는 전기소자를 상기 베이스 기판에 내장시키는 단계 및 상기 베이스 기판에 상기 전기소자로부터 발생되는 열을 방출시키는 통로를 형성한다.
본 발명의 실시예에 따르면, 상기 통로를 형성하는 단계는 상기 베이스 기판에 상기 비활성면을 노출시키는 트렌치를 형성하는 단계를 포함한다.
본 발명의 실시예에 따르면, 상기 트렌치 내부에 상기 비활성면과 접촉되는 열도전성의 배선층을 형성시키는 단계를 더 포함한다.
본 발명의 실시예에 따르면, 상기 트렌치 내부에 상기 비활성면과 접촉되며 상기 비활성면을 노출시키는 홀들을 가지는 열도전성의 배선패턴을 형성시키는 단계를 더 포함한다.
본 발명의 실시예에 따르면, 상기 트렌치 내부에 상기 비활성면 상에 방열판을 부착시키는 단계를 더 포함한다.
본 발명에 따른 반도체 장치는 전기소자로부터 발생되는 열을 외부로 방출시키는 통로를 구비한다. 이에 따라, 본 발명은 열특성이 향상된 반도체 장치를 제공할 수 있다.
이하, 본 발명의 실시예에 따른 반도체 장치 및 그 제조 방법을 첨부한 도면들을 참조하여 상세히 설명한다. 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
각각의 도면들에 있어서, 기판, 층 및 영역들의 두께는 본 발명의 기술적 특 징을 명확히 나타내기 위해 과장된 것이다. 또한, "어느 대상물은 다른 대상물 상에 위치된다"라고 언급되는 경우에 상기 어느 대상물은 상기 다른 대상물의 표면에 접촉되어 제공되는 경우와 상기 다른 대상물과 이격되어 제공되는 경우를 모두 포함할 수 있다. 또한, 상기 어느 대상물이 상기 다른 대상물과 이격되어 형성되는 경우에는 상기 어느 대상물과 상기 다른 대상물 사이에는 또 다른 대상물이 더 제공될 수 있다. 그리고, 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 아래의 실시예들에서는 전기 소자가 내장된 내장형 인쇄회로기판(embedded printed circuit board)을 예로 들어 설명하였으나, 본 발명의 기술은 반도체 장치를 제조하기 위한 다양한 형태의 기판에 적용이 가능할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 보여주는 도면이다. 도 2 내지 도 5는 본 발명의 실시예에 따른 반도체 장치의 변형예들을 보여주는 도면들이다.
도 1을 참조하면, 본 발명의 실시예에 따른 반도체 장치(100)는 전기소자와 인쇄회로기판을 포함하는 것일 수 있다. 예컨대, 상기 반도체 장치(100)는 내부에 전기적인 소자가 내장된 내장형 회로기판(Embedded Circuit Board)일 수 있다. 상기 반도체 장치(100)는 전기소자(110), 배선(130)을 가지는 베이스 기판(120a), 그리고 트렌치(140)를 포함할 수 있다.
상기 전기소자(110)는 반도체 집적회로 칩(integrated circuit:IC), 저항(resistor), 컨덴서(condenser), 인덕터(inductor) 및 그 밖의 전기적인 소자들 중 어느 하나를 포함할 수 있다. 일 실시예로서, 상기 전기소자(110)는 반도체 집적회로 칩일 수 있다. 상기 전기소자(110)는 활성면(112), 상기 활성면의 후면인 비활성면(114), 그리고 측면(116)을 가질 수 있다. 상기 활성면(112) 상에는 상기 배선(130)에 전기적으로 연결되는 접속 패드(bonding pad)(111)가 형성될 수 있다.
상기 베이스 기판(120a)은 다층의 절연층들 및 상기 절연층들에 형성된 상기 배선(130)을 포함할 수 있다. 예컨대, 상기 베이스 기판(120a)은 적층되는 제1 및 제2 절연층들(122, 124)을 포함할 수 있다. 상기 제1 절연층(122)은 상기 전기소자(110)의 측면(116)을 감싸도록 형성될 수 있다. 상기 제2 절연층(124)은 상기 전기소자(110)의 활성면(112)을 덮도록 제1 절연층(122)의 일면 상에 형성된 제1 절연패턴(124a') 및 상기 제1 절연층(124)의 타면 상에 형성된 제2 절연패턴(124b')을 포함할 수 있다.
상기 배선(130)은 내부배선 및 외부배선을 포함할 수 있다. 예를 들면, 상기 배선(130)은 상기 베이스 기판(120a) 내부에 형성된 제1 및 제2 내부배선들(132, 134) 및 상기 베이스 기판(120a) 외부에 형성된 외부배선(136)을 포함할 수 있다. 상기 제1 내부배선(132)은 제1 내부패턴(132a') 및 제2 내부배선층(132b)을 포함할 있다. 상기 제1 내부패턴(132a') 및 제2 내부배선층(132b)은 상기 제1 절연층(112)의 일측면 및 타측면 상에 각각 형성될 수 있다. 상기 제2 내부배선(134)은 상기 전기소자(110)와 상기 외부배선(136)을 전기적으로 연결시킬 수 있다. 예컨대, 상기 제2 내부배선(134)은 상기 접속패드(111)와 상기 외부배선(116)에 각각 연결된 연결 플러그(connection flug)를 포함할 수 있다. 상기 외부배선(136)은 상기 베이 스 기판(120a)의 표면상에 형성될 수 있다. 상기 외부배선(136)은 상기 제1 절연패턴(124a) 상의 제1 외부배선패턴(136a') 및 상기 제2 절연패턴(124b') 상의 제2 외부배선패턴(136b')을 포함할 수 있다. 상기 제1 외부배선패턴(136a')은 상기 제2 내부배선(134)에 의해 상기 전기소자(110)와 전기적으로 연결될 수 있다.
한편, 상기 제2 내부배선층(132b)은 열전도성이 우수한 재질로 형성될 수 있다. 예컨대, 상기 제2 내부배선층(132b)은 구리(Cu), 은(Ag), 그리고 알루미늄(Al) 중 어느 하나의 재질로 형성될 수 있다. 이러한 상기 제2 내부배선층(132b)은 상기 전기소자(110)의 비활성면(114)을 화학적/물리적 외부 환경으로 보호할 수 있다. 이에 더하여, 상기 제2 내부배선층(132b)은 열전도성의 재질을 가지므로, 상기 전기소자(110)로부터 발생되는 열을 효과적으로 외부에 방출시킬 수 있다.
상기 트렌치(140)는 상기 전기소자(110)로부터 발생되는 열을 상기 비활성면(114)을 통해 외부로 방출시키는 통로로 사용될 수 있다. 예를 들면, 상기 트렌치(140)는 상기 전기소자(110)의 제2 내부배선층(132b)이 노출되도록 상기 베이스 기판(120a)에 형성될 수 있다. 이러한 상기 트렌치(140)는 상기 비활성면(114) 상에 형성된 상기 제2 내부배선층(132b)의 전부 또는 일부가 외부에 노출되도록 상기 베이스 기판(120a)의 일 영역을 함몰시켜 형성될 수 있다.
상술한 바와 같이, 상기 반도체 장치(100)는 상기 활성면(112) 및 상기 측면(116)이 상기 베이스 기판(110a)의 절연층 부분에 의해 둘러싸여진다. 이에 따라, 상기 전기소자(110)로부터 발생되는 열은 상기 비활성면(114)을 통해 방출될 수 있다. 이때, 상기 제2 내부배선층(132b)은 열도전성의 재질로 형성되므로, 상기 전기소자(110)로부터 발생되는 열은 상기 비활성면(114)을 통해 방출되는 열을 외부에 효과적으로 방출될 수 있다. 일반적인 내장형 인쇄회로기판은 전기 소자가 기판의 절연층에 의해 둘러싸이는 구조를 가지므로, 상기 반도체 칩으로부터 발생되는 열이 효과적으로 방출되지 못하고 기판 내에서 포획(trap)된다. 이에 반해, 본 발명은 상기 전기소자(110)로부터 발생되는 열이 상기 트렌치(140)를 통해 외부로 방출되도록 함으로써, 반도체 장치(100)의 열특성을 향상시킬 수 있다.
계속해서, 도 1의 반도체 장치(100)의 변형예에 따른 반도체 장치들을 상세히 설명한다. 여기서, 앞서 설명한 반도체 장치(100)의 구성들과 동일한 구성들에 대한 상세한 설명은 생략되거나 간소화될 수 있다.
도 2를 참조하면, 본 발명의 일 변형예에 따른 반도체 장치(100a)는 도 1을 참조하여 설명한 반도체 장치(100)에 비해 전기소자(110)의 비활성면(114)이 외부에 노출될 수 있다. 예컨대, 상기 반도체 장치(100a)는 상기 전기소자(110)의 비활성면(114)을 외부에 노출되도록 상기 제1 절연층(122)의 타면 상에 형성된 제2 내부패턴(132b')을 포함할 수 있다. 상기 제2 내부패턴(132b')은 상기 비활성면(114) 상의 상기 제2 내부배선층(132b)을 함몰시키는 트렌치(140a)를 형성하여 형성될 수 있다. 이에 따라, 상기 전기소자(110)는 상기 비활성면(114)이 외부에 노출되고, 나머지 활성면(112) 및 측면(116)이 상기 베이스 기판(120a)에 의해 외부에 비노출될 수 있다. 상기 반도체 장치(100a)는 상기 전기소자(110)로부터 발생되는 열을 상기 비활성면(114)을 통해 외부에 효과적으로 방출시킬 수 있다.
도 3을 참조하면, 본 발명의 다른 변형예에 따른 반도체 장치(100b)는 도 1을 참조하여 설명한 반도체 장치(100)에 비해, 트렌치(140) 내부에 복수의 홀들이 형성된 제2 내부패턴(132b')을 포함할 수 있다. 예컨대, 상기 제2 내부패턴(132b')은 제2 내부배선층(도 1의 132b)에 전기소자(110)의 비활성면(114)을 노출시키는 복수의 홀들(132b'')을 형성함으로써 제공될 수 있다. 이러한 상기 제2 내부패턴(132b')은 상기 비활성면(114)을 화학적/물리적인 외부 환경으로부터 보호하고, 또한 상기 전기소자(110)로부터 발생되는 열을 상기 홀들(132b'')을 통해 외부에 효과적으로 방출시킬 수 있다.
도 4를 참조하면, 본 발명의 또 다른 변형예에 따른 반도체 장치(100c)는 도 1을 참조하여 설명한 반도체 장치(100)에 비해, 방열판(150)을 더 포함할 수 있다. 예컨대, 상기 반도체 장치(100c)는 상기 트렌치(140) 내부에서 상기 제2 내부배선층(132b) 상에 배치된 방열판(150)을 부착시켜 제공될 수 있다. 상기 방열판(150)은 열전도성의 재질로 형성될 수 있다. 예컨대, 상기 방열판(150)은 구리(cu), 금(Au), 은(Ag), 그리고 알루미늄(Al) 중 어느 하나의 재질로 형성될 수 있다. 상기 방열판(150)에는 외부 공기와의 접촉면적이 증가되도록 표면에 복수의 돌출부들(152)이 형성될 수 있다. 상기 돌출부들(152) 각각은 핀(pin) 형상을 가질 수 있다. 이러한 상기 방열판(150)은 상기 전기소자(110)의 비활성면(114)을 화학적/물리적 외부 환경으로부터 보호함과 동시에 상기 전기소자(110)로부터 발생되는 열을 외부에 효과적으로 방출시킬 수 있다.
도 5를 참조하면, 본 발명의 또 다른 변형예에 따른 반도체 장치(100d)는 도 2를 참조하여 설명한 반도체 장치(100)에 비해, 상기 트렌치(140) 내부에 전기소자(110)의 비활성면(114) 상에 배치된 방열판(150)을 더 포함할 수 있다. 이러한 상기 방열판(150)은 앞서 도 4를 참조하여 설명한 바와 같이, 상기 전기소자(110)의 비활성면(114)을 화학적/물리적 외부환경으로부터 보호하고, 상기 전기소자(110)로부터 발생되는 열을 외부에 효과적으로 방출시킬 수 있다.
이하, 본 발명의 실시예에 따른 반도체 장치(110)를 제조하는 과정을 상세히 설명한다. 도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 반도체 장치를 제조하는 과정을 설명하기 위한 도면들이다.
도 6a를 참조하면, 실장부(121)가 형성된 예비 베이스 기판(120)을 준비한다. 상기 실장부(121)는 전기소자(도1의 110)가 배치되기 위해 상기 예비 베이스 기판(120)에 형성된 부분일 수 있다. 상기 실장부(121)는 상기 전기소자의 형상과 상응하도록 형성될 수 있다. 상기 예비 베이스 기판(120)은 제1 절연층(122) 및 내부배선(132)을 포함할 수 있다. 상기 제1 절연층(122)은 비전도성의 재질로 형성될 수 있다. 예컨대, 상기 제1 절연층(122)은 수지(resin) 및 폴리이미드(polyimide) 등의 재질로 형성될 수 있다. 상기 내부배선(132)은 상기 제1 절연층(122)의 일면 상에 형성된 제1 내부배선패턴(132a') 및 제1 절연층(122)의 타면 상에 형성된 제2 내부배선층(132b)을 포함할 수 있다. 상기 내부배선(132)은 열전도성의 재질로 형성될 수 있다. 예컨대, 상기 내부배선(132)은 구리(Cu), 금(Au), 은(Ag) 및 알루미늄(Al) 중 어느 하나의 재질로 형성될 수 있다.
상기 실장부(121)를 형성하는 단계는 상기 제1 절연층(122)의 양면 상에 형성된 제1 내부배선층 및 상기 제1 절연층(122)을 차례로 식각하여 상기 제2 내부배선층(132b)을 노출시키는 트렌치(trench)를 형성하는 단계를 포함할 수 있다. 그 결과, 상기 제1 절연층(122)의 일면 상에는 상기 제1 내부배선패턴(132a')이 형성될 수 있다.
도 6b를 참조하면, 전기소자(110)를 실장부(121)에 실장한다. 상기 전기소자(110)는 일면에 접속 패드(111)가 형성된 활성면(112), 상기 활성면(112)의 배면인 비활성면(114), 그리고 측면(116)을 가지는 반도체 집적회로 칩일 수 있다. 상기 전기소자(110)는 상기 활성면(112)만이 외부에 노출되도록 상기 실장부(121)에 부착될 수 있다. 이에 따라, 상기 전기소자(110)의 비활성면(114)은 제2 내부배선층(132b)에 접촉되고, 상기 전기소자(110)의 측면(116)은 제1 절연층(122)에 접촉될 수 있다. 한편, 상기 전기소자(110)를 상기 실장부(121)에 실장하는 단계는 상기 전기소자(110)를 상기 실장부(121)에 삽입시키기 전, 상기 실장부(121) 표면에 접착물질(미도시됨)을 형성하는 단계를 더 포함할 수 있다.
도 6c를 참조하면, 예비 베이스 기판(120) 상에 제2 절연층(124) 및 외부배선(136)을 형성하여 베이스 기판(120a)을 제조한다. 예를 들면, 상기 베이스 기판(120a)은 제1 절연층(122)의 양면에 상기 제2 절연층(124)을 형성하는 단계 및 상기 제2 절연층(124) 상에 상기 외부배선(136)을 형성하는 단계를 차례로 수행하여 형성될 수 있다. 그 결과, 상기 제2 절연층(124)은 상기 제1 절연층(122)의 일면에 형성되며 전기소자(110)의 활성면(112)을 덮는 제1 층(124a) 및 상기 제1 절 연층(122)의 타면에 형성된 제2 층(124b)을 포함할 수 있다. 또한, 상기 외부배선(136)은 상기 제1 층(124a) 상에 형성된 제1 외부배선층(136a) 및 상기 제2 층(124b) 상에 형성된 제2 외부배선층(136b)을 포함할 수 있다.
도 6d를 참조하면, 전기소자(120)와 외부배선(134)을 연결하는 제2 내부배선(134)을 형성한다. 상기 제2 내부배선(134)을 형성하는 단계는 상기 전기소자(110)의 접속 패드(111)를 노출시키는 콘택홀(contact hole)(129)을 형성하는 단계, 상기 콘택홀(129) 내부에 상기 제2 내부배선(134)의 형성을 위한 도전성의 물질을 매립시키는 단계를 포함할 수 있다. 이에 더하여, 상기 제2 내부배선(134)을 형성하는 단계는 상기 도전성의 물질을 평탄화시키는 단계, 제1 외부배선층(도6c의 136a) 및 제2 외부배선층(도6c의 136b)을 선택적으로 패터닝하여 제1 외부패턴(136a') 및 제2 외부패턴(136b')을 형성하는 단계를 포함할 수 있다. 이에 따라, 상기 접속 패드(111)와 상기 제1 외부패턴(136a')을 전기적으로 연결시키는 제2 내부배선(134)으로써 연결 플러그(flug)가 형성될 수 있다.
그리고, 상기 베이스 기판(120)에 상기 전기소자(110)로부터 발생되는 열을 외부에 방출시키는 통로를 형성한다. 예컨대, 상기 통로를 형성하는 단계는 상기 전기소자(110)의 제2 내부배선층(132b)이 노출되도록 상기 제2 층(도6c의 124b)을 식각하여 트렌치(140)를 형성하는 것을 포함할 수 있다.
계속해서, 본 발명의 변형예들에 따른 반도체 장치들을 제조하는 과정을 상세히 설명한다. 여기서, 앞서 설명한 일 실시예에 따른 반도체 장치의 제조 방법과 중복되는 내용은 생략되거나 간소화될 수 있다.
본 발명의 일 변형예에 따른 반도체 장치 제조 방법은 본 발명의 일 실시예에 따른 반도체 장치 제조 방법에 비해 전기소자의 비활성면이 외부에 노출되도록 제2 내부배선층을 식각하는 단계를 더 포함할 수 있다. 예컨대, 도 6d에 도시된 반도체 장치(100)에서 전기소자(100)의 비활성면(114)이 노출되도록 비활성면(114) 상의 제2 내부배선층(132b)을 식각함으로써, 상기 도 2의 반도체 장치(100a)를 제조할 수 있다.
본 발명의 다른 변형예에 따른 반도체 장치 제조 방법은 본 발명의 일 실시예에 따른 반도체 장치 제조 방법에 비해 전기소자의 비활성면을 노출시키는 복수의 홀들을 제2 내부배선층에 형성하는 단계를 더 포함할 수 있다. 예컨대, 도 6d에 도시된 반도체 장치에서 비활성면(114) 상의 제2 내부배선층(132b)에 복수의 홀들(132b'')을 형성하여 도 3의 제2 내부패턴(132b')을 갖는 반도체 장치(100b)를 제조할 수 있다.
본 발명의 또 다른 변형예에 따른 반도체 장치 제조 방법은 본 발명의 일 실시예에 따른 반도체 장치 제조 방법에 비해 제2 내부배선층 상에 방열판을 형성하는 단계를 더 포함할 수 있다. 예컨대, 도 6d에 도시된 반도체 장치(100)에서 트렌치(140) 내부에 제2 내부배선(132b) 상에 방열판(150)을 부착하여, 도 4의 반도체 장치(100c)를 제조할 수 있다.
본 발명의 또 다른 변형예에 따른 반도체 장치 제조 방법은 본 발명의 일 실시예에 따른 반도체 장치 제조 방법에 비해 전기소자의 비활성면이 노출되도록 제2 내부배선층을 식각하는 단계 및 전기소자의 비활성면 상에 방열판을 부착하는 단계 를 더 포함할 수 있다. 예컨대, 도 6d에 도시된 반도체 장치에서 전기소자(110)의 비활성면(114) 상의 제2 내부배선층(132b)을 식각하여 제2 내부배선패턴(132b')을 형성하는 단계 및 상기 노출된 상기 비활성면(114) 상에 방열판(150)을 형성하는 단계를 차례로 수행하여 도 5의 반도체 장치(100d)를 제조할 수 있다.
상술한 반도체 기술은 다양한 종류의 반도체 장치들 및 이를 구비하는 패키지 모듈에 적용될 수 있다. 도 7은 본 발명의 기술이 적용된 반도체 장치를 포함하는 패키지 모듈을 보여주는 도면이다. 도 7을 참조하면, 패키지 모듈(200)은 반도체 집적회로 칩(220) 및 QFP(Quad Flat Package) 패키지된 반도체 집적회로 칩(230)을 포함하는 장치와 같은 형태로 제공될 수 있다. 본 발명의 기술이 적용된 반도체 장치들(220, 230)을 별도의 반도체 기판(210)에 설치함으로써, 상기 패키지 모듈(200)이 형성될 수 있다. 상기 패키지 모듈(200)은 상기 반도체 기판(210) 일측에 구비된 외부연결단자(240)를 통해 외부전자장치와 연결될 수 있다.
상술한 반도체 패키지 기술은 전자 시스템에 적용될 수 있다. 도 8은 본 발명의 기술이 적용된 반도체 장치를 포함하는 전자 장치를 보여주는 블럭도이다. 도 8을 참조하면, 전자 시스템(300)은 제어기(310), 입출력 장치(320) 및 기억 장치(330)를 포함할 수 있다. 상기 제어기(310), 입출력 장치(320) 및 기억 장치(330)는 버스(350, bus)를 통하여 결합될 수 있다. 상기 버스(350)는 데이터들이 이동하는 통로라 할 수 있다. 예컨대, 상기 제어기(310)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 그리고 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 제어기(310) 및 기억 장치(330)는 본 발명에 따른 반도체 장치(도 1의 100)를 포함할 수 있다. 상기 입출력 장치(320)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 상기 기억 장치(330)는 데이터를 저장하는 장치이다. 상기 기억 장치(330)는 데이터 및/또는 상기 제어기(310)에 의해 실행되는 명령어 등을 저장할 수 있다. 상기 기억 장치(330)는 휘발성 기억 소자 및/또는 비휘발성 기억 소자를 포함할 수 있다. 또는, 상기 기억 장치(330)는 플래시 메모리로 형성될 수 있다. 예를 들면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 본 발명의 기술이 적용된 플래시 메모리가 장착될 수 있다. 이러한 플래시 메모리는 반도체 디스크 장치(SSD)로 구성될 수 있다. 이 경우 전자 시스템(300)은 대용량의 데이터를 상기 플래시 메모리 시스템에 안정적으로 저장할 수 있다. 상기 전자 시스템(300)은 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하기 위한 인터페이스(340)를 더 포함할 수 있다. 상기 인터페이스(340)는 유무선 형태일 수 있다. 예컨대, 상기 인터페이스(340)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 그리고, 도시되지 않았지만, 상기 전자 시스템(300)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor:CIS), 그리고 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
상기 전자 시스템(300)은 모바일 시스템, 개인용 컴퓨터, 산업용 컴퓨터 또는 다양한 기능을 수행하는 로직 시스템 등으로 구현될 수 있다. 예컨대, 상기 모 바일 시스템은 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant), 휴대용 컴퓨터, 웹 타블렛(web tablet), 모바일폰(mobile phone), 무선폰(wireless phone), 랩톱(laptop) 컴퓨터, 메모리 카드, 디지털 뮤직 시스템(digital music system) 그리고 정보 전송/수신 시스템 중 어느 하나일 수 있다. 상기 전자 시스템(300)이 무선 통신을 수행할 수 있는 장비인 경우에, 상기 전자 시스템(300)은 CDMA, GSM, NADC, E-TDMA, WCDAM, CDMA2000과 같은 3세대 통신 시스템 같은 통신 인터페이스 프로토콜에서 사용될 수 있다.
상술한 본 발명의 기술이 적용된 반도체 장치는 메모리 카드의 형태로 제공될 수 있다. 도 9는 본 발명의 기술이 적용된 반도체 장치를 포함하는 메모리 시스템을 보여주는 블럭도이다. 도 9를 참조하면, 메모리 카드(400)는 본 발명에 따른 반도체 장치를 포함하는 기억 장치(410) 및 메모리 제어기(420)를 포함할 수 있다. 상기 기억 장치(410)는 비휘발성 기억 소자를 포함할 수 있다. 상기 기억 장치(410) 및 상기 메모리 제어기(420)는 데이터를 저장하거나 저장된 데이터를 판독할 수 있다. 상기 메모리 제어기(420)는 호스트(host)(430)의 판독/쓰기 요청에 응답하여 저장된 데이터를 독출하거나, 데이터를 저장하도록 상기 기억 장치(410)를 제어할 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개 념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 보여주는 도면이다.
도 2는 본 발명의 실시예에 따른 반도체 장치의 일 변형예를 보여주는 도면이다.
도 3은 본 발명의 실시예에 따른 반도체 장치의 다른 변형예를 보여주는 도면이다.
도 4는 본 발명의 실시예에 따른 반도체 장치의 또 다른 변형예를 보여주는 도면이다.
도 5는 본 발명의 실시예에 따른 반도체 장치의 또 다른 변형예를 보여주는 도면이다.
도 6a 내지 도 6d는 도 1에 도시된 반도체 장치를 제조하는 과정을 설명하기 위한 도면들이다.
도 7은 본 발명의 기술이 적용된 반도체 패키지를 포함하는 패키지 모듈을 보여주는 도면이다.
도 8은 본 발명의 기술이 적용된 반도체 장치를 포함하는 전자 장치를 보여주는 블럭도이다.
도 9는 본 발명의 기술이 적용된 반도체 장치를 포함하는 메모리 시스템을 보여주는 블럭도이다.
*도면의 주요 부분에 대한 부호 설명*
100 : 반도체 장치
110 : 전기소자
120 : 예비 베이스 기판
120a : 베이스 기판
130 : 배선
140 : 트렌치
150 : 방열판

Claims (10)

  1. 활성면 및 비활성면을 가지는 전기소자;
    제1 절연층, 제1 절연 패턴, 및 제2 절연 패턴을 포함하고, 상기 전기 소자가 내장된 베이스 기판, 상기 제1 절연층은 상기 전기 소자의 측면을 덮고, 서로 대향하는 일면 및 타면을 가지며, 상기 제1 절연 패턴은 상기 제1 절연층의 상기 일면 상에 제공되고, 상기 제2 절연 패턴은 상기 제1 절연층의 상기 타면 상 및 상기 전기 소자의 상기 활성면 상에 제공되는 것; 및
    상기 제2 절연 패턴을 관통하며, 상기 전기 소자의 상기 활성면과 접촉하는 내부 배선을 포함하되,
    상기 제1 절연 패턴은 상기 전기소자의 상기 비활성면을 노출시키는 트렌치를 갖고, 상기 전기 소자로부터 발생되는 열은 상기 트렌치를 통하여 방출되는 것을 특징으로 하는 반도체 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 트렌치 내부에 상기 비활성면 상에 배치되는 열전도성의 배선층을 더 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 열전도성의 배선층은 상기 전기 소자의 상기 비활성면을 노출시키는 복수의 홀들을 갖는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 트렌치 내부에 상기 비활성면 상에 배치된 방열판을 더 포함하는 것을 특징으로 하는 반도체 장치.
  6. 그 내부를 관통하는 실장부를 갖는 절연층 및 상기 절연층의 일면 상에 제공된 제1 내부 배선을 제공하는 단계;
    활성면 및 비활성면을 가지는 전기소자를 상기 절연층의 실장부에 내장시키되, 상기 전기소자의 상기 비활성면이 상기 제1 내부 배선을 향하는 단계;
    상기 절연층의 상기 일면 상에 제1 층을 형성하고, 상기 절연층의 타면 및 상기 전기 소자의 상기 활성면 상에 제2 층을 형성하되, 상기 제1 층 및 상기 제2 층은 절연물질로 구성되고, 상기 제1 내부 배선은 상기 절연층 및 상기 제1 층 사이에 개재되는 것;
    상기 제1 층을 관통하는 트렌치를 형성하되, 상기 트렌치는 상기 제1 내부 배선을 노출시키는 것; 및
    상기 제2 층을 관통하여, 상기 전기 소자의 상기 활성면과 접촉하는 제2 내부 배선을 형성하는 것을 포함하되,
    상기 트렌치는 상기 전기 소자의 상기 비활성면에 수직적으로 대응되는 위치에 형성되고,
    상기 전기 소자로부터 발생된 열은 상기 제1 내부 배선 및 상기 트렌치를 통하여 방출되는 것을 특징으로 하는 반도체 장치 제조 방법.
  7. 삭제
  8. 삭제
  9. 제 6 항에 있어서,
    상기 트렌치 내부의 상기 제1 내부 배선 내에 상기 비활성면을 노출시키는 홀들을 형성시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  10. 제 6 항에 있어서,
    상기 트렌치 내부에 상기 제1 내부 배선 상에 방열판을 부착시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
KR20080055350A 2008-06-12 2008-06-12 반도체 장치 및 그 제조 방법 KR101481405B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080055350A KR101481405B1 (ko) 2008-06-12 2008-06-12 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080055350A KR101481405B1 (ko) 2008-06-12 2008-06-12 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090129208A KR20090129208A (ko) 2009-12-16
KR101481405B1 true KR101481405B1 (ko) 2015-01-22

Family

ID=41689327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080055350A KR101481405B1 (ko) 2008-06-12 2008-06-12 반도체 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101481405B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675158B (zh) * 2021-07-06 2024-01-05 珠海越亚半导体股份有限公司 循环冷却嵌埋封装基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982857A (ja) * 1995-09-18 1997-03-28 Nec Corp マルチチップパッケージ構造
JPH1145956A (ja) * 1997-05-17 1999-02-16 Hyundai Electron Ind Co Ltd パッケージされた集積回路素子及びその製造方法
JP2003100937A (ja) * 2001-09-26 2003-04-04 Hitachi Ltd 高周波モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982857A (ja) * 1995-09-18 1997-03-28 Nec Corp マルチチップパッケージ構造
JPH1145956A (ja) * 1997-05-17 1999-02-16 Hyundai Electron Ind Co Ltd パッケージされた集積回路素子及びその製造方法
JP2003100937A (ja) * 2001-09-26 2003-04-04 Hitachi Ltd 高周波モジュール

Also Published As

Publication number Publication date
KR20090129208A (ko) 2009-12-16

Similar Documents

Publication Publication Date Title
US9583430B2 (en) Package-on-package device
US9129846B2 (en) Semiconductor package and method of forming
US9324696B2 (en) Package-on-package devices, methods of fabricating the same, and semiconductor packages
US9368456B2 (en) Semiconductor package having EMI shielding and method of fabricating the same
US9356002B2 (en) Semiconductor package and method for manufacturing the same
US7436680B2 (en) Multi-chip build-up package of optoelectronic chip
US8178960B2 (en) Stacked semiconductor package and method of manufacturing thereof
KR20110083969A (ko) 반도체 패키지 및 그 제조 방법
KR20140142967A (ko) 반도체 패키지
KR20160049616A (ko) 반도체 패키지
KR20150021786A (ko) 반도체 패키지
KR101834461B1 (ko) 지문 센서 및 그의 패키징 방법
KR20160023975A (ko) 반도체 패키지
US20100084758A1 (en) Semiconductor package
US20160197057A1 (en) Semiconductor packages
KR20140048468A (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
US8169066B2 (en) Semiconductor package
KR102190390B1 (ko) 반도체 패키지 및 이의 제조 방법
KR101481405B1 (ko) 반도체 장치 및 그 제조 방법
US7884465B2 (en) Semiconductor package with passive elements embedded within a semiconductor chip
US8692133B2 (en) Semiconductor package
US9236337B2 (en) Semiconductor package including a substrate having a vent hole
US20140327156A1 (en) Semiconductor package and method of manufacturing the same
KR102116962B1 (ko) 반도체 패키지
US8828795B2 (en) Method of fabricating semiconductor package having substrate with solder ball connections

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 6