JPH1145956A - パッケージされた集積回路素子及びその製造方法 - Google Patents
パッケージされた集積回路素子及びその製造方法Info
- Publication number
- JPH1145956A JPH1145956A JP10100428A JP10042898A JPH1145956A JP H1145956 A JPH1145956 A JP H1145956A JP 10100428 A JP10100428 A JP 10100428A JP 10042898 A JP10042898 A JP 10042898A JP H1145956 A JPH1145956 A JP H1145956A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- conductor layer
- circuit device
- circuit chip
- heat conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
薄く、製造コストが低いパッケージされた集積回路素子
及びその製造方法を提供する。 【解決手段】 本発明のパッケージされた集積回路素子
は、一つ以上の伝導性トレース層と一つ以上の絶縁層を
有し、第1表面と前記第1表面に対向し多数の電気的接
点らの形成されている第2表面とを有する配線基板と、
前記配線基板の第1表面に付着される第1表面と外部に
露出される第2表面とを有する一つ以上の金属熱伝導体
層と、前記配線基板と金属熱伝導体層に形成された貫通
ホール領域と、前記外部に露出される第1表面と前記第
1表面に対向しボンディングパッドの形成された第2表
面とを有し、前記ホール領域内に位置する集積回路チッ
プと、前記ボンディングパッドと前記伝導性トレース層
とを電気的に連結する多数のボンディングワイヤーと、
前記多数のボンディングワイヤー及び前記集積回路チッ
プを封止するとともに前記ホール領域を埋め込んでいる
封止剤(encapsulation) とを備えてなる。
Description
電子機器を装着したパッケージに係わり、より詳しくは
減少した重さ及び製造コストを有するボール・グリッド
・アレイパッケージ(ball grid array package) 及びこ
れの製造方法に関する。
ックでパッケージングされた。金属またはセラミックに
よるパッケージング方法は優れた熱的特性を提供するに
反し、製造費用がたくさんかかり時間消耗的だという短
所があった。このような短所を克服するための数多いパ
ッケージらが開発されたが、そのうち代表的なものがプ
ラスチックモールドパッケージ(plastic molded packag
e)である。特に、プラスチックモールドBGAパッケー
ジは従来の微細ピッチプラスチックパッケージを表面装
着するのにおける難しさを除去するだけでなく、パッケ
ージリ―ドを集積回路パッケージの外側のきわまで延び
る必要がない。また、プラスチックモールドBGAパッ
ケージはいっそう小型化することが可能なだけでなく、
同一の印刷回路基板に装着されたパッケージらが非常に
密接な間隔を有するようにすることができる。その他
に、BGAパッケージは配線の長さがより短くなること
により電気的特性が改善される。低コストと共に前記の
長所らはBGAパッケージを多くの集積回路用に理想的
にする。
を示す断面図である。図1に示されたBGAパッケージ
は、回路パターンの形成された基板1と、接着剤3によ
り前記基板1に付着されており、上部表面上に多数のボ
ンディングパッド2aらの形成された集積回路チップ2
とを備える。そして、基板1の回路パターンと集積回路
チップ2上のボンディングパッド2aとは金属ワイヤー
4により電気的に連結されている。また、集積回路チッ
プ2の表面を外部から保護するため、基板1のワイヤー
ボンディング部分及び集積回路チップ2はエポキシ樹脂
5により封止される。基板1の下部面にはマザーボード
(図示せず)上に形成された電源供給端子との電気的接
続のための多数の半田ボール(solder ball) 6が付着さ
れている。
路チップの信頼性を低下させ、ひいては集積回路チップ
の破損を招くことのできる非常に劣る熱分散特性を有す
る。このようなパッケージの集積回路チップから発生し
た熱を外部へ充分に放出させるため、より多くの電力が
消耗される問題点がある。また、このようなパッケージ
は全体的な厚さがかなり厚い。最近にはBGAパッケー
ジの熱分散特性を改善するため、集積回路チップから発
生した熱を放出させるためのヒットシンク(heat sink)
の付着されたスーパBGAパッケージが開発された。
GAパッケージを示す断面図である。図2を参照すれ
ば、スーパBGAパッケージは、伝導性トレース層22
及び絶縁層23からなる配線基板11と、配線基板11
の絶縁層23に接着剤層18により一表面の付着された
銅層19とを備える。配線基板11及び銅層19の各々
の中心部には、これらを垂直に貫通しウェル(well)領域
14を形成するようになるオープニングが形成されてい
る。そして、銅層19の表面にはパッケージの熱分散能
力を向上させるためのヒットシンク20が接着剤層18
aにより付着されている。ここで、ヒットシンク20
は、これが銅層19に付着された状態でのヒットシンク
20に対する集積回路チップの付着、ワイヤーのボンデ
ィング及び、封止工程の間に発生する応力が耐えられる
程の厚い厚さを有する。ウェル領域14には、表面上に
多数のボンディングパッド12aを有する集積回路チッ
プ12が位置し接着剤層18bによりヒットシンク20
に付着されており、ボンディングパッド12aがボンデ
ィングワイヤー15により配線基板11の伝導性トレー
ス層23に電気的に連結されている。その他に、基板1
1のワイヤーのボンディングされた部分及び集積回路チ
ップ12は絶縁封止制(insulating encapsulantmateria
l) により封止されており、基板11の表面上にはパッ
ケージをマザーボード(図示せず)と電気的に接続させ
るための多数の半田ボール17が付着されている。
は、図1に示されたパッケージに比べ熱放出特性が優れ
るに反して重さが重いので、軽量を要求するノート・ブ
ック、ポケット・コンピューター、セルラー・ホン(cel
lular phone)などに適用することが難しいという短所が
ある。また、値段が高い銅を2層以上に積層させるの
で、製造コストが高く、厚さが相変らず比較的厚いとい
う短所がある。
出能力が優れ、重さが軽く、厚さが薄く、製造コストが
低いパッケージされた集積回路素子を提供することにあ
る。また、本発明の他の目的は、製造時間を短縮させ、
装備の投資コストを減少させ、製造コストを減少させる
パッケージされた集積回路素子の製造方法を提供するこ
とにある。
解決するため、本発明のパッケージされた集積回路素子
は、第1実施例として、一つ以上の伝導性トレース層と
一つ以上の絶縁層を有し、第1表面と前記第1表面に対
向し多数の電気的接点らの形成されている第2表面とを
有する配線基板と、前記配線基板の第1表面に付着され
る第1表面と外部に露出される第2表面とを有する一つ
以上の金属熱伝導体層と、前記配線基板と金属熱伝導体
層に形成された貫通ホール領域と、前記外部に露出され
る第1表面と前記第1表面に対向しボンディングパッド
の形成された第2表面とを有し、前記ホール領域内に位
置する集積回路チップと、前記ボンディングパッドと前
記伝導性トレース層とを電気的に連結する多数のボンデ
ィングワイヤーと、前記多数のボンディングワイヤー及
び前記集積回路チップを封止するとともに前記ホール領
域を埋め込んでいる封止剤(encapsulation) とを備えて
なることを特徴とする。
素子は、第2実施例として、一つ以上の伝導性トレース
層と一つ以上の絶縁層を有し、第1表面と前記第1表面
に対向し多数の電気的接点らの形成されている第2表面
とを有する配線基板と、前記配線基板の第1表面に付着
される第1表面と前記第1表面に対向した第2表面とを
有する一つ以上の第1金属熱伝導体層と、前記第1金属
熱伝導体層の第2表面に付着される第1表面と前記第1
表面に対向し外部に露出される第2表面とを有する第2
金属熱伝導体層と、前記配線基板と第1金属熱伝導体層
に前記第1金属熱伝導体層の第1表面が露出されるよう
に形成されたホール領域と、前記ホール領域内に位置
し、前記第2金属熱伝導体層の第1表面に付着された第
1表面と前記第1表面に対向しボンディングパッドの形
成された第2表面とを有する集積回路チップと、前記ボ
ンディングパッドと前記伝導性トレース層とを電気的に
連結する多数のボンディングワイヤーと、前記多数のボ
ンディングワイヤー及び前記集積回路チップを封止する
とともに前記ホール領域を埋め込んでいる封止剤とを備
えてなることを特徴とする。
素子は、第3実施例として、一つ以上の伝導性トレース
層と一つ以上の絶縁層を有し、第1表面と前記第1表面
に対向し多数の電気的接点らの形成されている第2表面
とを有する配線基板と、前記配線基板の第1表面に付着
される第1表面と前記第1表面に対向した第2表面とを
有する一つ以上の第1金属熱伝導体層と、前記第1金属
熱伝導体層の第2表面に付着される第1表面と前記第1
表面に対向し外部に露出される第2表面とを有し、中心
部にオープニングの形成されている第2金属熱伝導体層
と、前記第2金属熱伝導体層の第1表面が露出されるよ
うに前記配線基板と第1金属熱伝導体層に形成されたホ
ール領域と、前記ホール領域内の中心部に位置し、前記
第2金属熱伝導体層のホールより大きい幅を有し前記第
2金属熱伝導体層の第1表面と直接接触する第1表面と
前記第1表面に対向しボンディングパッドの形成された
第2表面とを有する集積回路チップと、前記ボンディン
グパッドと前記伝導性トレース層とを電気的に連結する
多数のボンディングワイヤーと、前記多数のボンディン
グワイヤー及び前記集積回路チップを封止するとともに
前記ホール領域を埋め込んでいる封止剤とを備えてなる
ことを特徴とする。
路素子は、第4実施例として、一つ以上の伝導性トレー
ス層と一つ以上の絶縁層を有し、第1表面と前記第1表
面に対向し多数の電気的接点らの形成されている第2表
面とを有する配線基板と、前記配線基板の第1表面の外
側部分上に付着された誘電体層と、第1表面と前記第1
表面に対向した第2表面とを有し、前記誘電体層の内側
末端部と接触するとともに前記第1表面が前記配線基板
の第1表面の内側部分上に付着されている金属熱伝導体
層と、前記金属熱伝導体層の第1表面が露出されるよう
に前記配線基板の中心部に形成されたホール領域と、前
記ホール領域内に位置し、前記配線基板の第1表面に付
着された第1表面と前記第1表面に対向し多数のボンデ
ィングパッドの形成された第2表面とを有する集積回路
チップと、前記ボンディングパッドと前記伝導性トレー
ス層とを電気的に連結する多数のボンディングワイヤー
と、前記多数のボンディングワイヤー及び前記集積回路
チップを封止するとともに前記ホール領域を埋め込んで
いる封止剤とを備えてなることを特徴とする。
素子の製造方法は、表面上に真空を作用させるための真
空ホールが形成されており、前記真空ホールに真空発生
装置が連結されているヒーターブロックを準備する工程
と、配線基板とこれの後面に付着された金属熱伝導体層
とからなり、前記配線基板と前記金属熱伝導体層の中心
部に貫通ホール領域の形成されている組立体を、前記真
空ホールが前記貫通ホール領域の中心部に位置するよう
に前記ヒーターブロックの表面上に安置する工程と、前
記真空発生装置により前記ヒーターブロックの真空ホー
ルを通じて集積回路チップの表面上に真空吸入力を作用
させ集積回路チップを前記ホール領域の内部にアライニ
ングする工程と、前記真空吸入力の保持された状態で前
記ヒーターブロック上で前記配線基板と前記集積回路チ
ップとをボンディングワイヤーで連結する工程と、封止
剤で前記ホール領域を埋め込むとともに前記ボンディン
グワイヤーと前記集積回路チップとを封止する工程とを
含むことを特徴とする。
素子の製造方法は、表面上に真空を作用させるための真
空ホールが形成されており、前記真空ホールに真空発生
装置が連結されているヒーターブロックを準備する工程
と、配線基板とこれの後面に付着されている第1金属熱
伝導体層と前記第1金属熱伝導体層の後面に付着されオ
ープニングを有する第2金属熱伝導体層とからなり、前
記配線基板と前記第1金属熱伝導体層の中心部に前記第
2金属熱伝導体層のオープニングと連結され前記第2金
属熱伝導体層の表面の一部を露出させるホール領域の形
成されている組立体を、前記ヒーターブロックの表面上
にローディングするものの、前記第2金属熱伝導体層の
オープニングと前記真空ホールが互いに通じるように前
記ヒットシンクを前記ヒーターブロックの表面と接触さ
せる工程と、前記真空発生装置により前記ヒーターブロ
ックの真空ホール及び前記第2金属熱伝導体層のオープ
ニングを通じて集積回路チップの表面上に真空吸入力を
作用させ、集積回路チップを前記ホール領域の内部にア
ライニングする工程と、前記真空吸入力の保持される前
記ヒーターブロック上で前記配線基板と前記集積回路チ
ップとをボンディングワイヤーで連結する工程と、封止
剤で前記ホール領域を埋め込むとともに前記ボンディン
グワイヤーと前記集積回路チップとを封止する工程とを
含むことを特徴とする。
実施例を詳しく説明する。
ッケージの断面図である。BGAパッケージ100は、
第1伝導性トレース層31a及び第2伝導性トレース層
31bと、これらのトレース層の間に介された絶縁層3
2からなる配線基板50とを含む。各々の第1及び第2
伝導性トレース層31a、31bは互いに所定の間隔を
おいて水平に配列された多数の部材からなり、前記部材
らの間の間隔には絶縁層32の部分が埋め込まれてい
る。第1及び第2伝導性トレース層は望ましく銅から形
成される。
0の外部に露出され第1伝導性トレース層31aの一表
面を含む第1表面50aと、前記第1表面に対向し第2
伝導性トレース層31bの一表面を含む第2表面50b
とを有する。配線基板50の第1表面50aは、第1伝
導性トレース層31aの表面と共に第1表面50aを構
成し、第1伝導性トレース層31aを露出させるととも
に形成された絶縁ソルダマスク層33を含む。配線基板
50の第1表面50aで第1伝導性トレース層31aの
外側表面上には、配線基板50をパッケージ100の外
部端子(図示せず)と電気的に連結するための電気的接
点として作用する半田ボール34が付着されている。
は、ヒットシンクとして作用する金属熱伝導体層35が
接着剤38により付着されている。接着剤38としては
望ましく両面接着テープが使用できるが、液状接着剤を
使用することもできる。金属熱伝導体層35は、配線基
板50の第2表面50bに付着される第1表面35a
と、これに対向しパッケージ100の外部に露出される
第2表面35bとを有する。また、金属熱伝導体層35
は、望ましく銅、アルミニウム、または銀で作られるこ
とができる。
心部にはこれらを垂直に貫通するホール領域36が形成
されている。ホール領域36は、パッケージ100の平
面を示す図である図4に示されたように、望ましく四角
形の横断面状を有し、円形の横断面状の耳部分37を有
することができる。その他に、ホール領域36は長方
形、円形、菱形、または星形の横断面状を有し、四角
形、長方形、菱形、または三角形の耳部分を有すること
ができる。
中心部には、パッケージ100の外部に露出される第1
表面40aと前記第1表面に対向する第2表面40bと
を有する集積回路チップ40が位置する。集積回路チッ
プ40の第2表面40bには多数のボンディングパッド
41が形成されており、ボンディングパッド41はボン
ディングワイヤー39により伝導性トレース層31a、
31bと電気的に連結されている。
るため、配線基板50とこれの第2表面50bに付着さ
れた金属熱伝導体層35からなり、前記配線基板50と
前記金属熱伝導体層35の中心部に貫通ホール領域36
の形成されている組立体が、図5に示されたヒーターブ
ロック61上にローディングされる。前記組立体はユニ
ット単位として形成される。そして、配線基板50を含
む組立体のローディング時、金属熱伝導体層35の第2
表面35bがヒーターブロック61の表面と向かい合う
ようになる。このようなユニット単位での工程進行は従
来のような以後のシンギュレーション(singulation) 工
程の省略を可能にする。図3と共に図5を参照すれば、
ヒーターブロック61は表面上に真空ホール62を有す
る。真空ホール62は真空装置(図示せず)によりヒー
ターブロック61の内部で形成された真空をヒーターブ
ロック61の外部へ作用させるためのものである。従っ
て、示されていないが、この分野で通常の知識を有した
当業者は、真空ホール62を通じてヒーターブロック6
1の外部へ真空を作用させるための真空印加方式を容易
に理解することができる。例えば、ヒーターブロック6
1の外部に位置した真空装置をホース(図示されず)を
使用して真空ホール62に連結することで、ヒーターブ
ロック61の内部から外部へ真空を作用させる方式が用
いられる。
ローディングするには、金属熱伝導体層35の付着され
た配線基板50からなり中心部にホール領域36の形成
されている組立体が、金属熱伝導体層35の第2表面3
5bがヒーターブロック61の表面を向かうようにして
ホール領域36に真空ホール62が位置するようにロー
ディングされる。その後、ユニット単位で切断(saw) さ
れた集積回路チップ40の第1表面40aが真空ホール
62を覆うとともに、集積回路チップ40が配線基板5
0のホール領域36に位置する。この時、集積回路チッ
プ40は真空ホール62を通じて第1表面40aに作用
する真空の吸引力により、ヒーターブロック61の表面
上に堅固に固定されることでアライニングされる。この
ように真空により集積回路チップを固定及びアライニン
グすることによって、従来のようなダイアタッチ工程が
必要なくなる。従って、パッケージ100はダイアタッ
チ工程のためのダイパッドが除去されることで、より薄
い厚さ及びより軽い重さを有する。また、パッケージ1
00はダイアタッチ工程を除去することにより減少した
製造コストを有する。
集積回路チップ40のボンディングパッド41と配線基
板50とを電気的に連結するボンディングワイヤー39
によるワイヤーボンディング工程が行われる。その後、
真空吸引力の続く作用により配線基板50を含む組立体
及び集積回路チップ40をヒーターブロック上に保持さ
せた状態で、エポキシ系列の封止剤42でホール領域3
6を埋め込むとともに、集積回路チップ40及びボンデ
ィングワイヤー39を封止する。それから、封止剤の硬
化が行われる。このような封止及び硬化工程は、ワイヤ
ーボンディングの後にヒーターブロック上ですぐ行われ
ることで既存のモールド工程を代替する。その後、配線
基板50の第1表面50aに半田ボール34が付着さ
れ、リフロー(reflow)工程が行われる。
ジ100は、集積回路チップ40の第1表面40aがパ
ッケージ100の外部に露出されているので、集積回路
チップ40から発生した熱を外部へ容易に放出させるこ
とができる。実際に、図3に示されたパッケージはこれ
の熱放出特性をテストするためのシミュレーションテス
トの結果、2m/secの空気流速(air flow)で15.
8℃/Wの熱抵抗を示した。そして、集積回路チップ4
0のワイヤーボンディングのために使用されたダイパッ
ドがないので、従来のパッケージに比べて重さが軽く厚
さが薄い。図3に示されたパッケージは1.0mmの厚
さを有し、図2に示されたパッケージの重さの55%程
の重さを有する。その他に、BGAパッケージ100は
これを製造するには、ダイアタッチ工程、モールド工程
及び、シンギュレーション(singulation) 工程が必要な
いので、製造時間、装備投資のコスト及び、製造原価が
減少する。
ッケージ200を示す断面図である。図6の未説明符号
に対しては上述した図3のパッケージについての説明を
参照されたい。
の第2表面50bに接着剤38により付着される第1表
面70aと前記第1表面に対向する第2表面70bとを
有し、ヒットシンクとして作用する第1金属熱伝導体層
70と接着剤72により第1金属熱伝導体層70に付着
される第2金属熱伝導体層73とを含む。接着剤38、
72の望ましい例は、両面接着テープである。第2金属
熱伝導体層73は、第1金属熱伝導体層70の第2表面
70bに付着される第1表面73aと前記第1表面に対
向しパッケージ200の外部に露出される第2表面73
bとを有する。
3の第1表面73a及び第2表面73bには、第1金属
熱伝導体層70、集積回路チップ40及び、封止剤42
に対する第1表面73a及び第2表面73bの接着力を
増加させ、水分浸透及び腐食を防止するためにニッケル
鍍金層またはブラックエノダイジングのような物質層が
形成されることが望ましい。また、第2熱伝導体層73
は箔形態で示されたが、接着剤72により第1金属熱伝
導体層70に付着される多数のピンで第2金属熱伝導体
層を形成することもできる。そして、配線基板50と第
1金属熱伝導体層70の中心部には、第2金属熱伝導体
層73の第1表面73aの一部を露出させるホール領域
36が形成されている。ホール領域36の中心部には、
接着剤72により第2金属熱伝導体層73の第1表面7
3aに付着される第1表面40a及び、前記第1表面に
対向する第2表面を有する集積回路チップ40が位置す
る。
に示されたパッケージ100の製造について上述された
方法と同一な方法により製造できる。しかし、パッケー
ジ200を製造するためには封止剤42の形成後、第1
金属熱伝導体層70の第2表面70b及び集積回路チッ
プ40の第1表面40a上に接着剤72により第2金属
熱伝導体層73を付着する工程が更に含まれる。
図2に示されたパッケージ100とほとんど同一な効果
を提供する。しかし、パッケージ200は第2金属熱伝
導体層73の第1表面の全体にわたって接着剤72が形
成されているので、図2に示されたパッケージ100よ
り更に容易に集積回路チップから発生した熱を分散させ
ることができる。実際に、図6に示されたパッケージは
これの熱放出特性をテストするためのシミュレーション
テストの結果、2m/secの空気流速(air flow)で
6.3℃/Wの熱抵抗を示した。そして、図6に示され
たパッケージ200でヒットシンクとして備えられる第
2金属熱伝導体層73は封止剤42の形成後に付着され
るので、図2に示されたパッケージのヒットシンクより
更に薄い厚さのものを使用することが可能である。この
ように薄くなった厚さの第2金属熱伝導体層73は、パ
ッケージ200の全体的な厚さ及び重さの減少に大きく
寄与する。パッケージ200は約1.1mmの厚さを有
し、図2に示されたパッケージの重さの65%程の重さ
を有する。
ッケージを示す断面図である。図7で次に説明されない
未説明の符号に対しては、図3に示されたパッケージに
関する前記の説明を参照されたい。
0は第1金属熱伝導体層70の第2表面70bに接着剤
82により付着された第2金属熱伝導体層83を含む。
接着剤82の望ましい例は両面接着テープである。第2
金属熱伝導体層83は、第1金属熱伝導体層70の第2
表面70bに付着される第1表面83aと、パッケージ
300の外部に露出される第2表面83bとを有し、中
心部にオープニング84を有している。オープニング8
4は、これを通じた真空の作用時に第1表面83a上に
集積回路チップ40のアライニング及び固定のため、集
積回路チップ40により完全に覆われる程で小さなけれ
ばならない。
3の第1表面83aには、第1金属熱伝導体層70及び
封止剤42に対する第1表面83aの接着力を増加さ
せ、水分浸透及び腐食を防止するためにニッケル鍍金層
またはブラックエノダイジングのような物質層が形成さ
れることが望ましい。そして、第2金属熱伝導体層83
は箔の形状を有することで示されたが、接着剤82によ
り第1金属熱伝導体層70に付着される多数のピンから
なることもできる。ホール領域36の中心部には集積回
路チップ40が位置し、集積回路チップ40の第1表面
40aが第2金属熱伝導体層83の第1表面83aと直
接に接触している。
は、図3に示されたパッケージ100の製造と関連して
上述したような類似の方法により製造できる。図5と共
に図7を参照すれば、配線基板50上に第1及び第2金
属熱伝導体層70及び83の付着された組立体を、第2
金属熱伝導体層83の第2表面83bがヒーターブロッ
ク61の表面に向かうようにヒーターブロック61上に
安置する。ここで、配線基板50及び第1金属熱伝導体
層70の中心部には互いに連結されたホール領域36が
形成されている。
36にアライニング及び保持させる。この時、真空ホー
ル62からオープニング84を通じて集積回路チップ4
0に作用する真空による吸引力により、集積回路チップ
40の第1表面40aが第2金属熱伝導体層83の第1
表面83aに直接に接触するようになる。それから、図
3によるパッケージ100の製造と関連して上述された
ようにワイヤーボンディング、封止及び、半田ボールの
装着工程が行われる。
示されたパッケージ100とほとんど同一な効果を提供
する。しかし、パッケージ300は集積回路チップ40
の第1表面40aで箔またはピンの形態の第2金属熱伝
導体層83を有することで、パッケージ100に比べて
更に容易に集積回路チップから発生した熱を分散させる
ことができる。実際に、図7に示されたパッケージは、
これの熱放出特性をテストするためのシミュレーション
テストの結果、2m/secの空気流速(air flow)で
7.8℃/Wの熱抵抗を示した。そして、図7に示され
たパッケージは1.2mmの厚さを有し、図2に示され
たパッケージの重さの85%程の重さを有する。
ッケージ400を示す断面図である。図8の未説明の符
号に対しては前記の図3のパッケージについての説明を
参照されたい。
0は、配線基板50の第2表面50bの内側部分に接着
剤92により付着された金属熱伝導体層93を含む。金
属熱伝導体層93は、配線基板50の第2表面に付着さ
れる第1表面93aと、前記第1表面に対向し外部に露
出される第2表面93bとを有する。また、金属熱伝導
体層93は銅、アルミニウム、または銀で作られたもの
が望ましい。金属熱伝導体層93が銅の場合には腐食の
防止のため第2表面93bはニッケルのような材料で鍍
金され、アルミニウムの場合には第2表面93bはブラ
ックエノダイジング(black anodizing) されることがで
きる。
93の第1表面93aを露出させるとともにホール領域
36が形成されている。ホール領域36の中心部には集
積回路チップ40が位置し、集積回路チップ40の第1
表面40aが金属熱伝導体層93の第1表面93aに接
着剤95により付着されている。このような接着剤95
は集積回路チップ40からの熱放出を増加させるため、
銀を含むことが望ましい。
側部分には、金属熱伝導体層93と接着剤92を通じた
水分吸収によりパッケージ400がクラック及びディラ
ミネーション(delamination)されることを防止し、パッ
ケージ400の信頼性を増加させるために誘電体層96
が形成されている。誘電体層96の内側末端部は金属熱
伝導体層93の末端部と接触している。また、誘電体層
96は望ましくソルダレジスト、ポリイミド、またはエ
ポキシからなることができる。
製造する方法を説明すれば、図8に示されたパッケージ
400を製造するため、図5に示されたヒーターブロッ
ク61をまた用いる。図5と共に図8を参照すれば、配
線基板50の第2表面50b上に金属熱伝導体層93及
び誘電体層96の付着された組立体を、金属熱伝導体層
93の第2表面93b及び誘電体層96の表面がヒータ
ーブロックの表面に向かうようにし、真空ホール62を
備えたヒーターブロック61上に安置する。ここで、配
線基板50の中心部にはホール領域36が形成されてい
る。この時、金属熱伝導体層93の第2表面93bが、
ヒーターブロック61の真空ホール62を完全に密閉す
るようにヒーターブロック61上に置かれなければなら
ない。
た真空装置の作動により発生する真空吸引力が、真空ホ
ール62を通じて金属熱伝導体層93の第2表面93a
上に作用し、組立体がヒーターブロック61の表面上に
保持される。それから、真空吸入力により組立体がヒー
ターブロック61の表面上に保持された状態で、図3に
よるパッケージ100の製造と関連して上述されたよう
にワイヤーボンディング、封止及び、半田ボールの装着
工程が行われる。
路チップ40の側面部に金属熱伝導体層を有しないの
で、更に薄い厚さ及び重さを有する。また、集積回路チ
ップ40の第1表面40aにヒットシンクとして薄い金
属熱伝導体層93が付着されているので、熱放出能力面
でも図3、図6及び、図7に示されたパッケージら程度
に優れることと予想される。パッケージ400は図3、
図6及び、図7に示されたパッケージ100、200及
び、300の場合とは違い、それを製造するには集積回
路チップ40が接着剤95により金属熱伝導体層93に
付着された後に、ヒーターブロック62上に配線基板5
0と集積回路チップ40のローディング及び整列工程が
行われる。しかし、ワイヤーボンディング及び封止工程
が図3、図6及び、図7の場合のようにヒーターブロッ
ク62上で行われる。従って、BGAパッケージ400
はこれを製造することにおいて、モールド工程及びシン
ギュレーション(singulation) 工程が必要ないので、製
造時間、装備の投資コスト及び、製造原価が減少する。
そして、図8に示されたパッケージ400は約1.2m
mの厚さを有し、図2に示されたパッケージの重さの9
0%程の重さを有する。
るパッケージらの熱放出特性を評価するためのシミュレ
ーションテストの結果を示すグラフである。図9で、縦
軸は熱抵抗(℃/W)であり、横軸は空気流速(m/s
ec)である。そして、グラフAは本発明の第1実施例
によるパッケージに対するテストの結果を示し、グラフ
Bは第2実施例、グラフCは第3実施例、そしてグラフ
Dは第4実施例によるパッケージに対するテストの結果
を示す。図9から知れるように、本発明の第1実施例に
よるパッケージは、集積回路チップの後面にヒットシン
クを付着しなかったにもかかわらず、2m/secの空
気流速で15.8℃/W以下の優れた熱抵抗特性を示し
た。このような第1実施例によるパッケージの熱抵抗値
は、集積回路チップから発生した熱を放出するには充分
な値である。そして、本発明の第2実施例によるパッケ
ージは、最も優れた2m/secの空気流速で約6.3
℃/Wの熱抵抗特性を示し、本発明の第3実施例による
パッケージは、2m/secの空気流速で約7.8℃/
Wの熱抵抗値を示した。最後で、本発明の第4実施例に
よるパッケージは、2m/secの空気流速で6.5℃
/Wの熱抵抗特性を示した。
値を電力分散特性(power dissipation) 値に換算して示
したグラフである。図10で、縦軸は電力分散値(Watt
s) を示し、横軸は空気流速(m/sec)を示す。そ
して、グラフEは本発明の第1実施例のパッケージに対
する電力分散特性を示し、グラフFは第2実施例のパッ
ケージ、グラフGは第3実施例のパッケージ、そしてグ
ラフHは第4実施例によるパッケージに対するテストの
結果を示す。図10から知れるように、本発明によるパ
ッケージらはみんな2m/secの空気流速で3.2W
以上の優れた電力分散特性を示した。
るパッケージで、ボンディングワイヤーの特性を示すグ
ラフであって、図11Aはボンドプルテスト(bond pull
test)の結果を示し、図11Bはボールセン断テスト(b
all shear test) の結果を示し、図11Cはループの高
さ(loop height) の測定の結果を示す。このようなテス
トを行う前に図5に示されたヒーターブロック上でワイ
ヤーボンディングすることにおいて、韓国のK&S社で
製造したK&S1488Turboワイヤーボンダ、韓
国のミキョンサ(Mikyeong Sa) で製造した1.3mil
sの厚さのゴールドワイヤー及び、Micro Swi
ss 6mil Tipの商品名で市販されるキャピラ
リ(Capillary) が使用された。そして、ワイヤーボンデ
ィング温度は180℃、時間は一番目のワイヤー及び二
番目のワイヤーがみんな25msec、電力は一番目の
ワイヤーが60mW、二番目のワイヤーが120mW、
力(force) は一番目のワイヤーが45g、二番目のワイ
ヤーが110gであった。
された21個のすべてのサンプルらはボンドプルテスト
において、グラフJに示されたような基準値の最少5g
を越えることにより、堅固にワイヤーボンディングされ
たことが立証された。図11Bから、グラフKに示され
た21個のすべてのサンプルらは、ボールセン断テスト
時にグラフLに示されたような基準値の最小30gにみ
んな合格したことが知れる。そして、図11Cから知れ
るように、グラフMに示された22個のすべてのワイヤ
ーサンプルらはグラフNに示されたような基準値の10
mils以下に合格した。
結果から、図5に示されたヒーターブロック上で真空に
より集積回路チップを固定させた状態でのワイヤーボン
ディングは、パッケージのボンディングワイヤーの特性
に何の悪影響を与えることがなく、成功的なワイヤーボ
ンディングの結果を提供することが立証された。
るパッケージの封止特性を示すグラフであって、図12
Aは封止の高さ(encapsulation height)の測定の結果を
示し、図12Bはワイヤースウィピング(wire sweepin
g) の測定の結果を示し、図12Cは封止空隙(void)の
測定の結果を示す。このような測定を行う前に、図5に
示されたヒーターブロック上でワイヤーボンディングさ
れたパッケージを封止することにおいて、商品名CAM
ALOT5000で市販されるディスペンスシステム(D
ispense System) 及び商品名Hysol 4451/4
450で市販されるダム/フィル材料(Dam/Fill Materi
al) が使用された。そして、封止温度は80℃であり、
封止圧力は1.4barであった。
された22個のサンプルらはグラフPに示されたような
16mils以下の封止の高さの基準値をみんな通過し
た。そして、図12Bから知れるように、グラフQに示
された22個のサンプルらはワイヤースウィピングの測
定において、グラフRに示されたような基準値の5.0
%以下をみんな通過したし、図12Cから知れるよう
に、グラフSに示された22個のサンプルらはグラフT
に示されたような5.0%以下の封止空隙率の基準値を
みんな通過した。以上の封止特性に対する測定の結果か
ら、図5に示されたヒーターブロック上に真空により集
積回路チップを固定させた状態で封止工程を行っても、
パッケージの封止特性に何の悪影響を与えることがなく
成功的な封止が成されるということが立証された。
るパッケージでボンディングワイヤーの特性を示すグラ
フであって、図13Aはボンドプルテスト(bond pull t
est)の結果を示し、図13Bはボールセン断テスト(bal
l shear test) の結果を示し、図13Cはループの高さ
(loop height) の測定の結果を示す。このようなテスト
前に、図5に示されたヒーターブロック上でワイヤーボ
ンディングすることにおいて、韓国のK&S社で製造し
たK&S1488Turboワイヤーボンダ、韓国のミ
キョンサ(Mikyeong Sa) で製造した1.3milsの直
径のゴールドワイヤー及び、STPという商品名で市販
されるキャピラリ(Capillary) が使用された。そして、
ワイヤーボンディング温度は220℃、時間は一番目の
ワイヤーが25msec、二番目のワイヤーが30ms
ec、電力は一番目のワイヤー及び二番目のワイヤーが
みんな60mW、力(force) は一番目のワイヤーが45
g、二番目のワイヤーが55gであった。
された21個のすべてのサンプルらはボンドプルテスト
において、グラフVに示されたような基準値の最少5g
を越えることで、堅固にワイヤーボンディングされた。
図13Bから、グラフWに示された21個のすべてのサ
ンプルらは、ボールセン断テスト時にグラフXに示され
たような基準値の最小30gに越えたことが知れる。そ
して、図13Cから知れるように、グラフYに示された
22個のすべてのワイヤーサンプルらは、グラフZに示
されたような基準値の10mils以下に合格した。以
上の結果から、図5に示されたヒーターブロック上で真
空により集積回路チップを固定させた状態でのワイヤー
ボンディングは、成功的なワイヤーボンディングの結果
を提供することが立証された。
るパッケージの封止特性を示すグラフであって、図14
Aは封止の高さ(encapsulation height)の測定の結果を
示し、図14Bはワイヤースウィピング(wire sweepin
g) の測定の結果を示し、図14Cは封止空隙(void)の
測定の結果を示す。このような測定を行う前に、図5に
示されたヒーターブロック上でワイヤーボンディングさ
れたパッケージを封止することにおいて、商品名CAM
ALOT5000で市販されるディスペンスシステム(D
ispense System) 及び商品名Hysol 4451/4
450で市販されるダム/フィル材料(Dam/Fill Materi
al) が使用された。そして、封止温度は80℃であり、
封止圧力は1.5barであった。
示された22個のサンプルらは、グラフB1に示された
ような16mils以下の封止の高さの基準値をみんな
通過した。そして、図13Bから知れるように、グラフ
C1に示された22個のサンプルらはワイヤースウィピ
ングの測定において、グラフD1に示されたような基準
値の5.0%以下をみんな通過したし、図14Cから知
れるように、グラフE1に示された22個のサンプルら
は、グラフF1に示されたような5.0%以下の封止空
隙率の基準値をみんな通過した。図14A乃至Cで示さ
れた封止特性の測定の結果から、図5に示されたヒータ
ーブロック上に真空により集積回路チップを固定させた
状態で封止工程を行っても、パッケージの封止特性に何
の悪影響を与えることがなく、成功的な封止が成される
ということが立証された。
るパッケージのボールの装着(ballmount)特性を示すグ
ラフであって、図15Aはパッケージワーピジ(package
warpage) の測定の結果を示し、図15Bは半田ボール
のセン断力(solder ball shear) の測定の結果を示し、
図15Cは平坦性(coplanarity) の測定の結果を示す。
このような測定を行う前に、封止されたパッケージに半
田ボールを装着することにおいて、SHIBUYA S
BM−230の商品名で市販されるボールマウンタ、V
ITRONICS SMD−522Nの商品名で市販さ
れるファーネス、ACCEL MICROCEL2の商
品名で市販されるフラックスクリーナ(flux cleaner)及
び、SENJU 63Sn/37Pbの商品名で市販さ
れる半田ボールが使用された。そして、ファーネスのピ
ーク温度は225+/−5℃であり、フラックスクリー
ニング時間はウォッシュ120秒、リンス120秒、ド
ライ180秒であった。
示された12個のサンプルらは、グラフH1に示された
ような5.0milsのパッケージワーピジの基準値を
みんな通過した。また、図15Bから知れるように、グ
ラフJ1に示された22個の半田ボールのサンプルら
は、みんなグラフK1に示されたような1Kg以下のセ
ン断力の基準値に合格した。そして、図15Cから知れ
るように、グラフL1及びL2に示された1つの平坦面
に対し24個ずつ、2つの平坦面に対し測定された48
個のサンプルらは、みんなグラフM1に示されたような
6mils以下の平坦性の基準値に合格した。図15A
乃至Cに示された結果から、本発明の第2実施例による
パッケージには半田ボールが成功的に装着されたことが
立証された。
るパッケージに対しはワイヤーボンディング特性、封止
特性及び、半田ボールの装着特性に関するテスト及び/
または測定を行わなかった。しかし、本発明の発明者ら
はたとえこのようなテスト及び/または測定を行わなか
ったが、第3及び第4実施例によるパッケージはこれが
集積回路チップの第2表面に付着されたヒットシンクを
有するという点で、第2実施例によるパッケージと構造
的な類似性を有するので、第2実施例によるパッケージ
と類似なワイヤーボンディング特性、封止特性及び、半
田ボールの装着特性を有することと予想する。
GAパッケージは、集積回路チップが外部に露出された
りまたは露出された集積回路チップの表面に薄い熱伝導
性ピンまたは箔の付着された構造を有する。従って、本
発明によるパッケージは熱放出能力が優れるとともに重
さが軽く、厚さが薄く、製造コストが低い。
明し示したが、当業者は本発明の要旨から外れない範囲
で前記実施例に対する多様な変更及び修正の可能なこと
が明確に分かる。
図である。
ージを示す断面図である。
断面図である。
域を示す平面図である。
用されるヒーターブロックを示す斜視図である。
示す断面図である。
示す断面図である。
示す断面図である。
の熱放出特性を評価するためのシミュレーションテスト
の結果を示したグラフである。
特性(power dissipation) 値に換算して示したグラフで
ある。
パッケージでボンディングワイヤーの特性を示すグラフ
である。
パッケージの封止特性を示すグラフである。
パッケージでボンディングワイヤーの特性を示すグラフ
である。
パッケージの封止特性を示すグラフである。
パッケージのボールの装着特性を示すグラフである。
Claims (38)
- 【請求項1】 一つ以上の伝導性トレース層と一つ以上
の絶縁層を有し、第1表面と前記第1表面に対向し多数
の電気的接点らの形成されている第2表面とを有する配
線基板と、前記配線基板の第1表面に付着される第1表
面と外部に露出される第2表面とを有する一つ以上の金
属熱伝導体層と、前記配線基板と金属熱伝導体層に形成
された貫通ホール領域と、前記外部に露出される第1表
面と前記第1表面に対向しボンディングパッドの形成さ
れた第2表面とを有し、前記ホール領域内に位置する集
積回路チップと、前記ボンディングパッドと前記伝導性
トレース層とを電気的に連結する多数のボンディングワ
イヤーと、前記多数のボンディングワイヤー及び前記集
積回路チップを封止するとともに前記ホール領域を埋め
込んでいる封止剤(encapsulation) とを備えてなること
を特徴とするパッケージされた集積回路素子。 - 【請求項2】 前記集積回路チップは、前記集積回路チ
ップの第1表面に作用する真空吸引力により前記ホール
領域内にアライニング及び固定され、前記真空吸引力の
保持された状態で前記多数のワイヤーにより前記集積回
路チップのボンディングパッドと前記伝導性トレース層
とが電気的に連結されることを特徴とする請求項1記載
のパッケージされた集積回路素子。 - 【請求項3】 前記金属熱伝導体層は、銅、アルミニウ
ム及び、銀からなる群より選択されたもので作られるこ
とを特徴とする請求項1記載のパッケージされた集積回
路素子。 - 【請求項4】 前記伝導性トレース層は銅からなること
を特徴とする請求項1記載のパッケージされた集積回路
素子。 - 【請求項5】 前記ホール領域は四角形の横断面状を有
し、また円形の横断面状の耳部分を有することを特徴と
する請求項1記載のパッケージされた集積回路素子。 - 【請求項6】 前記電気的接点は半田ボールであること
を特徴とする請求項1記載のパッケージされた集積回路
素子。 - 【請求項7】 一つ以上の伝導性トレース層と一つ以上
の絶縁層を有し、第1表面と前記第1表面に対向し多数
の電気的接点らの形成されている第2表面とを有する配
線基板と、前記配線基板の第1表面に付着される第1表
面と前記第1表面に対向した第2表面とを有する一つ以
上の第1金属熱伝導体層と、前記第1金属熱伝導体層の
第2表面に付着される第1表面と前記第1表面に対向し
外部に露出される第2表面とを有する第2金属熱伝導体
層と、前記配線基板と第1金属熱伝導体層に前記第1金
属熱伝導体層の第1表面が露出されるように形成された
ホール領域と、前記ホール領域内に位置し、前記第2金
属熱伝導体層の第1表面に付着された第1表面と前記第
1表面に対向しボンディングパッドの形成された第2表
面とを有する集積回路チップと、前記ボンディングパッ
ドと前記伝導性トレース層とを電気的に連結する多数の
ボンディングワイヤーと、前記多数のボンディングワイ
ヤー及び前記集積回路チップを封止するとともに前記ホ
ール領域を埋め込んでいる封止剤とを備えてなることを
特徴とするパッケージされた集積回路素子。 - 【請求項8】 前記集積回路チップは、前記集積回路チ
ップの第1表面に作用する真空吸引力により前記ホール
領域内にアライニング及び固定され、前記真空吸引力の
保持された状態で前記多数のワイヤーにより前記集積回
路チップのボンディングパッドと前記伝導性トレース層
とが電気的に連結されることを特徴とする請求項7記載
のパッケージされた集積回路素子。 - 【請求項9】 前記第1及び第2金属熱伝導体層中の最
小限一つの層は、銅、アルミニウム及び、銀からなる群
より選択されたもので作られることを特徴とする請求項
7記載のパッケージされた集積回路素子。 - 【請求項10】 前記伝導性トレース層は銅からなるこ
とを特徴とする請求項7記載のパッケージされた集積回
路素子。 - 【請求項11】 前記ホール領域は四角形の横断面状を
有し、また円形の横断面状の耳部分を有することを特徴
とする請求項7記載のパッケージされた集積回路素子。 - 【請求項12】 前記電気的接点は半田ボールであるこ
とを特徴とする請求項7記載のパッケージされた集積回
路素子。 - 【請求項13】 前記第2金属熱伝導体層の第1表面全
体に接着剤が塗布されていることを特徴とする請求項7
記載のパッケージされた集積回路素子。 - 【請求項14】 一つ以上の伝導性トレース層と一つ以
上の絶縁層を有し、第1表面と前記第1表面に対向し多
数の電気的接点らの形成されている第2表面とを有する
配線基板と、前記配線基板の第1表面に付着される第1
表面と前記第1表面に対向した第2表面とを有する一つ
以上の第1金属熱伝導体層と、前記第1金属熱伝導体層
の第2表面に付着される第1表面と前記第1表面に対向
し外部に露出される第2表面とを有し、中心部にオープ
ニングの形成されている第2金属熱伝導体層と、前記第
2金属熱伝導体層の第1表面が露出されるように前記配
線基板と第1金属熱伝導体層に形成されたホール領域
と、前記ホール領域内の中心部に位置し、前記第2金属
熱伝導体層のホールより大きい幅を有し前記第2金属熱
伝導体層の第1表面と直接接触する第1表面と前記第1
表面に対向しボンディングパッドの形成された第2表面
とを有する集積回路チップと、前記ボンディングパッド
と前記伝導性トレース層とを電気的に連結する多数のボ
ンディングワイヤーと、前記多数のボンディングワイヤ
ー及び前記集積回路チップを封止するとともに前記ホー
ル領域を埋め込んでいる封止剤とを備えてなることを特
徴とするパッケージされた集積回路素子。 - 【請求項15】 前記集積回路チップは、前記第2金属
熱伝導体層のホールを通じて前記集積回路チップの第1
表面に作用する真空吸引力により前記ホール領域内にア
ライニング及び固定され、前記真空吸引力の保持された
状態で前記多数のワイヤーにより前記集積回路チップの
ボンディングパッドと前記伝導性トレース層とが電気的
に連結されることを特徴とする請求項14記載のパッケ
ージされた集積回路素子。 - 【請求項16】 前記第1及び第2金属熱伝導体層中の
最小限一つの層は、銅、アルミニウム及び、銀からなる
群より選択されたもので作られることを特徴とする請求
項14記載のパッケージされた集積回路素子。 - 【請求項17】 前記伝導性トレース層は銅からなるこ
とを特徴とする請求項14記載のパッケージされた集積
回路素子。 - 【請求項18】 前記ホール領域は四角形の横断面状を
有し、また円形の横断面状の耳部分を有することを特徴
とする請求項14記載のパッケージされた集積回路素
子。 - 【請求項19】 前記電気的接点は半田ボールであるこ
とを特徴とする請求項14記載のパッケージされた集積
回路素子。 - 【請求項20】 前記第1第1金属熱伝導体層と第2金
属熱伝導体層との間には接着剤が位置することを特徴と
する請求項14記載のパッケージされた集積回路素子。 - 【請求項21】 一つ以上の伝導性トレース層と一つ以
上の絶縁層を有し、第1表面と前記第1表面に対向し多
数の電気的接点らの形成されている第2表面とを有する
配線基板と、前記配線基板の第1表面の外側部分上に付
着された誘電体層と、第1表面と前記第1表面に対向し
た第2表面とを有し、前記誘電体層の内側末端部と接触
するとともに前記第1表面が前記配線基板の第1表面の
内側部分上に付着されている金属熱伝導体層と、前記金
属熱伝導体層の第1表面が露出されるように前記配線基
板の中心部に形成されたホール領域と、前記ホール領域
内に位置し、前記配線基板の第1表面に付着された第1
表面と前記第1表面に対向し多数のボンディングパッド
の形成された第2表面とを有する集積回路チップと、前
記ボンディングパッドと前記伝導性トレース層とを電気
的に連結する多数のボンディングワイヤーと、前記多数
のボンディングワイヤー及び前記集積回路チップを封止
するとともに前記ホール領域を埋め込んでいる封止剤と
を備えてなることを特徴とするパッケージされた集積回
路素子。 - 【請求項22】 前記配線基板は、これの第1表面に作
用する真空吸引力によりヒーターブロック上にアライニ
ング及び固定され、前記真空吸引力の保持された状態で
前記多数のワイヤーにより前記集積回路チップのボンデ
ィングパッドと前記伝導性トレース層とが電気的に連結
されることを特徴とする請求項21記載のパッケージさ
れた集積回路素子。 - 【請求項23】 前記金属熱伝導体層は、銅、アルミニ
ウム及び、銀からなる群より選択されたもので作られる
ことを特徴とする請求項21記載のパッケージされた集
積回路素子。 - 【請求項24】 前記伝導性トレース層は銅からなるこ
とを特徴とする請求項21記載のパッケージされた集積
回路素子。 - 【請求項25】 前記ホール領域は四角形の横断面状を
有し、また円形の横断面状の耳部分を有することを特徴
とする請求項21記載のパッケージされた集積回路素
子。 - 【請求項26】 前記電気的接点は半田ボールであるこ
とを特徴とする請求項21記載のパッケージされた集積
回路素子。 - 【請求項27】 前記金属熱伝導体層に対する集積回路
チップの付着は、銀を含んだ接着剤により行われること
を特徴とする請求項21記載のパッケージされた集積回
路素子。 - 【請求項28】 前記誘電体層は、ソルダレジスト、ポ
リイミド及び、エポキシからなる群より選択されたもの
で作られることを特徴とする請求項21記載のパッケー
ジされた集積回路素子。 - 【請求項29】 表面上に真空を作用させるための真空
ホールが形成されており、前記真空ホールに真空発生装
置が連結されているヒーターブロックを準備する工程
と、配線基板とこれの後面に付着された金属熱伝導体層
とからなり、前記配線基板と前記金属熱伝導体層の中心
部に貫通ホール領域の形成されている組立体を、前記真
空ホールが前記貫通ホール領域の中心部に位置するよう
に前記ヒーターブロックの表面上に安置する工程と、前
記真空発生装置により前記ヒーターブロックの真空ホー
ルを通じて集積回路チップの表面上に真空吸入力を作用
させ集積回路チップを前記ホール領域の内部にアライニ
ングする工程と、前記真空吸入力の保持された状態で前
記ヒーターブロック上で前記配線基板と前記集積回路チ
ップとをボンディングワイヤーで連結する工程と、封止
剤で前記ホール領域を埋め込むとともに前記ボンディン
グワイヤーと前記集積回路チップとを封止する工程とを
含むことを特徴とするパッケージされた集積回路素子の
製造方法。 - 【請求項30】 前記配線基板は、絶縁層を挟んでいる
多数の伝導性トレース層からなることを特徴とする請求
項29記載のパッケージされた集積回路素子の製造方
法。 - 【請求項31】 請求項29の方法により製造されるこ
とを特徴とするパッケージされた集積回路素子。 - 【請求項32】 前記封止工程の後、前記集積回路チッ
プの表面及び配線基板の表面上にまた他の金属熱伝導体
層を付着する工程を更に含むことを特徴とする請求項2
9記載のパッケージされた集積回路素子の製造方法。 - 【請求項33】 請求項32の方法により製造されるこ
とを特徴とするパッケージされた集積回路素子。 - 【請求項34】 前記封止工程の後、前記配線基板に半
田ボールを装着する工程を更に含むことを特徴とする請
求項29記載のパッケージされた集積回路素子の製造方
法。 - 【請求項35】 表面上に真空を作用させるための真空
ホールが形成されており、前記真空ホールに真空発生装
置が連結されているヒーターブロックを準備する工程
と、配線基板とこれの後面に付着されている第1金属熱
伝導体層と前記第1金属熱伝導体層の後面に付着されオ
ープニングを有する第2金属熱伝導体層とからなり、前
記配線基板と前記第1金属熱伝導体層の中心部に前記第
2金属熱伝導体層のオープニングと連結され前記第2金
属熱伝導体層の表面の一部を露出させるホール領域の形
成されている組立体を、前記ヒーターブロックの表面上
にローディングするものの、前記第2金属熱伝導体層の
オープニングと前記真空ホールが互いに通じるように前
記ヒットシンクを前記ヒーターブロックの表面と接触さ
せる工程と、前記真空発生装置により前記ヒーターブロ
ックの真空ホール及び前記第2金属熱伝導体層のオープ
ニングを通じて集積回路チップの表面上に真空吸入力を
作用させ、集積回路チップを前記ホール領域の内部にア
ライニングする工程と、前記真空吸入力の保持される前
記ヒーターブロック上で前記配線基板と前記集積回路チ
ップとをボンディングワイヤーで連結する工程と、封止
剤で前記ホール領域を埋め込むとともに前記ボンディン
グワイヤーと前記集積回路チップとを封止する工程とを
含むことを特徴とするパッケージされた集積回路素子の
製造方法。 - 【請求項36】 前記配線基板は、絶縁層を挟んでいる
多数の伝導性トレース層からなることを特徴とする請求
項35記載のパッケージされた集積回路素子の製造方
法。 - 【請求項37】 前記封止工程の後、前記配線基板の全
面に半田ボールを装着する工程を更に含むことを特徴と
する請求項35記載のパッケージされた集積回路素子の
製造方法。 - 【請求項38】 請求項35の方法により製造されるこ
とを特徴とするパッケージされた集積回路素子。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970019144A KR100220249B1 (ko) | 1997-05-17 | 1997-05-17 | 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지 |
KR1019970019145A KR19980083734A (ko) | 1997-05-17 | 1997-05-17 | 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지 |
KR1997P19145 | 1997-05-17 | ||
KR1997P19144 | 1997-05-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1145956A true JPH1145956A (ja) | 1999-02-16 |
JP3407184B2 JP3407184B2 (ja) | 2003-05-19 |
Family
ID=26632739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10042898A Expired - Fee Related JP3407184B2 (ja) | 1997-05-17 | 1998-03-27 | パッケージされた集積回路素子及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6060778A (ja) |
JP (1) | JP3407184B2 (ja) |
CN (1) | CN100365804C (ja) |
DE (1) | DE19821715B4 (ja) |
GB (2) | GB2325340B (ja) |
TW (1) | TW449844B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006025084A1 (ja) * | 2004-08-30 | 2006-03-09 | Spansion Llc | 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 |
CN101840917A (zh) * | 2009-03-12 | 2010-09-22 | 苹果公司 | 集成电路及其封装器件及封装多个集成电路的方法和组件 |
CN102318060A (zh) * | 2009-02-19 | 2012-01-11 | 日本电气株式会社 | 真空密封封装、具有真空密封封装的印刷电路基板、电子仪器以及真空密封封装的制造方法 |
KR101481405B1 (ko) * | 2008-06-12 | 2015-01-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
CN106298696A (zh) * | 2016-08-22 | 2017-01-04 | 王文庆 | 一种悬架式的集成电路封装机构 |
Families Citing this family (137)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150730A (ja) * | 1998-11-17 | 2000-05-30 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6433360B1 (en) | 1999-01-15 | 2002-08-13 | Xilinx, Inc. | Structure and method of testing failed or returned die to determine failure location and type |
US6982478B2 (en) * | 1999-03-26 | 2006-01-03 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of fabricating the same |
JP3575001B2 (ja) | 1999-05-07 | 2004-10-06 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ及びその製造方法 |
US6384471B1 (en) * | 1999-05-10 | 2002-05-07 | Bull S.A. | Pbga package with integrated ball grid |
JP3416737B2 (ja) * | 1999-05-20 | 2003-06-16 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージの製造方法 |
JP3398721B2 (ja) * | 1999-05-20 | 2003-04-21 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ及びその製造方法 |
US6365967B1 (en) * | 1999-05-25 | 2002-04-02 | Micron Technology, Inc. | Interconnect structure |
US6196002B1 (en) * | 1999-06-24 | 2001-03-06 | Advanced Micro Devices, Inc. | Ball grid array package having thermoelectric cooler |
JP2001077301A (ja) * | 1999-08-24 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージ及びその製造方法 |
JP3427352B2 (ja) | 1999-08-24 | 2003-07-14 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ用回路基板 |
US6534861B1 (en) * | 1999-11-15 | 2003-03-18 | Substrate Technologies Incorporated | Ball grid substrate for lead-on-chip semiconductor package |
US6686652B1 (en) | 2000-03-20 | 2004-02-03 | National Semiconductor | Locking lead tips and die attach pad for a leadless package apparatus and method |
US6399415B1 (en) | 2000-03-20 | 2002-06-04 | National Semiconductor Corporation | Electrical isolation in panels of leadless IC packages |
US6452255B1 (en) * | 2000-03-20 | 2002-09-17 | National Semiconductor, Corp. | Low inductance leadless package |
US6372539B1 (en) | 2000-03-20 | 2002-04-16 | National Semiconductor Corporation | Leadless packaging process using a conductive substrate |
US6576494B1 (en) | 2000-06-28 | 2003-06-10 | Micron Technology, Inc. | Recessed encapsulated microelectronic devices and methods for formation |
US6452278B1 (en) | 2000-06-30 | 2002-09-17 | Amkor Technology, Inc. | Low profile package for plural semiconductor dies |
DE10042839B4 (de) * | 2000-08-30 | 2009-01-29 | Infineon Technologies Ag | Elektronisches Bauteil mit Wärmesenke und Verfahren zu seiner Herstellung |
US6624005B1 (en) | 2000-09-06 | 2003-09-23 | Amkor Technology, Inc. | Semiconductor memory cards and method of making same |
US6423570B1 (en) * | 2000-10-18 | 2002-07-23 | Intel Corporation | Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby |
TW466723B (en) * | 2000-12-01 | 2001-12-01 | Siliconware Precision Industries Co Ltd | Super thin package having high heat-dissipation property |
US6564454B1 (en) | 2000-12-28 | 2003-05-20 | Amkor Technology, Inc. | Method of making and stacking a semiconductor package |
US6486537B1 (en) * | 2001-03-19 | 2002-11-26 | Amkor Technology, Inc. | Semiconductor package with warpage resistant substrate |
TW579581B (en) * | 2001-03-21 | 2004-03-11 | Ultratera Corp | Semiconductor device with chip separated from substrate and its manufacturing method |
AU2007203504B2 (en) * | 2001-03-21 | 2010-05-27 | United Test Center Inc | Semi Conductor Device and Method for Fabricating The Same |
KR100411811B1 (ko) * | 2001-04-02 | 2003-12-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
US6475327B2 (en) * | 2001-04-05 | 2002-11-05 | Phoenix Precision Technology Corporation | Attachment of a stiff heat spreader for fabricating a cavity down plastic chip carrier |
US6930256B1 (en) | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laser-embedded conductive patterns and method therefor |
US6967124B1 (en) | 2001-06-19 | 2005-11-22 | Amkor Technology, Inc. | Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate |
US7334326B1 (en) | 2001-06-19 | 2008-02-26 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having embedded passive components |
SG111919A1 (en) * | 2001-08-29 | 2005-06-29 | Micron Technology Inc | Packaged microelectronic devices and methods of forming same |
US6651869B2 (en) * | 2001-09-21 | 2003-11-25 | Intel Corporation | Methods and electronic board products utilizing endothermic material for filling vias to absorb heat during wave soldering |
US6555917B1 (en) | 2001-10-09 | 2003-04-29 | Amkor Technology, Inc. | Semiconductor package having stacked semiconductor chips and method of making the same |
SG102640A1 (en) * | 2001-10-11 | 2004-03-26 | Ultratera Corp | Semiconductor device and method for fabricating the same |
US6762489B2 (en) | 2001-11-20 | 2004-07-13 | International Business Machines Corporation | Jogging structure for wiring translation between grids with non-integral pitch ratios in chip carrier modules |
US6784534B1 (en) | 2002-02-06 | 2004-08-31 | Amkor Technology, Inc. | Thin integrated circuit package having an optically transparent window |
US6982485B1 (en) | 2002-02-13 | 2006-01-03 | Amkor Technology, Inc. | Stacking structure for semiconductor chips and a semiconductor package using it |
US6576998B1 (en) | 2002-02-28 | 2003-06-10 | Amkor Technology, Inc. | Thin semiconductor package with semiconductor chip and electronic discrete device |
US6683795B1 (en) | 2002-04-10 | 2004-01-27 | Amkor Technology, Inc. | Shield cap and semiconductor package including shield cap |
US7399661B2 (en) * | 2002-05-01 | 2008-07-15 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having embedded back-side access conductors and vias |
US9691635B1 (en) | 2002-05-01 | 2017-06-27 | Amkor Technology, Inc. | Buildup dielectric layer having metallization pattern semiconductor package fabrication method |
US6930257B1 (en) | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laminated laser-embedded circuit layers |
US20080043447A1 (en) * | 2002-05-01 | 2008-02-21 | Amkor Technology, Inc. | Semiconductor package having laser-embedded terminals |
US7548430B1 (en) | 2002-05-01 | 2009-06-16 | Amkor Technology, Inc. | Buildup dielectric and metallization process and semiconductor package |
US7633765B1 (en) | 2004-03-23 | 2009-12-15 | Amkor Technology, Inc. | Semiconductor package including a top-surface metal layer for implementing circuit features |
US7670962B2 (en) | 2002-05-01 | 2010-03-02 | Amkor Technology, Inc. | Substrate having stiffener fabrication method |
JP2003347741A (ja) * | 2002-05-30 | 2003-12-05 | Taiyo Yuden Co Ltd | 複合多層基板およびそれを用いたモジュール |
KR100475079B1 (ko) * | 2002-06-12 | 2005-03-10 | 삼성전자주식회사 | 고전압용 bga 패키지와 그에 사용되는 히트 스프레더및 제조방법 |
US7042072B1 (en) | 2002-08-02 | 2006-05-09 | Amkor Technology, Inc. | Semiconductor package and method of manufacturing the same which reduces warpage |
SG120879A1 (en) * | 2002-08-08 | 2006-04-26 | Micron Technology Inc | Packaged microelectronic components |
US6747352B1 (en) | 2002-08-19 | 2004-06-08 | Amkor Technology, Inc. | Integrated circuit having multiple power/ground connections to a single external terminal |
US7323772B2 (en) * | 2002-08-28 | 2008-01-29 | Micron Technology, Inc. | Ball grid array structures and tape-based method of manufacturing same |
JP4085788B2 (ja) * | 2002-08-30 | 2008-05-14 | 日本電気株式会社 | 半導体装置及びその製造方法、回路基板、電子機器 |
US7033664B2 (en) | 2002-10-22 | 2006-04-25 | Tessera Technologies Hungary Kft | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby |
SG114585A1 (en) * | 2002-11-22 | 2005-09-28 | Micron Technology Inc | Packaged microelectronic component assemblies |
TW563895U (en) * | 2003-03-06 | 2003-11-21 | Advanced Semiconductor Eng | Thin type ball grid array package |
US6833619B1 (en) * | 2003-04-28 | 2004-12-21 | Amkor Technology, Inc. | Thin profile semiconductor package which reduces warpage and damage during laser markings |
AU2003231137A1 (en) * | 2003-04-29 | 2004-11-26 | Semiconductor Components Industries L.L.C. | Method of making a low profile packaged semiconductor device |
CN100369243C (zh) * | 2003-08-22 | 2008-02-13 | 矽品精密工业股份有限公司 | 具有散热结构的半导体封装件 |
US7368810B2 (en) * | 2003-08-29 | 2008-05-06 | Micron Technology, Inc. | Invertible microfeature device packages |
US20050051893A1 (en) * | 2003-09-05 | 2005-03-10 | Taiwan Semiconductor Manufacturing Co. | SBGA design for low-k integrated circuits (IC) |
TWI239603B (en) * | 2003-09-12 | 2005-09-11 | Advanced Semiconductor Eng | Cavity down type semiconductor package |
US6936922B1 (en) | 2003-09-26 | 2005-08-30 | Amkor Technology, Inc. | Semiconductor package structure reducing warpage and manufacturing method thereof |
CN1327514C (zh) * | 2003-10-01 | 2007-07-18 | 松下电器产业株式会社 | 配线衬底及其制造方法 |
TWI232561B (en) * | 2003-10-17 | 2005-05-11 | Advanced Semiconductor Eng | Substrate having bond pads for bonding redundant solder beads |
US20070145548A1 (en) * | 2003-12-22 | 2007-06-28 | Amkor Technology, Inc. | Stack-type semiconductor package and manufacturing method thereof |
US7009296B1 (en) | 2004-01-15 | 2006-03-07 | Amkor Technology, Inc. | Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die |
US11081370B2 (en) | 2004-03-23 | 2021-08-03 | Amkor Technology Singapore Holding Pte. Ltd. | Methods of manufacturing an encapsulated semiconductor device |
US10811277B2 (en) | 2004-03-23 | 2020-10-20 | Amkor Technology, Inc. | Encapsulated semiconductor package |
US7145238B1 (en) | 2004-05-05 | 2006-12-05 | Amkor Technology, Inc. | Semiconductor package and substrate having multi-level vias |
CN100433278C (zh) * | 2004-10-29 | 2008-11-12 | 矽品精密工业股份有限公司 | 散热型封装结构及其制造方法 |
CN1319139C (zh) * | 2004-12-01 | 2007-05-30 | 中国电子科技集团公司第二十四研究所 | 硅基传感器可动件局部真空密封保护结构的制作方法 |
CN100446200C (zh) * | 2005-02-28 | 2008-12-24 | 矽品精密工业股份有限公司 | 散热型封装结构及其制法 |
US8826531B1 (en) | 2005-04-05 | 2014-09-09 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers |
US7429799B1 (en) | 2005-07-27 | 2008-09-30 | Amkor Technology, Inc. | Land patterns for a semiconductor stacking structure and method therefor |
US8624129B2 (en) * | 2006-01-12 | 2014-01-07 | Samsung Electronics Co., Ltd. | Method of attaching a high power surface mount transistor to a printed circuit board |
US7675157B2 (en) | 2006-01-30 | 2010-03-09 | Marvell World Trade Ltd. | Thermal enhanced package |
SG135074A1 (en) | 2006-02-28 | 2007-09-28 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices |
US20080083981A1 (en) * | 2006-06-07 | 2008-04-10 | Romig Matthew D | Thermally Enhanced BGA Packages and Methods |
US7589398B1 (en) | 2006-10-04 | 2009-09-15 | Amkor Technology, Inc. | Embedded metal features structure |
US7550857B1 (en) | 2006-11-16 | 2009-06-23 | Amkor Technology, Inc. | Stacked redistribution layer (RDL) die assembly package |
US8859333B2 (en) * | 2006-12-12 | 2014-10-14 | Lsi Corporation | Integrated circuit package and a method for dissipating heat in an integrated circuit package |
US7750250B1 (en) | 2006-12-22 | 2010-07-06 | Amkor Technology, Inc. | Blind via capture pad structure |
US7752752B1 (en) | 2007-01-09 | 2010-07-13 | Amkor Technology, Inc. | Method of fabricating an embedded circuit pattern |
US20100006332A1 (en) * | 2007-02-09 | 2010-01-14 | Panasonic Corporation | Circuit board, laminating circuit board and electronic apparatus |
KR100802393B1 (ko) * | 2007-02-15 | 2008-02-13 | 삼성전기주식회사 | 패키지 기판 및 그 제조방법 |
US9466545B1 (en) | 2007-02-21 | 2016-10-11 | Amkor Technology, Inc. | Semiconductor package in package |
JP2008251608A (ja) * | 2007-03-29 | 2008-10-16 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
US8323771B1 (en) | 2007-08-15 | 2012-12-04 | Amkor Technology, Inc. | Straight conductor blind via capture pad structure and fabrication method |
US20090096076A1 (en) * | 2007-10-16 | 2009-04-16 | Jung Young Hy | Stacked semiconductor package without reduction in stata storage capacity and method for manufacturing the same |
CN101494205B (zh) * | 2008-01-23 | 2011-02-02 | 瑞鼎科技股份有限公司 | 集成电路封装体及其制造方法 |
US20090306811A1 (en) * | 2008-06-06 | 2009-12-10 | Raytheon Company | Ball grid array cleaning system |
US8872329B1 (en) | 2009-01-09 | 2014-10-28 | Amkor Technology, Inc. | Extended landing pad substrate package structure and method |
US7960827B1 (en) | 2009-04-09 | 2011-06-14 | Amkor Technology, Inc. | Thermal via heat spreader package and method |
US8623753B1 (en) | 2009-05-28 | 2014-01-07 | Amkor Technology, Inc. | Stackable protruding via package and method |
US8222538B1 (en) | 2009-06-12 | 2012-07-17 | Amkor Technology, Inc. | Stackable via package and method |
US8471154B1 (en) | 2009-08-06 | 2013-06-25 | Amkor Technology, Inc. | Stackable variable height via package and method |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8536462B1 (en) | 2010-01-22 | 2013-09-17 | Amkor Technology, Inc. | Flex circuit package and method |
KR101630394B1 (ko) * | 2010-03-08 | 2016-06-24 | 삼성전자주식회사 | 패키지 기판, 이를 구비한 반도체 패키지 및 반도체 패키지의 제조방법 |
US8654538B2 (en) * | 2010-03-30 | 2014-02-18 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
US8300423B1 (en) | 2010-05-25 | 2012-10-30 | Amkor Technology, Inc. | Stackable treated via package and method |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8338229B1 (en) | 2010-07-30 | 2012-12-25 | Amkor Technology, Inc. | Stackable plasma cleaned via package and method |
US8717775B1 (en) | 2010-08-02 | 2014-05-06 | Amkor Technology, Inc. | Fingerprint sensor package and method |
US8337657B1 (en) | 2010-10-27 | 2012-12-25 | Amkor Technology, Inc. | Mechanical tape separation package and method |
US8482134B1 (en) | 2010-11-01 | 2013-07-09 | Amkor Technology, Inc. | Stackable package and method |
US9748154B1 (en) | 2010-11-04 | 2017-08-29 | Amkor Technology, Inc. | Wafer level fan out semiconductor device and manufacturing method thereof |
US8525318B1 (en) | 2010-11-10 | 2013-09-03 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8557629B1 (en) | 2010-12-03 | 2013-10-15 | Amkor Technology, Inc. | Semiconductor device having overlapped via apertures |
US8535961B1 (en) | 2010-12-09 | 2013-09-17 | Amkor Technology, Inc. | Light emitting diode (LED) package and method |
US9721872B1 (en) | 2011-02-18 | 2017-08-01 | Amkor Technology, Inc. | Methods and structures for increasing the allowable die size in TMV packages |
US9013011B1 (en) | 2011-03-11 | 2015-04-21 | Amkor Technology, Inc. | Stacked and staggered die MEMS package and method |
KR101140113B1 (ko) | 2011-04-26 | 2012-04-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 |
CN102867814A (zh) * | 2011-07-06 | 2013-01-09 | 鸿富锦精密工业(深圳)有限公司 | 芯片封装体 |
US8653674B1 (en) | 2011-09-15 | 2014-02-18 | Amkor Technology, Inc. | Electronic component package fabrication method and structure |
US8633598B1 (en) | 2011-09-20 | 2014-01-21 | Amkor Technology, Inc. | Underfill contacting stacking balls package fabrication method and structure |
TWI440228B (zh) * | 2011-09-29 | 2014-06-01 | Viking Tech Corp | Light emitting diode package structure and manufacturing method thereof |
US9029962B1 (en) | 2011-10-12 | 2015-05-12 | Amkor Technology, Inc. | Molded cavity substrate MEMS package fabrication method and structure |
KR101366461B1 (ko) | 2012-11-20 | 2014-02-26 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US9799592B2 (en) | 2013-11-19 | 2017-10-24 | Amkor Technology, Inc. | Semicondutor device with through-silicon via-less deep wells |
US9543197B2 (en) * | 2012-12-19 | 2017-01-10 | Intel Corporation | Package with dielectric or anisotropic conductive (ACF) buildup layer |
KR101488590B1 (ko) | 2013-03-29 | 2015-01-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US9508635B2 (en) * | 2013-06-27 | 2016-11-29 | STATS ChipPAC Pte. Ltd. | Methods of forming conductive jumper traces |
KR101607981B1 (ko) | 2013-11-04 | 2016-03-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지 |
EP2881986A3 (en) * | 2013-12-06 | 2015-08-12 | Ka Wa Cheung | System and method for manufacturing a cavity down fabricated carrier |
SG10201400390YA (en) * | 2014-03-05 | 2015-10-29 | Delta Electronics Int L Singapore Pte Ltd | Package structure |
CN105070694A (zh) * | 2015-08-24 | 2015-11-18 | 中国科学院国家空间科学中心 | 一种暴露芯片衬底面的封装方法 |
KR102595276B1 (ko) | 2016-01-14 | 2023-10-31 | 삼성전자주식회사 | 반도체 패키지 |
CN106971993B (zh) * | 2016-01-14 | 2021-10-15 | 三星电子株式会社 | 半导体封装件 |
US9960328B2 (en) | 2016-09-06 | 2018-05-01 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US10832991B1 (en) * | 2019-05-07 | 2020-11-10 | Texas Instruments Incorporated | Leadless packaged device with metal die attach |
FR3098646B1 (fr) * | 2019-07-11 | 2022-03-25 | Thales Sa | Composant electronique resistant a l'humidite et procede de realisation d'un tel composant |
CN112307710B (zh) * | 2020-12-21 | 2021-04-02 | 北京智芯仿真科技有限公司 | 一种系统级集成电路的直流压降分析方法及系统 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4630172A (en) * | 1983-03-09 | 1986-12-16 | Printed Circuits International | Semiconductor chip carrier package with a heat sink |
US4835598A (en) * | 1985-06-13 | 1989-05-30 | Matsushita Electric Works, Ltd. | Wiring board |
GB2189084B (en) * | 1986-04-10 | 1989-11-22 | Stc Plc | Integrated circuit package |
US4897508A (en) * | 1988-02-10 | 1990-01-30 | Olin Corporation | Metal electronic package |
JPH04119653A (ja) * | 1990-09-11 | 1992-04-21 | Toppan Printing Co Ltd | 集積回路素子 |
US5147821A (en) * | 1990-09-28 | 1992-09-15 | Motorola, Inc. | Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation |
US5105259A (en) * | 1990-09-28 | 1992-04-14 | Motorola, Inc. | Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation |
JPH05102212A (ja) * | 1991-10-04 | 1993-04-23 | Seiko Epson Corp | 配線基板 |
JPH05283553A (ja) * | 1992-03-30 | 1993-10-29 | Nec Corp | 混成集積回路装置 |
US5291062A (en) * | 1993-03-01 | 1994-03-01 | Motorola, Inc. | Area array semiconductor device having a lid with functional contacts |
JPH06275677A (ja) * | 1993-03-23 | 1994-09-30 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージおよび半導体装置 |
US5583378A (en) * | 1994-05-16 | 1996-12-10 | Amkor Electronics, Inc. | Ball grid array integrated circuit package with thermal conductor |
US5672909A (en) * | 1995-02-07 | 1997-09-30 | Amkor Electronics, Inc. | Interdigitated wirebond programmable fixed voltage planes |
US5572405A (en) * | 1995-06-07 | 1996-11-05 | International Business Machines Corporation (Ibm) | Thermally enhanced ball grid array package |
US5844168A (en) * | 1995-08-01 | 1998-12-01 | Minnesota Mining And Manufacturing Company | Multi-layer interconnect sutructure for ball grid arrays |
KR100244090B1 (ko) * | 1995-08-07 | 2000-02-01 | 김규현 | 패키지형 집적회로장치와 그 제조방법 |
JP2814966B2 (ja) * | 1995-09-29 | 1998-10-27 | 日本電気株式会社 | 半導体装置 |
JP3292798B2 (ja) * | 1995-10-04 | 2002-06-17 | 三菱電機株式会社 | 半導体装置 |
JPH09129784A (ja) * | 1995-10-27 | 1997-05-16 | Fuji Xerox Co Ltd | 半導体装置およびその製造方法 |
KR100201380B1 (ko) * | 1995-11-15 | 1999-06-15 | 김규현 | Bga 반도체 패키지의 열방출 구조 |
US5796170A (en) * | 1996-02-15 | 1998-08-18 | Northern Telecom Limited | Ball grid array (BGA) integrated circuit packages |
US5689091A (en) * | 1996-09-19 | 1997-11-18 | Vlsi Technology, Inc. | Multi-layer substrate structure |
-
1998
- 1998-03-12 TW TW087103626A patent/TW449844B/zh not_active IP Right Cessation
- 1998-03-20 GB GB9806078A patent/GB2325340B/en not_active Expired - Fee Related
- 1998-03-27 JP JP10042898A patent/JP3407184B2/ja not_active Expired - Fee Related
- 1998-04-15 US US09/060,981 patent/US6060778A/en not_active Expired - Lifetime
- 1998-05-06 CN CNB981079326A patent/CN100365804C/zh not_active Expired - Fee Related
- 1998-05-14 DE DE19821715A patent/DE19821715B4/de not_active Expired - Fee Related
-
2002
- 2002-06-05 GB GBGB0212903.9A patent/GB0212903D0/en not_active Ceased
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006025084A1 (ja) * | 2004-08-30 | 2006-03-09 | Spansion Llc | 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 |
JPWO2006025084A1 (ja) * | 2004-08-30 | 2008-07-31 | スパンション エルエルシー | 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 |
US7489029B2 (en) | 2004-08-30 | 2009-02-10 | Spansion Llc | Carrier structure for stacked-type semiconductor device, method of producing the same, and method of fabricating stacked-type semiconductor device |
JP4613367B2 (ja) * | 2004-08-30 | 2011-01-19 | スパンション エルエルシー | 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 |
US9142440B2 (en) | 2004-08-30 | 2015-09-22 | Cypess Semiconductor Corporation | Carrier structure for stacked-type semiconductor device, method of producing the same, and method of fabricating stacked-type semiconductor device |
KR101481405B1 (ko) * | 2008-06-12 | 2015-01-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
CN102318060A (zh) * | 2009-02-19 | 2012-01-11 | 日本电气株式会社 | 真空密封封装、具有真空密封封装的印刷电路基板、电子仪器以及真空密封封装的制造方法 |
CN101840917A (zh) * | 2009-03-12 | 2010-09-22 | 苹果公司 | 集成电路及其封装器件及封装多个集成电路的方法和组件 |
CN106298696A (zh) * | 2016-08-22 | 2017-01-04 | 王文庆 | 一种悬架式的集成电路封装机构 |
Also Published As
Publication number | Publication date |
---|---|
DE19821715B4 (de) | 2005-12-29 |
GB9806078D0 (en) | 1998-05-20 |
GB0212903D0 (en) | 2002-07-17 |
TW449844B (en) | 2001-08-11 |
DE19821715A1 (de) | 1999-01-28 |
CN1199927A (zh) | 1998-11-25 |
US6060778A (en) | 2000-05-09 |
CN100365804C (zh) | 2008-01-30 |
JP3407184B2 (ja) | 2003-05-19 |
GB2325340A (en) | 1998-11-18 |
GB2325340B (en) | 2002-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3407184B2 (ja) | パッケージされた集積回路素子及びその製造方法 | |
JP3147053B2 (ja) | 樹脂封止型ボールグリッドアレイicパッケージ及びその製造方法 | |
KR100511728B1 (ko) | 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법 | |
US6825108B2 (en) | Ball grid array package fabrication with IC die support structures | |
US8169067B2 (en) | Low profile ball grid array (BGA) package with exposed die and method of making same | |
US20070273023A1 (en) | Integrated circuit package having exposed thermally conducting body | |
JP3436159B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
WO2008027746A2 (en) | Metal core foldover packages structures, systems including the same and methods of fabrication | |
JP2003522401A (ja) | 積層型集積回路パッケージ | |
WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
JP2002190551A (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
US7432601B2 (en) | Semiconductor package and fabrication process thereof | |
JPH10199924A (ja) | 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ | |
TWI280643B (en) | Packaged device and method of forming same | |
JP3478139B2 (ja) | リードフレームの製造方法 | |
US6812125B1 (en) | Substrate for semiconductor packaging | |
JPH0846084A (ja) | 表面実装型半導体パッケージ及びその製造方法並びに半導体装置 | |
JPH10209321A (ja) | 半導体集積回路装置 | |
JP3030605B2 (ja) | 半導体装置 | |
JPS6089945A (ja) | 封止半導体装置 | |
JP3951407B2 (ja) | 半導体チップ搭載用部材の製造法および半導体装置の製造方法 | |
GB2373924A (en) | IC device with a metal thermal conductive layer having an opening for evacuating air | |
JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 11 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |