JPH05283553A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH05283553A JPH05283553A JP4103632A JP10363292A JPH05283553A JP H05283553 A JPH05283553 A JP H05283553A JP 4103632 A JP4103632 A JP 4103632A JP 10363292 A JP10363292 A JP 10363292A JP H05283553 A JPH05283553 A JP H05283553A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- integrated circuit
- circuit device
- wiring board
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 配線基板に半導体素子を搭載し、外装樹脂層
で封止を行う混成集積回路装置における応力による集積
回路装置の信頼性の低下や、実装困難を解消する。 【構成】 配線基板１に凹部１ａ，１ｂを設け、この凹
部内に半導体素子４を搭載し、かつ外装樹脂層３で封止
する混成集積回路装置において、配線基板の凹部１ｂの
底面に、外部に開口される貫通穴８を設け、外装樹脂層
３に生じる応力をこの貫通穴８から逃がし、外装樹脂層
３におけるクラック等の発生を防止し、かつ配線基板１
の変形を防止する。
で封止を行う混成集積回路装置における応力による集積
回路装置の信頼性の低下や、実装困難を解消する。 【構成】 配線基板１に凹部１ａ，１ｂを設け、この凹
部内に半導体素子４を搭載し、かつ外装樹脂層３で封止
する混成集積回路装置において、配線基板の凹部１ｂの
底面に、外部に開口される貫通穴８を設け、外装樹脂層
３に生じる応力をこの貫通穴８から逃がし、外装樹脂層
３におけるクラック等の発生を防止し、かつ配線基板１
の変形を防止する。
Description
【０００１】
【産業上の利用分野】本発明は配線基板に半導体素子を
搭載した混成集積回路装置に関する。
搭載した混成集積回路装置に関する。
【０００２】
【従来の技術】従来のこの種の混成集積回路装置の一例
を図４に示す。同図において（ａ）は平面図、（ｂ）は
Ｂ−Ｂ線断面図である。ガラスエポキシ等からなる配線
基板１は矩形状に形成され、その周面には断面半円形状
の複数のスルーホールが配線基板１の厚さ方向に貫通す
るように形成されている。これらスルーホールの内面に
はスルーホール電極２が被着形成される。又、配線基板
１の上面の中央部には矩形状の第１の凹部１ａが形成さ
れており、この第１の凹部１ａの底面の中央部には矩形
状の第２の凹部１ｂが形成されている。第１の凹部１ａ
の底面の周縁部上には配線パターン６が設けられてい
て、この配線パターン６はスルーホール電極２に電気的
に接続されている。
を図４に示す。同図において（ａ）は平面図、（ｂ）は
Ｂ−Ｂ線断面図である。ガラスエポキシ等からなる配線
基板１は矩形状に形成され、その周面には断面半円形状
の複数のスルーホールが配線基板１の厚さ方向に貫通す
るように形成されている。これらスルーホールの内面に
はスルーホール電極２が被着形成される。又、配線基板
１の上面の中央部には矩形状の第１の凹部１ａが形成さ
れており、この第１の凹部１ａの底面の中央部には矩形
状の第２の凹部１ｂが形成されている。第１の凹部１ａ
の底面の周縁部上には配線パターン６が設けられてい
て、この配線パターン６はスルーホール電極２に電気的
に接続されている。
【０００３】半導体素子４は前記第２の凹部１ｂの底面
の中央部上に導電性または絶縁性の接着剤７を介して搭
載されており、この接着剤７を加熱して硬化させること
により配線基板１と半導体素子４とが相互に機械的に固
定される。半導体素子４の上面に設けられた電極（図示
せず）と配線パターン６との間には、ワイヤボンディン
グ法により金属細線５が接続されており、これにより双
方が電気的に接続されている。又、配線基板１の前記第
１及び第２の凹部１ａ，１ｂ内に外装樹脂を注入した
後、これを凝固させて外装樹脂層３を形成することによ
り、半導体素子４が気密封止されている。このように構
成される混成集積回路装置においては、半導体素子４は
外装樹脂層３により電気的かつ機械的に保護されてい
る。また、半導体素子４は金属配線５，配線パターン
６、及びスルーホール電極２を介して外部に電気的に引
き出されている。
の中央部上に導電性または絶縁性の接着剤７を介して搭
載されており、この接着剤７を加熱して硬化させること
により配線基板１と半導体素子４とが相互に機械的に固
定される。半導体素子４の上面に設けられた電極（図示
せず）と配線パターン６との間には、ワイヤボンディン
グ法により金属細線５が接続されており、これにより双
方が電気的に接続されている。又、配線基板１の前記第
１及び第２の凹部１ａ，１ｂ内に外装樹脂を注入した
後、これを凝固させて外装樹脂層３を形成することによ
り、半導体素子４が気密封止されている。このように構
成される混成集積回路装置においては、半導体素子４は
外装樹脂層３により電気的かつ機械的に保護されてい
る。また、半導体素子４は金属配線５，配線パターン
６、及びスルーホール電極２を介して外部に電気的に引
き出されている。
【０００４】
【発明が解決しようとする課題】この従来の混成集積回
路装置では、赤外線リフロー等の急激な高温実装におい
て、外装樹脂層３及び接着剤７に含まれる気泡及び吸湿
水分が気化膨張することにより内部に過大な機械ストレ
スが発生する。更に、有機材料等からなる配線基板１，
外装樹脂層３及び接着剤７は高温の雰囲気により機械強
度が低下される。これらにより、外装樹脂層３側の樹脂
クラックによる耐水性の低下や、金属細線５の断線や半
導体素子４の損傷等が生じるという問題がある。又、半
導体素子４が搭載されている配線基板１の第２の凹部１
ｂの底面に前記応力が集中してその底面に膨れが生じ、
混成集積回路装置の実装が困難になるという問題があ
る。本発明の目的は、応力による集積回路装置の信頼性
の低下や、実装困難を解消した混成集積回路装置を提供
することにある。
路装置では、赤外線リフロー等の急激な高温実装におい
て、外装樹脂層３及び接着剤７に含まれる気泡及び吸湿
水分が気化膨張することにより内部に過大な機械ストレ
スが発生する。更に、有機材料等からなる配線基板１，
外装樹脂層３及び接着剤７は高温の雰囲気により機械強
度が低下される。これらにより、外装樹脂層３側の樹脂
クラックによる耐水性の低下や、金属細線５の断線や半
導体素子４の損傷等が生じるという問題がある。又、半
導体素子４が搭載されている配線基板１の第２の凹部１
ｂの底面に前記応力が集中してその底面に膨れが生じ、
混成集積回路装置の実装が困難になるという問題があ
る。本発明の目的は、応力による集積回路装置の信頼性
の低下や、実装困難を解消した混成集積回路装置を提供
することにある。
【０００５】
【課題を解決するための手段】本発明は、半導体素子を
搭載しかつ外装樹脂層で封止される配線基板の凹部の底
面に、外部に開口される貫通穴を設けている。又、本発
明は配線基板に設けた凹部内に配線基板の底面に開口す
る開口部を設け、半導体素子をこの開口部内に配置し、
かつ半導体素子の裏面を外装樹脂層から露呈させる。
搭載しかつ外装樹脂層で封止される配線基板の凹部の底
面に、外部に開口される貫通穴を設けている。又、本発
明は配線基板に設けた凹部内に配線基板の底面に開口す
る開口部を設け、半導体素子をこの開口部内に配置し、
かつ半導体素子の裏面を外装樹脂層から露呈させる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１の実施例に係る混成集積回路装
置を示し、（ａ）は平面図、（ｂ）はそのＡ−Ａ線の断
面図である。有機材料等からなる配線基板１は平面形状
が矩形状とされ、その周面には断面半円形状の複数のス
ルーホールが配線基板１の厚さ方向に貫通するようにし
て形成されている。前記スルーホールの内面にはスルー
ホール電極２が被着形成されている。又、前記配線基板
１の上面の中央部には矩形状の第１の凹部１ａが形成さ
れ、更にこの第１の凹部１ａの底面に矩形状の第２の凹
部１ｂが形成されている。この第２の凹部１ｂの底面に
は前記配線基板１の裏面側に貫通する貫通穴８が開設さ
れている。
る。図１は本発明の第１の実施例に係る混成集積回路装
置を示し、（ａ）は平面図、（ｂ）はそのＡ−Ａ線の断
面図である。有機材料等からなる配線基板１は平面形状
が矩形状とされ、その周面には断面半円形状の複数のス
ルーホールが配線基板１の厚さ方向に貫通するようにし
て形成されている。前記スルーホールの内面にはスルー
ホール電極２が被着形成されている。又、前記配線基板
１の上面の中央部には矩形状の第１の凹部１ａが形成さ
れ、更にこの第１の凹部１ａの底面に矩形状の第２の凹
部１ｂが形成されている。この第２の凹部１ｂの底面に
は前記配線基板１の裏面側に貫通する貫通穴８が開設さ
れている。
【０００７】前記第１の凹部１ａの底面の周縁部上には
配線パターン６が設けられ、この配線パターン６はスル
ーホール電極２に電気的に接続されている。この配線パ
ターン６は、Ｃｕ箔等を下地とした電気メッキ法によっ
て、配線基板１にＣｕメッキを施すことにより、例えば
約30から35μｍ（Ｃｕ箔の厚さを含む）の厚さで形成す
ることができる。また、金属細線５が接続される部分の
配線パターン６上に、メッキ処理により厚さが例えば約
５〜８μｍのＮｉメッキ層、及び厚さが例えば0.3〜 0.
5μｍのＡｕメッキ層を設ける。これにより、配線抵抗
を低減することができる。
配線パターン６が設けられ、この配線パターン６はスル
ーホール電極２に電気的に接続されている。この配線パ
ターン６は、Ｃｕ箔等を下地とした電気メッキ法によっ
て、配線基板１にＣｕメッキを施すことにより、例えば
約30から35μｍ（Ｃｕ箔の厚さを含む）の厚さで形成す
ることができる。また、金属細線５が接続される部分の
配線パターン６上に、メッキ処理により厚さが例えば約
５〜８μｍのＮｉメッキ層、及び厚さが例えば0.3〜 0.
5μｍのＡｕメッキ層を設ける。これにより、配線抵抗
を低減することができる。
【０００８】半導体素子４は前記第１の凹部１ｂの内底
面に、かつ半導体素子４より小さい貫通穴８上に接着剤
７を介して搭載されており、この接着剤７を例えば約 1
50から 200℃に加熱して硬化させることにより配線基板
１の開口部面と半導体素子４とが相互に機械的に固定さ
れる。半導体素子４の上面に設けられた電極（図示せ
ず）と配線パターン６との間には、ワイヤボンディング
法により直径が例えば約25〜30μｍの金属細線５が設け
られており、これにより双方が電気的に接続されてい
る。又、ポッティング法またはトランスファモールド法
等により配線基板１の第１の凹部１ａ，及び第２の凹部
１ｂ内に外装樹脂を注入することにより外装樹脂層３を
形成し、これにより半導体素子４を気密的に封止してい
る。
面に、かつ半導体素子４より小さい貫通穴８上に接着剤
７を介して搭載されており、この接着剤７を例えば約 1
50から 200℃に加熱して硬化させることにより配線基板
１の開口部面と半導体素子４とが相互に機械的に固定さ
れる。半導体素子４の上面に設けられた電極（図示せ
ず）と配線パターン６との間には、ワイヤボンディング
法により直径が例えば約25〜30μｍの金属細線５が設け
られており、これにより双方が電気的に接続されてい
る。又、ポッティング法またはトランスファモールド法
等により配線基板１の第１の凹部１ａ，及び第２の凹部
１ｂ内に外装樹脂を注入することにより外装樹脂層３を
形成し、これにより半導体素子４を気密的に封止してい
る。
【０００９】この構成の混成集積回路装置によれば、赤
外線リフロー等の急激な高温（例えば 230℃）実装する
ときに、外装樹脂層３及び接着剤７に含まれる気泡及び
吸湿水分の気化膨張分が貫通穴８を介して外部へ放出さ
れる。したがって、半導体素子４の下にある配線基板１
の膨れによる実装上の問題、及び外装樹脂層３のクラッ
クによる耐水性の低下、及び金属細線５の断線や半導体
素子４の損傷等を防止することができる。
外線リフロー等の急激な高温（例えば 230℃）実装する
ときに、外装樹脂層３及び接着剤７に含まれる気泡及び
吸湿水分の気化膨張分が貫通穴８を介して外部へ放出さ
れる。したがって、半導体素子４の下にある配線基板１
の膨れによる実装上の問題、及び外装樹脂層３のクラッ
クによる耐水性の低下、及び金属細線５の断線や半導体
素子４の損傷等を防止することができる。
【００１０】図２は本発明の第２実施例に係る混成集積
回路装置を示す断面図である。この実施例では、配線基
板１の第１の凹部１ａ内に開口部１ｃを設け、この開口
部１ｃ内に半導体素子４を配置したものである。この場
合、半導体素子４の底面が配線基板１の底面と同一面上
に位置されている。このような構成は、例えば、第１実
施例の集積回路装置を形成した後に、配線基板１の裏面
側を研削することにより製造することができる。本実施
例によれば、第１実施例と同様な効果が得られるととも
に、混成集積回路装置の全体の厚みを従来より約20〜30
％薄くすることができ、装置の薄型化を進めて実装を有
利に行うことができる。
回路装置を示す断面図である。この実施例では、配線基
板１の第１の凹部１ａ内に開口部１ｃを設け、この開口
部１ｃ内に半導体素子４を配置したものである。この場
合、半導体素子４の底面が配線基板１の底面と同一面上
に位置されている。このような構成は、例えば、第１実
施例の集積回路装置を形成した後に、配線基板１の裏面
側を研削することにより製造することができる。本実施
例によれば、第１実施例と同様な効果が得られるととも
に、混成集積回路装置の全体の厚みを従来より約20〜30
％薄くすることができ、装置の薄型化を進めて実装を有
利に行うことができる。
【００１１】図３は第３実施例を示しており、ここでは
第２実施例の集積回路の底面に放熱フィン９を設けてい
る。この放熱フィン９は半導体素子４の裏面に直接接触
し、半導体素子４で発生した熱を有効に放熱させる。こ
の実施例では、熱容量の大きい半導体素子４を搭載する
ことが容易となる。
第２実施例の集積回路の底面に放熱フィン９を設けてい
る。この放熱フィン９は半導体素子４の裏面に直接接触
し、半導体素子４で発生した熱を有効に放熱させる。こ
の実施例では、熱容量の大きい半導体素子４を搭載する
ことが容易となる。
【００１２】
【発明の効果】以上説明したように本発明は、配線基板
の凹部内に貫通穴を設けた上で、ここに半導体素子を搭
載し、かつ外装樹脂装置で封止しているので、気泡及び
吸湿水分の気化膨張分を貫通穴を介して外部へ放出する
ことができ、外装樹脂層のクラックによる耐水性の劣化
や金属細線の断線防止及び半導体素子の損傷を防止し、
かつ配線基板１の膨れを防止して混成集積回路装置の実
装上の問題を解消することができる。更に、配線基板の
凹部を開口部として構成し、この開口部内に半導体素子
を配置することにより、集積回路の薄型化を進めること
ができるとともに、半導体素子の裏面を露呈させ、これ
に放熱フィンを接触させることで、半導体素子で発生し
た熱を効率よく放散することができ、熱容量の大きな半
導体素子を搭載することが可能となる。
の凹部内に貫通穴を設けた上で、ここに半導体素子を搭
載し、かつ外装樹脂装置で封止しているので、気泡及び
吸湿水分の気化膨張分を貫通穴を介して外部へ放出する
ことができ、外装樹脂層のクラックによる耐水性の劣化
や金属細線の断線防止及び半導体素子の損傷を防止し、
かつ配線基板１の膨れを防止して混成集積回路装置の実
装上の問題を解消することができる。更に、配線基板の
凹部を開口部として構成し、この開口部内に半導体素子
を配置することにより、集積回路の薄型化を進めること
ができるとともに、半導体素子の裏面を露呈させ、これ
に放熱フィンを接触させることで、半導体素子で発生し
た熱を効率よく放散することができ、熱容量の大きな半
導体素子を搭載することが可能となる。
【図１】本発明の第１実施例を示し、（ａ）は平面図、
（ｂ）はそのＡ−Ａ線断面図である。
（ｂ）はそのＡ−Ａ線断面図である。
【図２】本発明の第２実施例の断面図である。
【図３】本発明の第３実施例の断面図である。
【図４】従来の集積回路装置の一例を示し、（ａ）は平
面図、（ｂ）はそのＢ−Ｂ線断面図である。
面図、（ｂ）はそのＢ−Ｂ線断面図である。
１ 配線基板 １ａ 第１の凹部 １ｂ 第２の凹部 １ｃ 開口部 ２ スルーホール電極 ３ 外装樹脂層 ４ 半導体素子 ８ 貫通穴 ９ 放熱フィン
Claims (2)
- 【請求項１】 配線基板に凹部を設け、この凹部内に半
導体素子を搭載し、かつ凹部を外装樹脂層によって封止
した混成集積回路装置において、前記凹部の底面に配線
基板の外部に開口される貫通穴を設けたことを特徴とす
る混成集積回路装置。 - 【請求項２】 配線基板に凹部を設け、この凹部内に半
導体素子を搭載し、かつ凹部を外装樹脂層によって封止
した混成集積回路装置において、前記凹部内に配線基板
の底面に開口する開口部を設け、半導体素子をこの開口
部内に配置し、かつ半導体素子の裏面を外装樹脂層から
露呈させたことを特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4103632A JPH05283553A (ja) | 1992-03-30 | 1992-03-30 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4103632A JPH05283553A (ja) | 1992-03-30 | 1992-03-30 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283553A true JPH05283553A (ja) | 1993-10-29 |
Family
ID=14359150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4103632A Pending JPH05283553A (ja) | 1992-03-30 | 1992-03-30 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283553A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19821715B4 (de) * | 1997-05-17 | 2005-12-29 | Hyundai Electronics Industries Co., Ltd., Ichon | Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung |
-
1992
- 1992-03-30 JP JP4103632A patent/JPH05283553A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19821715B4 (de) * | 1997-05-17 | 2005-12-29 | Hyundai Electronics Industries Co., Ltd., Ichon | Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246114B1 (en) | Semiconductor device and resin film | |
| JP3329073B2 (ja) | 半導体装置およびその製造方法 | |
| KR100511728B1 (ko) | 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법 | |
| US6548328B1 (en) | Circuit device and manufacturing method of circuit device | |
| JP3466785B2 (ja) | 半導体素子およびその形成方法 | |
| JP3726985B2 (ja) | 電子部品の製造方法 | |
| US20050142691A1 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000294723A (ja) | 積層型半導体装置およびその製造方法 | |
| JP2001085603A (ja) | 半導体装置 | |
| JP5285204B2 (ja) | 半導体装置及び半導体装置製造用基板 | |
| JP2001160597A (ja) | 半導体装置、配線基板及び半導体装置の製造方法 | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JPH05283553A (ja) | 混成集積回路装置 | |
| US6706624B1 (en) | Method for making multichip module substrates by encapsulating electrical conductors | |
| KR19980083733A (ko) | 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지 | |
| JPH09293755A (ja) | 半導体装置及びその製造方法並びにその実装方法 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPH05243418A (ja) | プラスチックｐｇａ型半導体装置 | |
| JPH09148484A (ja) | 半導体装置及びその製造方法 | |
| JPH10189792A (ja) | 半導体パッケージ | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPH0922960A (ja) | マルチチップモジュール装置とその製造方法 |