JPH09129784A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09129784A JPH09129784A JP7280804A JP28080495A JPH09129784A JP H09129784 A JPH09129784 A JP H09129784A JP 7280804 A JP7280804 A JP 7280804A JP 28080495 A JP28080495 A JP 28080495A JP H09129784 A JPH09129784 A JP H09129784A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- electrode portion
- electronic component
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ＩＣチップ等の電子部品を印刷配線基板等に
実装するに当たって、該チップの電極部を他の電極部と
同じ高さに実装できる実装方法を、基板の座グリ加工等
高コスト加工を不要として安価に提供する。 【解決手段】 基板１に設けた貫通孔２内または貫通孔
上にＩＣチップ３を位置させるとともに、基板の電極部
５とＩＣチップの電極部６を電気的接続手段７で接続す
るとともに、ＩＣチップ３と基板電極部５と接続手段７
を封止部材４で封止した。
実装するに当たって、該チップの電極部を他の電極部と
同じ高さに実装できる実装方法を、基板の座グリ加工等
高コスト加工を不要として安価に提供する。 【解決手段】 基板１に設けた貫通孔２内または貫通孔
上にＩＣチップ３を位置させるとともに、基板の電極部
５とＩＣチップの電極部６を電気的接続手段７で接続す
るとともに、ＩＣチップ３と基板電極部５と接続手段７
を封止部材４で封止した。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップを印刷
配線基板（ＰＣＢ）等に実装した半導体装置およびその
製造方法に関する。
配線基板（ＰＣＢ）等に実装した半導体装置およびその
製造方法に関する。
【０００２】
【従来の技術】従来より、ＩＣチップを印刷配線基板な
どに実装するに当たって、ＩＣチップの電極部と基板上
に設けた電極部を金線等の接続手段を用いて接続してい
るが、ＩＣチップの電極部と基板上に設けた電極部との
間隔は小さい方が好ましく、また、両電極部は同一の平
面にあることが望ましい。図６は、このような要請に応
える実開平４−９９５５５号公報に示される実装方法を
示している。この実装方法は、ＩＣチップ３より高い高
さを有する電子部品８が基板１上に実装された場合に対
応するものである。すなわち、基板１に所定の高さの凸
状部１２を形成し、その上にＩＣチップ３を実装するこ
とによって、ＩＣチップ３の電極部６と基板１上に実装
した電子部品８の電極部９の高さを等しくし、両極部
６，９の間を接続手段７で接続した後、封止部材４によ
ってＩＣチップ３および電子部品８ならびに接続手段７
を封止している。この方法では、基板１の表面に凸状部
１２を形成するには、該凸状部１２以外の基板１の表面
全体にわたって座グリ加工等の加工単価の高い工程を必
要とするものである。
どに実装するに当たって、ＩＣチップの電極部と基板上
に設けた電極部を金線等の接続手段を用いて接続してい
るが、ＩＣチップの電極部と基板上に設けた電極部との
間隔は小さい方が好ましく、また、両電極部は同一の平
面にあることが望ましい。図６は、このような要請に応
える実開平４−９９５５５号公報に示される実装方法を
示している。この実装方法は、ＩＣチップ３より高い高
さを有する電子部品８が基板１上に実装された場合に対
応するものである。すなわち、基板１に所定の高さの凸
状部１２を形成し、その上にＩＣチップ３を実装するこ
とによって、ＩＣチップ３の電極部６と基板１上に実装
した電子部品８の電極部９の高さを等しくし、両極部
６，９の間を接続手段７で接続した後、封止部材４によ
ってＩＣチップ３および電子部品８ならびに接続手段７
を封止している。この方法では、基板１の表面に凸状部
１２を形成するには、該凸状部１２以外の基板１の表面
全体にわたって座グリ加工等の加工単価の高い工程を必
要とするものである。
【０００３】図７は、このような要請に応える他の実装
方法である実開平４−１２３５５１号公報に示される実
装方法を示している。この実装方法は、高さを有するＩ
Ｃチップ３を基板１上に実装する場合に対応するもので
ある。すなわち、基板１に所定の深さの有底孔１１を形
成し、その中にＩＣチップ３を実装することによって、
ＩＣチップ３の電極部６と基板１上のＰＣＢ電極部５の
高さを等しくし、両極部５，６の間を接続手段７で接続
した後、封止部材４によってＩＣチップ３および接続手
段７ならびに有底孔１１を封止している。この方法で
は、基板１の表面に有底孔１１を形成するには、座グリ
加工等の加工単価の高い工程を必要とするものである。
さらに、この実装方法は、ＩＣチップ３が有底孔１１内
に設置されることから該チップの発熱を放熱しにくいと
いう問題を有している。したがって、これらの実装方法
は、基板の加工コストが高いという欠点があった。
方法である実開平４−１２３５５１号公報に示される実
装方法を示している。この実装方法は、高さを有するＩ
Ｃチップ３を基板１上に実装する場合に対応するもので
ある。すなわち、基板１に所定の深さの有底孔１１を形
成し、その中にＩＣチップ３を実装することによって、
ＩＣチップ３の電極部６と基板１上のＰＣＢ電極部５の
高さを等しくし、両極部５，６の間を接続手段７で接続
した後、封止部材４によってＩＣチップ３および接続手
段７ならびに有底孔１１を封止している。この方法で
は、基板１の表面に有底孔１１を形成するには、座グリ
加工等の加工単価の高い工程を必要とするものである。
さらに、この実装方法は、ＩＣチップ３が有底孔１１内
に設置されることから該チップの発熱を放熱しにくいと
いう問題を有している。したがって、これらの実装方法
は、基板の加工コストが高いという欠点があった。
【０００４】
【発明が解決しようとする課題】本発明は、ＩＣチップ
を印刷配線基板（ＰＣＢ）等に実装するに当たって、該
チップの電極部を他の電極部と同じ高さに実装できる実
装方法を、基板の座グリ加工等高コスト加工を不要とし
て安価に提供することを目的とする。さらに、本発明
は、ＩＣチップを基板中に実装するときに、熱がこもら
ないようにした実装方法を提供することを目的とする。
を印刷配線基板（ＰＣＢ）等に実装するに当たって、該
チップの電極部を他の電極部と同じ高さに実装できる実
装方法を、基板の座グリ加工等高コスト加工を不要とし
て安価に提供することを目的とする。さらに、本発明
は、ＩＣチップを基板中に実装するときに、熱がこもら
ないようにした実装方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、基板に設けた
貫通孔内もしくは該貫通孔上にＩＣチップを位置させ、
該ＩＣチップの電極部と他の電極部を電気的に接続し、
これら実装部分を封止する半導体装置である。さらに本
発明は、封止後のＩＣチップ裏面の少なくとも一部を露
出するかＩＣチップ裏面に放熱部材を取付けるようにし
た。また、本発明は、上記半導体装置の実装方法であっ
て、基板のＩＣチップ載置部分にＩＣチップよりも大き
い貫通孔をあける工程と、ＩＣチップを保持手段にて貫
通孔内の任意の位置で保持する工程と、ＩＣチップを保
持した状態でＩＣチップの電極と基板の電極とを電気的
に接続する工程と、ＩＣチップを保持した状態でＩＣチ
ップ上面から封止部材でＩＣチップと基板電極部を封止
する工程と、ＩＣチップ保持手段を抜く工程とからなる
半導体装置の製造方法である。
貫通孔内もしくは該貫通孔上にＩＣチップを位置させ、
該ＩＣチップの電極部と他の電極部を電気的に接続し、
これら実装部分を封止する半導体装置である。さらに本
発明は、封止後のＩＣチップ裏面の少なくとも一部を露
出するかＩＣチップ裏面に放熱部材を取付けるようにし
た。また、本発明は、上記半導体装置の実装方法であっ
て、基板のＩＣチップ載置部分にＩＣチップよりも大き
い貫通孔をあける工程と、ＩＣチップを保持手段にて貫
通孔内の任意の位置で保持する工程と、ＩＣチップを保
持した状態でＩＣチップの電極と基板の電極とを電気的
に接続する工程と、ＩＣチップを保持した状態でＩＣチ
ップ上面から封止部材でＩＣチップと基板電極部を封止
する工程と、ＩＣチップ保持手段を抜く工程とからなる
半導体装置の製造方法である。
【０００６】
【発明の実施の形態】この出願の一つの発明は、ＩＣチ
ップを実装した半導体装置であり、基板１の貫通孔２内
または上にＩＣチップ３を位置させ、ＩＣチップ電極部
６と他の電極部５または９を、電気的接続手段７で接続
し、封止部材４で封止した。この出願の他の発明は、上
記ＩＣチップを実装した半導体装置の製造方法であり、
基板１の基板電極部５内側にＩＣチップ３よりも大きい
貫通孔２をあける工程と、貫通孔２内または上で、ＩＣ
チップ保持手段１３でＩＣチップ３を保持する工程と、
この状態で基板電極部５とＩＣチップ電極部６とを電気
的接続手段７によって接続する工程と、ＩＣチップ３を
保持した状態でＩＣチップ３の上方から封止部材４で封
止する工程と、この封止の後、ＩＣチップ保持手段１３
を基板１から抜く工程とからなる。
ップを実装した半導体装置であり、基板１の貫通孔２内
または上にＩＣチップ３を位置させ、ＩＣチップ電極部
６と他の電極部５または９を、電気的接続手段７で接続
し、封止部材４で封止した。この出願の他の発明は、上
記ＩＣチップを実装した半導体装置の製造方法であり、
基板１の基板電極部５内側にＩＣチップ３よりも大きい
貫通孔２をあける工程と、貫通孔２内または上で、ＩＣ
チップ保持手段１３でＩＣチップ３を保持する工程と、
この状態で基板電極部５とＩＣチップ電極部６とを電気
的接続手段７によって接続する工程と、ＩＣチップ３を
保持した状態でＩＣチップ３の上方から封止部材４で封
止する工程と、この封止の後、ＩＣチップ保持手段１３
を基板１から抜く工程とからなる。
【０００７】
【実施例】図１を用いて本発明の第１の実施例を説明す
る。この実施例のＩＣチップ実装半導体装置は、基板電
極部５の内側にＩＣチップ３よりも大きい貫通孔２を形
成した基板１の該貫通孔内にＩＣチップ３の電極部６と
基板電極部５がほぼ同じ平面にあるようにＩＣチップ３
を位置させ、ＩＣチップ３の電極部６と基板電極部５を
接続手段７で接続し、前記ＩＣチップ３と、ＩＣチップ
３の電極部６と、基板電極部５と、金やアルミニウムか
らなるボンディングワイヤなどの接続手段７をエポキシ
樹脂などの封止部材４で封止した。
る。この実施例のＩＣチップ実装半導体装置は、基板電
極部５の内側にＩＣチップ３よりも大きい貫通孔２を形
成した基板１の該貫通孔内にＩＣチップ３の電極部６と
基板電極部５がほぼ同じ平面にあるようにＩＣチップ３
を位置させ、ＩＣチップ３の電極部６と基板電極部５を
接続手段７で接続し、前記ＩＣチップ３と、ＩＣチップ
３の電極部６と、基板電極部５と、金やアルミニウムか
らなるボンディングワイヤなどの接続手段７をエポキシ
樹脂などの封止部材４で封止した。
【０００８】図２を用いて、本発明にかかる半導体装置
の製造方法を説明する。基板１の基板電極部５の内側
に、ＩＣチップ３よりも大きい貫通孔２をプレス打抜加
工等で形成する（図２Ａ）。プレス打ち抜き加工による
貫通孔は、図６に示した凸状部や図７に示した有底孔に
比べてはるかに低コストに形成できる。次いで、表面が
封止樹脂に濡れず耐熱性を有する例えばフッ素樹脂製
の、平面形状および寸法が前記基板貫通孔２に準ずるＩ
Ｃチップ保持手段１３を用意し、この保持手段１３の上
面にＩＣチップ３を真空吸着等によって保持して、前記
基板貫通孔２に所定の高さに挿入して、ＩＣチップ電極
部６を所望の位置に保持する（図２Ｂ）。前記ＩＣチッ
プ保持手段１３は、表面をフッ素樹脂で被覆したもので
あってもよい。
の製造方法を説明する。基板１の基板電極部５の内側
に、ＩＣチップ３よりも大きい貫通孔２をプレス打抜加
工等で形成する（図２Ａ）。プレス打ち抜き加工による
貫通孔は、図６に示した凸状部や図７に示した有底孔に
比べてはるかに低コストに形成できる。次いで、表面が
封止樹脂に濡れず耐熱性を有する例えばフッ素樹脂製
の、平面形状および寸法が前記基板貫通孔２に準ずるＩ
Ｃチップ保持手段１３を用意し、この保持手段１３の上
面にＩＣチップ３を真空吸着等によって保持して、前記
基板貫通孔２に所定の高さに挿入して、ＩＣチップ電極
部６を所望の位置に保持する（図２Ｂ）。前記ＩＣチッ
プ保持手段１３は、表面をフッ素樹脂で被覆したもので
あってもよい。
【０００９】ＩＣチップ３が所定の高さに保持された状
態で、基板電極部５とＩＣチップ電極部６とをボンディ
ングワイヤ７を用いてワイヤボンディングにて接続する
（図２Ｃ）。この接続は、ＴＡＢ等別の手段を用いても
よい。次いで、ＩＣチップ３の上方から高粘度エポキシ
樹脂等の封止部材４を滴下し、硬化させる（図２Ｄ）。
封止部材４が硬化して保持手段１３を取り除いてもＩＣ
チップ３が移動しないようになったら、ＩＣチップ保持
手段１３の真空吸着を解除して基板貫通孔２からＩＣチ
ップ保持手段１３を抜く（図２Ｅ）。以上の工程によっ
て、図１に示した半導体装置を得る。この製造方法によ
って得た半導体装置は、ＩＣチップ３の裏面が露出して
いる。
態で、基板電極部５とＩＣチップ電極部６とをボンディ
ングワイヤ７を用いてワイヤボンディングにて接続する
（図２Ｃ）。この接続は、ＴＡＢ等別の手段を用いても
よい。次いで、ＩＣチップ３の上方から高粘度エポキシ
樹脂等の封止部材４を滴下し、硬化させる（図２Ｄ）。
封止部材４が硬化して保持手段１３を取り除いてもＩＣ
チップ３が移動しないようになったら、ＩＣチップ保持
手段１３の真空吸着を解除して基板貫通孔２からＩＣチ
ップ保持手段１３を抜く（図２Ｅ）。以上の工程によっ
て、図１に示した半導体装置を得る。この製造方法によ
って得た半導体装置は、ＩＣチップ３の裏面が露出して
いる。
【００１０】図３は、ＩＣチップ３の裏面も封止部材４
で封止した例を示している。この実装法の製造法は、図
２Ｅの製造工程の後、ＩＣチップ３の下方からエポキシ
樹脂を充填／硬化して、図３に示す半導体装置を得る。
で封止した例を示している。この実装法の製造法は、図
２Ｅの製造工程の後、ＩＣチップ３の下方からエポキシ
樹脂を充填／硬化して、図３に示す半導体装置を得る。
【００１１】図４は、基板１上に高さの高い電子部品８
が実装されるとともにこの電子部品の電極部９と同じ平
面にＩＣチップの電極部６を設けるようにした例を示
す。すなわち、この実施例ではＩＣチップ３は基板１に
設けた貫通孔２の上に位置されている。このような半導
体装置を製造するに当たっては、基板貫通孔２の下方か
ら挿入したＩＣチップ保持手段１３上のＩＣチップ３の
電極部６が基板１の上方で電子部品８の電極部９と同じ
高さになるようにＩＣチップ保持手段１３を保持した
後、両電極部をワイヤボンディングし、封止部材４で封
止することによって得ることができる。
が実装されるとともにこの電子部品の電極部９と同じ平
面にＩＣチップの電極部６を設けるようにした例を示
す。すなわち、この実施例ではＩＣチップ３は基板１に
設けた貫通孔２の上に位置されている。このような半導
体装置を製造するに当たっては、基板貫通孔２の下方か
ら挿入したＩＣチップ保持手段１３上のＩＣチップ３の
電極部６が基板１の上方で電子部品８の電極部９と同じ
高さになるようにＩＣチップ保持手段１３を保持した
後、両電極部をワイヤボンディングし、封止部材４で封
止することによって得ることができる。
【００１２】図５に、放熱効果をさらに向上させた実施
例を示す。この実施例は、図１に示した実施例における
ＩＣチップ３の裏面に放熱手段１０を接触させたもので
ある。この実施例によれば、図１に示した半導体装置に
比較してＩＣチップの発熱を極めて良好に放熱すること
ができる。
例を示す。この実施例は、図１に示した実施例における
ＩＣチップ３の裏面に放熱手段１０を接触させたもので
ある。この実施例によれば、図１に示した半導体装置に
比較してＩＣチップの発熱を極めて良好に放熱すること
ができる。
【００１３】上記実施例では、保持手段１３をフッ素樹
脂製もしくはフッ素樹脂で被覆したものとしたが、少な
くとも保持部材の表面はフッ素樹脂に限らず、封止樹脂
に濡れず耐熱性を有する他の材料によるものであっても
よい。
脂製もしくはフッ素樹脂で被覆したものとしたが、少な
くとも保持部材の表面はフッ素樹脂に限らず、封止樹脂
に濡れず耐熱性を有する他の材料によるものであっても
よい。
【００１４】さらに、上記説明では、基板に実装される
部品をＩＣチップとしたが、本発明を、ある程度以上の
高さを有する他の電子部品の実装に適用することができ
ることはもちろんである。
部品をＩＣチップとしたが、本発明を、ある程度以上の
高さを有する他の電子部品の実装に適用することができ
ることはもちろんである。
【００１５】
【発明の効果】以上のように、本発明によれば、基板に
凸状部または有底孔を形成することなくプレス加工でき
る貫通孔を設けるようにしたので、凸状部または有底孔
を形成するのに必要な座グリ加工等の高コスト加工しな
くてよく、ＩＣチップなどの高さの高い電子部品を基板
上に所定の高さで、安価に実装することができる。さら
に、本発明によれば、ＩＣチップ等の電子部品を基板に
実装するに当たって、該部品の裏面を基板に接触させる
ことなく露出させることができるので、放熱を効果的に
行える実装とすることができる。さらに、本発明によれ
ば、上記のような構成の半導体装置を、安価に提供する
製造方法を提供することができる。
凸状部または有底孔を形成することなくプレス加工でき
る貫通孔を設けるようにしたので、凸状部または有底孔
を形成するのに必要な座グリ加工等の高コスト加工しな
くてよく、ＩＣチップなどの高さの高い電子部品を基板
上に所定の高さで、安価に実装することができる。さら
に、本発明によれば、ＩＣチップ等の電子部品を基板に
実装するに当たって、該部品の裏面を基板に接触させる
ことなく露出させることができるので、放熱を効果的に
行える実装とすることができる。さらに、本発明によれ
ば、上記のような構成の半導体装置を、安価に提供する
製造方法を提供することができる。
【図１】 本発明にかかる、ＩＣチップの実装方法によ
ってえた半導体装置の構造を示す概念図。
ってえた半導体装置の構造を示す概念図。
【図２】 図１に示す半導体装置の製造工程を説明する
工程図。
工程図。
【図３】 本発明にかかる、ＩＣチップの実装方法によ
ってえた半導体装置の他の実施例の構造を示す概念図。
ってえた半導体装置の他の実施例の構造を示す概念図。
【図４】 本発明にかかる、ＩＣチップの実装方法によ
ってえた半導体装置の第３の実施例の構造を示す概念
図。
ってえた半導体装置の第３の実施例の構造を示す概念
図。
【図５】 本発明にかかる、ＩＣチップの実装方法によ
ってえた半導体装置の第４の実施例の構造を示す概念
図。
ってえた半導体装置の第４の実施例の構造を示す概念
図。
【図６】 従来の半導体装置のＩＣチップの実装方法に
よって得た半導体装置の構造を示す概念図。
よって得た半導体装置の構造を示す概念図。
【図７】 従来の半導体装置の他のＩＣチップの実装方
法によって得た半導体装置の構造を示す概念図。
法によって得た半導体装置の構造を示す概念図。
１ プリント基板（ＰＣＢ）、 ２ 貫通孔、 ３ Ｉ
Ｃチップ、 ４ 封止部材、 ５ ＰＣＢ電極部、 ６
ＩＣチップ電極部、 ７ 接続手段、 ８電子部品、
９ 電子部品電極部、 １０ 放熱板、 １１ 有底
孔、 １３ＩＣチップ保持手段。
Ｃチップ、 ４ 封止部材、 ５ ＰＣＢ電極部、 ６
ＩＣチップ電極部、 ７ 接続手段、 ８電子部品、
９ 電子部品電極部、 １０ 放熱板、 １１ 有底
孔、 １３ＩＣチップ保持手段。
Claims (5)
- 【請求項１】 基板の貫通孔内もしくは貫通孔上に位置
させたＩＣチップ等の電子部品と、該ＩＣチップ等の電
子部品の電極部と基板の電極部とを電気的に接続する手
段と、ＩＣチップ等の電子部品と基板電極部を封止する
封止部材とからなる半導体装置。 - 【請求項２】 封止後のＩＣチップ等の電子部品の裏面
の少なくとも一部が露出する請求項１記載の半導体装
置。 - 【請求項３】 封止後のＩＣチップ等の電子部品の裏面
がすべて封止部材によって被覆される請求項１記載の半
導体装置。 - 【請求項４】 封止後のＩＣチップ等の電子部品の裏面
に放熱部材を取付ける請求項１または請求項２記載の半
導体装置。 - 【請求項５】 基板のＩＣチップ等の電子部品の載置部
分にＩＣチップ等の電子部品よりも大きい貫通孔をあけ
る工程と、 前記ＩＣチップ等の電子部品を保持手段によって前記貫
通孔内または貫通孔上の任意の位置で保持する工程と、 前記ＩＣチップ等の電子部品を保持した状態でＩＣチッ
プ等の電子部品の電極と基板の電極とを電気的に接続す
る工程と、 ＩＣチップ等の電子部品を保持した状態でＩＣチップ等
の電子部品上面から封止部材でＩＣチップ等の電子部品
と基板電極部を封止する工程と、 前記ＩＣチップ等の保持手段を抜く工程とからなる半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7280804A JPH09129784A (ja) | 1995-10-27 | 1995-10-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7280804A JPH09129784A (ja) | 1995-10-27 | 1995-10-27 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09129784A true JPH09129784A (ja) | 1997-05-16 |
Family
ID=17630212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7280804A Pending JPH09129784A (ja) | 1995-10-27 | 1995-10-27 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09129784A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185657A (ja) * | 1999-12-10 | 2001-07-06 | Amkor Technology Korea Inc | 半導体パッケージ及びその製造方法 |
| DE19821715B4 (de) * | 1997-05-17 | 2005-12-29 | Hyundai Electronics Industries Co., Ltd., Ichon | Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung |
| JP2014203870A (ja) * | 2013-04-02 | 2014-10-27 | 三菱電機株式会社 | 半導体装置の製造方法及び半導体装置 |
-
1995
- 1995-10-27 JP JP7280804A patent/JPH09129784A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19821715B4 (de) * | 1997-05-17 | 2005-12-29 | Hyundai Electronics Industries Co., Ltd., Ichon | Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung |
| JP2001185657A (ja) * | 1999-12-10 | 2001-07-06 | Amkor Technology Korea Inc | 半導体パッケージ及びその製造方法 |
| JP2014203870A (ja) * | 2013-04-02 | 2014-10-27 | 三菱電機株式会社 | 半導体装置の製造方法及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7193329B2 (en) | Semiconductor device | |
| JP2004500718A (ja) | オプションで窓となる蓋を備えるリードレス半導体製品パッケージング装置とその組み立て方法 | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| KR20050077866A (ko) | 열방출형 반도체 패키지 및 그 제조방법 | |
| JP2014013908A (ja) | 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージおよびその製造方法 | |
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| JP3174393B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JP3664045B2 (ja) | 半導体装置の製造方法 | |
| JP2840317B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03108744A (ja) | 樹脂封止型半導体装置 | |
| JP2002026044A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0714974A (ja) | プラスチックモールドした集積回路パッケージ | |
| JP2003243565A (ja) | パッケージ化半導体装置およびその製作方法 | |
| JPH09129784A (ja) | 半導体装置およびその製造方法 | |
| US7105922B2 (en) | Electrode-type heat sink | |
| JP2795063B2 (ja) | 混成集積回路装置 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JP2009164511A (ja) | 半導体装置およびその製造方法 | |
| JPH03238852A (ja) | モールド型半導体集積回路 | |
| JPS63284831A (ja) | 混成集積回路の製造方法 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20010057046A (ko) | 캐비티를 갖는 패키지 기판 | |
| JPH08264910A (ja) | 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法 | |
| JPH10189792A (ja) | 半導体パッケージ | |
| JP2504262Y2 (ja) | 半導体モジュ―ル |