JP2840317B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2840317B2 JP2840317B2 JP1231133A JP23113389A JP2840317B2 JP 2840317 B2 JP2840317 B2 JP 2840317B2 JP 1231133 A JP1231133 A JP 1231133A JP 23113389 A JP23113389 A JP 23113389A JP 2840317 B2 JP2840317 B2 JP 2840317B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- base film
- semiconductor chip
- bonding
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体チップ及び所要の回路部品等が一体的
に樹脂封止されて提供される半導体装置およびその製造
方法に関する。
に樹脂封止されて提供される半導体装置およびその製造
方法に関する。
（従来技術） 半導体装置は電子装置をはじめきわめて多種類の製品
にひろく用いられており、ICカードといった小形商品に
も利用されるようになっている。
にひろく用いられており、ICカードといった小形商品に
も利用されるようになっている。
これら製品で用いられる半導体装置の実装方式として
は、パッケージに半導体チップを搭載してパッケージご
と回路基板に実装するパッケージ方式と、回路基板に半
導体チップをじかに接続するベアチップ方式とがある。
は、パッケージに半導体チップを搭載してパッケージご
と回路基板に実装するパッケージ方式と、回路基板に半
導体チップをじかに接続するベアチップ方式とがある。
前記のパッケージ方式の場合は、パッケージ内に半導
体チップが封止されて保護されているので、取り扱いが
きわめて容易であり、実装が容易にでき、また耐環境性
に優れている等の特徴がある。
体チップが封止されて保護されているので、取り扱いが
きわめて容易であり、実装が容易にでき、また耐環境性
に優れている等の特徴がある。
これに対して、ベアチップ方式は回路基板にじかに半
導体チップを接続するから、小面積で実装でき、高密度
実装が可能になるという特徴がある。
導体チップを接続するから、小面積で実装でき、高密度
実装が可能になるという特徴がある。
（発明が解決しようとする課題） しかしながらベアチップ方式では、小型化は達成でき
るものの、半導体チップが露出するから耐環境性に劣る
問題点は避けられない。
るものの、半導体チップが露出するから耐環境性に劣る
問題点は避けられない。
そこで、本発明は上記問題点を解消すべくなされたも
のであり、その目的とするところは、小型でかつ耐環境
性に優れる半導体装置およびその製造方法を提供しよう
とするものである。
のであり、その目的とするところは、小型でかつ耐環境
性に優れる半導体装置およびその製造方法を提供しよう
とするものである。
（課題を解決するための手段） 本発明は上記目的を達成するため次の構成を備える。
すなわち、本発明に係る半導体装置は、電気的絶縁性
を有するベースフィルムの一方の面側に回路パターンが
形成されると共に、該一方の面側に半導体チップが搭載
され、該半導体チップと前記回路パターンとがワイヤボ
ンディングにより電気的に接続されていると共に、前記
ベースフィルムの一方の面側に、前記半導体チップ、ボ
ンディングワイヤおよび回路パターンが一体に樹脂封止
され、前記ベースフィルムの前記回路パターンの端子部
に対応する部位のみが除去されて、ベースフィルムの他
方の面側に、前記回路パターンの外部接続用の端子部が
露出されていることを特徴としている。
を有するベースフィルムの一方の面側に回路パターンが
形成されると共に、該一方の面側に半導体チップが搭載
され、該半導体チップと前記回路パターンとがワイヤボ
ンディングにより電気的に接続されていると共に、前記
ベースフィルムの一方の面側に、前記半導体チップ、ボ
ンディングワイヤおよび回路パターンが一体に樹脂封止
され、前記ベースフィルムの前記回路パターンの端子部
に対応する部位のみが除去されて、ベースフィルムの他
方の面側に、前記回路パターンの外部接続用の端子部が
露出されていることを特徴としている。
半導体チップと回路パターンが樹脂封止されたもので
あるので、小型化が図れると共に、半導体チップおよび
端子部を除く回路パターンはさらに電気的絶縁性を有す
るベースフィルムによって被覆されてもいるので耐環境
性に優れる。
あるので、小型化が図れると共に、半導体チップおよび
端子部を除く回路パターンはさらに電気的絶縁性を有す
るベースフィルムによって被覆されてもいるので耐環境
性に優れる。
また本発明に係る半導体装置の製造方法では、電気的
絶縁性を有するベースフィルムの一方の面側に回路パタ
ーンを形成する工程と、該回路パターンが形成されたベ
ースフィルム面側に半導体チップを接合する工程と、該
半導体チップと前記回路パターンとをワイヤボンディン
グにより電気的に接続する工程と、前記ベースフィルム
の半導体チップが搭載された一方の面側に、前記半導体
チップ、ボンディングワイヤおよび回路パターンを一体
に樹脂封止する工程と、前記ベースフィルムの前記回路
パターンの端子部に対応する部位のみをエッチングし
て、ベースフィルムの他方の面側に回路パターンの外部
接続用の端子部を露出させる工程とを含むことを特徴と
している。
絶縁性を有するベースフィルムの一方の面側に回路パタ
ーンを形成する工程と、該回路パターンが形成されたベ
ースフィルム面側に半導体チップを接合する工程と、該
半導体チップと前記回路パターンとをワイヤボンディン
グにより電気的に接続する工程と、前記ベースフィルム
の半導体チップが搭載された一方の面側に、前記半導体
チップ、ボンディングワイヤおよび回路パターンを一体
に樹脂封止する工程と、前記ベースフィルムの前記回路
パターンの端子部に対応する部位のみをエッチングし
て、ベースフィルムの他方の面側に回路パターンの外部
接続用の端子部を露出させる工程とを含むことを特徴と
している。
ベースフィルムを端子部に対応する部位を除いてその
まま残すので、耐環境性に優れる半導体装置を簡易な方
法で製造できる。
まま残すので、耐環境性に優れる半導体装置を簡易な方
法で製造できる。
（実施例） 以下本発明の好適な実施例を添付図面に基づいて詳細
に説明する。
に説明する。
第１図（ａ）〜（ｅ）は半導体装置の製造方法を示す
説明図である。
説明図である。
図で10はポリイミド等の電気的絶縁性を有するフィル
ムから成るベースフィルムで、12はこのベースフィルム
10上に形成した回路パターン、14は半導体チップを接合
するダイボンディング部である。
ムから成るベースフィルムで、12はこのベースフィルム
10上に形成した回路パターン、14は半導体チップを接合
するダイボンディング部である。
回路パターン12およびダイボンディング部14は、たと
えばベースフィルム10上に銅箔を接着し、銅箔上にレジ
ストパターンを形成してエッチングすることによって形
成することができる。ベースフィルム10に銅箔を接合す
る場合は、接着剤を用いる場合と接着剤を用いない場合
とがある。
えばベースフィルム10上に銅箔を接着し、銅箔上にレジ
ストパターンを形成してエッチングすることによって形
成することができる。ベースフィルム10に銅箔を接合す
る場合は、接着剤を用いる場合と接着剤を用いない場合
とがある。
次に、第１図（ｂ）に示すように、金めっき等を施し
たダイボンディング部14に半導体チップ16を接合し、半
導体チップ16と回路パターン12とをワイヤボンディング
する。18はボンディングワイヤである。なお、回路パタ
ーン12上のボンディング部20には、ボンディングを確実
にするためあらかじめ金めっき等を施しておく。22は回
路パターン12に接続した回路部品である。
たダイボンディング部14に半導体チップ16を接合し、半
導体チップ16と回路パターン12とをワイヤボンディング
する。18はボンディングワイヤである。なお、回路パタ
ーン12上のボンディング部20には、ボンディングを確実
にするためあらかじめ金めっき等を施しておく。22は回
路パターン12に接続した回路部品である。
次に、上記半導体チップ16および回路部品22等を樹脂
封止する。この樹脂封止の際には、半導体チップ16が搭
載されているベースフィルム10の片面側のみを樹脂封止
し、前記ボンディングワイヤ18および回路パターン12を
一体的に樹脂封止する。得られた封止体は、その下面に
ベースフィルム10が被覆されている。
封止する。この樹脂封止の際には、半導体チップ16が搭
載されているベースフィルム10の片面側のみを樹脂封止
し、前記ボンディングワイヤ18および回路パターン12を
一体的に樹脂封止する。得られた封止体は、その下面に
ベースフィルム10が被覆されている。
次に、ベースフィルム10の露出面にレジストパターン
26を形成する（第１図（ｄ））。
26を形成する（第１図（ｄ））。
次に、ベースフィルム10をエッチングし、回路パター
ン12のうち外部接続用の端子部28等の所要部位を露出さ
せる。端子部28には腐食などを防止するため金めっき30
等を施す。こうして、第１図（ｅ）に示す半導体装置が
得られる。
ン12のうち外部接続用の端子部28等の所要部位を露出さ
せる。端子部28には腐食などを防止するため金めっき30
等を施す。こうして、第１図（ｅ）に示す半導体装置が
得られる。
得られた半導体装置は、第１図（ｅ）に示すように、
半導体チップ16および回路部品22、回路パターン12等が
一体的に封止され、端子部28等の所要部位が露出するも
のとなる。
半導体チップ16および回路部品22、回路パターン12等が
一体的に封止され、端子部28等の所要部位が露出するも
のとなる。
なお、上記製造方法においてはベースフィルム10上に
銅箔等の金属層を接合し、この金属層をエッチングして
回路パターン等を形成するが、この金属層として電解銅
箔を用いることも有効である。電解銅箔は表面が複雑な
凹凸を有する粗面として形成されるもので、粗面を封止
樹脂24に接合する側にして樹脂封止することにより、ア
ンカー効果によって封止樹脂17と回路パターン12とを強
固に接合させることができる。なお、電解銅箔を用いる
場合は、ボンディング部20等にはあらかじめ平滑処理お
よび金めっき等を施しておくのがよい。
銅箔等の金属層を接合し、この金属層をエッチングして
回路パターン等を形成するが、この金属層として電解銅
箔を用いることも有効である。電解銅箔は表面が複雑な
凹凸を有する粗面として形成されるもので、粗面を封止
樹脂24に接合する側にして樹脂封止することにより、ア
ンカー効果によって封止樹脂17と回路パターン12とを強
固に接合させることができる。なお、電解銅箔を用いる
場合は、ボンディング部20等にはあらかじめ平滑処理お
よび金めっき等を施しておくのがよい。
上記の半導体装置は、各種製品、用途に応じて設計、
製造することが容易にできるから、各種機器に搭載して
効果的に利用することができる。
製造することが容易にできるから、各種機器に搭載して
効果的に利用することができる。
また、半導体チップは回路パターンに接続されている
だけで回路基板を要しないから、装置の小形化、薄形化
にきわめて有効である。これによりICカードのような小
形商品にも容易に応用利用することが可能となる。
だけで回路基板を要しないから、装置の小形化、薄形化
にきわめて有効である。これによりICカードのような小
形商品にも容易に応用利用することが可能となる。
また、上記製造方法においてはワイヤボンディング法
によって半導体チップを接続しているから、製造が容易
であると共に、製造上の信頼性も高いという利点があ
る。また、リードフレームを等を用いる場合とくらべて
回路パターンが高密度に形成でき、高集積化を図ること
ができるという利点がある。
によって半導体チップを接続しているから、製造が容易
であると共に、製造上の信頼性も高いという利点があ
る。また、リードフレームを等を用いる場合とくらべて
回路パターンが高密度に形成でき、高集積化を図ること
ができるという利点がある。
なお、上記製造方法においては長尺状のベースフィル
ムを用いることにより連続加工による量産が容易に可能
となる。
ムを用いることにより連続加工による量産が容易に可能
となる。
第２図は長尺帯状体を用いた加工例を示す。図で10は
前記ベースフィルムで、ベースフィルム10上には回路パ
ターンが繰り返しパターンで形成され、同時に各回路パ
ターンに接続して検査用ライン40および電解めっきの導
通をとるためのバスライン42が設けられる。
前記ベースフィルムで、ベースフィルム10上には回路パ
ターンが繰り返しパターンで形成され、同時に各回路パ
ターンに接続して検査用ライン40および電解めっきの導
通をとるためのバスライン42が設けられる。
回路パターン、検査用ライン40、バスライン42はベー
スフィルム10上に接合した銅箔をエッチングして形成す
る。次いで、半導体チップを搭載し、ワイヤボンディン
グした後樹脂封止する。第２図はこの樹脂封止した状態
である。
スフィルム10上に接合した銅箔をエッチングして形成す
る。次いで、半導体チップを搭載し、ワイヤボンディン
グした後樹脂封止する。第２図はこの樹脂封止した状態
である。
樹脂封止した後、ベースフィルム10をエッチングして
端子部等を露出させ、金めっき処理等を施し、不要部分
を除去して各モジュール部をベースフィルム10から分離
する。
端子部等を露出させ、金めっき処理等を施し、不要部分
を除去して各モジュール部をベースフィルム10から分離
する。
モジュール部をあらかじめ検査する場合は、樹脂封止
した後、検査用ライン40の短絡部分を打ち抜いて行う。
44は回路を独立させるための打ち抜き部である。
した後、検査用ライン40の短絡部分を打ち抜いて行う。
44は回路を独立させるための打ち抜き部である。
この製造方法によれば、上記のようにめっき処理を含
めて連続加工ができ、製造途中で半導体装置の検査を行
うことができ、能率的な製造方法となる。
めて連続加工ができ、製造途中で半導体装置の検査を行
うことができ、能率的な製造方法となる。
以上、本発明について好適な実施例を挙げて種々説明
したが、本発明はこの実施例に限定されるものではな
く、発明の精神を逸脱しない範囲内で多くの改変を施し
得るのはもちろんのことである。
したが、本発明はこの実施例に限定されるものではな
く、発明の精神を逸脱しない範囲内で多くの改変を施し
得るのはもちろんのことである。
（発明の効果） 本発明に係る半導体装置では、半導体チップと回路パ
ターンが樹脂封止されたものであるので、小型化が図れ
ると共に、半導体チップおよび端子部を除く回路パター
ンはさらに電気的絶縁性を有するベースフィルムによっ
て被覆されてもいるので耐環境性に優れる。
ターンが樹脂封止されたものであるので、小型化が図れ
ると共に、半導体チップおよび端子部を除く回路パター
ンはさらに電気的絶縁性を有するベースフィルムによっ
て被覆されてもいるので耐環境性に優れる。
また本発明方法では、ベースフィルムを端子部に対応
する部位を除いてそのまま残すので、耐環境性に優れる
半導体装置を簡易な方法で製造できる。
する部位を除いてそのまま残すので、耐環境性に優れる
半導体装置を簡易な方法で製造できる。
第１図（ａ）〜（ｅ）は本発明に係る半導体装置の製造
方法を示す説明図、第２図は長尺体を用いた製造方法を
示す説明図である。 10……ベースフィルム、12……回路パターン、14……ダ
イボンディング部、16……半導体チップ、18……ボンデ
ィングワイヤ、20……ボンディング部、22……回路部
品、24……封止樹脂、26……レジストパターン、28……
端子部、30……金めっき、40……検査用ライン、42……
バスライン、44……打ち抜き部。
方法を示す説明図、第２図は長尺体を用いた製造方法を
示す説明図である。 10……ベースフィルム、12……回路パターン、14……ダ
イボンディング部、16……半導体チップ、18……ボンデ
ィングワイヤ、20……ボンディング部、22……回路部
品、24……封止樹脂、26……レジストパターン、28……
端子部、30……金めっき、40……検査用ライン、42……
バスライン、44……打ち抜き部。
Claims (2)
- 【請求項１】電気的絶縁性を有するベースフィルムの一
方の面側に回路パターンが形成されると共に、該一方の
面側に半導体チップが搭載され、 該半導体チップと前記回路パターンとがワイヤボンディ
ングにより電気的に接続されていると共に、前記ベース
フィルムの一方の面側に、前記半導体チップ、ボンディ
ングワイヤおよび回路パターンが一体に樹脂封止され、 前記ベースフィルムの前記回路パターンの端子部に対応
する部位のみが除去されて、ベースフィルムの他方の面
側に、前記回路パターンの外部接続用の端子部が露出さ
れていることを特徴とする半導体装置。 - 【請求項２】電気的絶縁性を有するベースフィルムの一
方の面側に回路パターンを形成する工程と、 該回路パターンが形成されたベースフィルム面側に半導
体チップを接合する工程と、 該半導体チップと前記回路パターンとをワイヤボンディ
ングにより電気的に接続する工程と、 前記ベースフィルムの半導体チップが搭載された一方の
面側に、前記半導体チップ、ボンディングワイヤおよび
回路パターンを一体に樹脂封止する工程と、 前記ベースフィルムの前記回路パターンの端子部に対応
する部位のみをエッチングして、ベースフィルムの他方
の面側に回路パターンの外部接続用の端子部を露出させ
る工程と を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1231133A JP2840317B2 (ja) | 1989-09-06 | 1989-09-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1231133A JP2840317B2 (ja) | 1989-09-06 | 1989-09-06 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0394430A JPH0394430A (ja) | 1991-04-19 |
| JP2840317B2 true JP2840317B2 (ja) | 1998-12-24 |
Family
ID=16918799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1231133A Expired - Fee Related JP2840317B2 (ja) | 1989-09-06 | 1989-09-06 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2840317B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3352084B2 (ja) * | 1994-03-18 | 2002-12-03 | 日立化成工業株式会社 | 半導体素子搭載用基板及び半導体パッケージ |
| CN1117395C (zh) | 1994-03-18 | 2003-08-06 | 日立化成工业株式会社 | 半导体组件的制造方法及半导体组件 |
| JP3337467B2 (ja) * | 1994-03-18 | 2002-10-21 | 日立化成工業株式会社 | 半導体パッケージの製造法及び半導体パッケージ |
| JP3413191B2 (ja) * | 1994-03-18 | 2003-06-03 | 日立化成工業株式会社 | 半導体パッケージの製造法及び半導体パッケージ |
| JP3413413B2 (ja) * | 1994-03-18 | 2003-06-03 | 日立化成工業株式会社 | 半導体素子搭載用基板及びその製造方法 |
| JP3352083B2 (ja) * | 1994-03-18 | 2002-12-03 | 日立化成工業株式会社 | 半導体パッケージ及び半導体素子搭載用基板の製造方法 |
| US6821821B2 (en) | 1996-04-18 | 2004-11-23 | Tessera, Inc. | Methods for manufacturing resistors using a sacrificial layer |
| US6001671A (en) * | 1996-04-18 | 1999-12-14 | Tessera, Inc. | Methods for manufacturing a semiconductor package having a sacrificial layer |
| US6583444B2 (en) | 1997-02-18 | 2003-06-24 | Tessera, Inc. | Semiconductor packages having light-sensitive chips |
| US6451627B1 (en) * | 1999-09-07 | 2002-09-17 | Motorola, Inc. | Semiconductor device and process for manufacturing and packaging a semiconductor device |
| US6333252B1 (en) | 2000-01-05 | 2001-12-25 | Advanced Semiconductor Engineering, Inc. | Low-pin-count chip package and manufacturing method thereof |
| US7173336B2 (en) | 2000-01-31 | 2007-02-06 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| JP3706533B2 (ja) | 2000-09-20 | 2005-10-12 | 三洋電機株式会社 | 半導体装置および半導体モジュール |
| JP3650001B2 (ja) * | 2000-07-05 | 2005-05-18 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| DE10210841B4 (de) * | 2002-03-12 | 2007-02-08 | Assa Abloy Identification Technology Group Ab | Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
-
1989
- 1989-09-06 JP JP1231133A patent/JP2840317B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0394430A (ja) | 1991-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2781020B2 (ja) | 半導体装置およびその製造方法 | |
| US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US7176062B1 (en) | Lead-frame method and assembly for interconnecting circuits within a circuit module | |
| JP2840317B2 (ja) | 半導体装置およびその製造方法 | |
| JP2781018B2 (ja) | 半導体装置およびその製造方法 | |
| JP3059097B2 (ja) | 電子回路盤とその製造方法 | |
| JP2781019B2 (ja) | 半導体装置およびその製造方法 | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| JP2638758B2 (ja) | 積層型の半導体パッケージ及び積層型のパッケージソケット | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JP2813588B2 (ja) | 半導体装置およびその製造方法 | |
| JP2813587B2 (ja) | 半導体装置およびその製造方法 | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| US20070235848A1 (en) | Substrate having conductive traces isolated by laser to allow electrical inspection | |
| KR19980043249A (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JP2654032B2 (ja) | 半導体ｉｃ装置の製造方法 | |
| JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPH01287987A (ja) | 混成集積回路 | |
| JP3059007U (ja) | 半導体パッケージ | |
| JPS6167234A (ja) | 混成集積回路のリ−ド線の接続方法 | |
| JPH0297042A (ja) | 電子部品搭載用基板 | |
| JPH0687486B2 (ja) | Ｉｃカード用モジュール | |
| JPH02130992A (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |