JP2014203870A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2014203870A
JP2014203870A JP2013076649A JP2013076649A JP2014203870A JP 2014203870 A JP2014203870 A JP 2014203870A JP 2013076649 A JP2013076649 A JP 2013076649A JP 2013076649 A JP2013076649 A JP 2013076649A JP 2014203870 A JP2014203870 A JP 2014203870A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating substrate
movable pin
hole
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013076649A
Other languages
English (en)
Other versions
JP2014203870A5 (ja
JP6141072B2 (ja
Inventor
裕史 川島
Yuji Kawashima
裕史 川島
菊池 正雄
Masao Kikuchi
正雄 菊池
川藤 寿
Hisashi Kawato
寿 川藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013076649A priority Critical patent/JP6141072B2/ja
Publication of JP2014203870A publication Critical patent/JP2014203870A/ja
Publication of JP2014203870A5 publication Critical patent/JP2014203870A5/ja
Application granted granted Critical
Publication of JP6141072B2 publication Critical patent/JP6141072B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Abstract

【課題】電子部品下で絶縁基板との間にボイドの発生を抑制することができる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】電子部品3を実装した絶縁基板2で電子部品に対応して貫通穴7を設けた絶縁基板を樹脂封止して形成する半導体装置の製造方法であって、封止用金型10内にて絶縁基板の貫通穴に対して可動ピン11を挿入可能に配置し、封止樹脂8を注入し静水圧を作用させながら可動ピンを用いて電子部品と絶縁基板との隙間及び貫通穴へ封止樹脂を充填させる。
【選択図】図1

Description

本発明は、半導体装置に関し、特に基板にチップ部品を搭載する半導体装置の製造方法、及び半導体装置に関する。
チップ部品を実装した基板を含む半導体装置、例えば電力用半導体装置は、基板全体も一体に成型して封止することで信頼性を高める構造をとる。ここでチップ部品とは、受動素子である例えば抵抗、コンデンサ、インダクタ等の素子で、その大きさが例えば3.2mm×1.6mm、1.0mm×0.5mm、0.4mm×0.2mm、等の部品である。また、半導体装置の封止方法としては、ポッティング、トランスファーモールド、アンダーフィルなどが存在するが、一般的にはトランスファーモールドを用いることが多い。
モールド成型するにあたり、例えば電力用半導体装置のように内部に発熱量が大きい部品を多数用いる場合には、放熱性の向上を図る観点から熱伝導率の高いモールド樹脂が用いられる。一方、高熱伝導性の樹脂は、樹脂中のフィラー成分の配合率が高いことから、モールド樹脂の粘度が高くなる。その結果、チップ部品と基板との間の隙間まで樹脂を流し込むことが困難となる。したがってこの隙間には、熱伝導性が低い気体のボイドが形成され、これは放熱性低下及び信頼性劣化などの問題を誘発する。
そこで特許文献1では、絶縁基板におけるチップ部品下に貫通穴を設けることで、モールド樹脂注入時には、この貫通穴を経由してチップ部品下にモールド樹脂を流し込むことが提案されている。
特開2006−41000号公報(図1)
しかしながら、上記特許文献1の発明では以下の問題が発生する。即ち、熱伝導率を高めた樹脂、つまりフィラー量の多いモールド樹脂を用いた場合、このようなモールド樹脂は、高粘度、高チクソ性の性質を有するため、樹脂注入方向に垂直方向に延在する貫通穴には樹脂が侵入しにくい。よって、貫通穴にモールド樹脂が流れてチップ部品下にまで充填される時期は、樹脂注入後半の静水圧が作用するタイミングとなる。そのためチップ部品下には、やはりボイドがトラップされてしまう。このため、チップ部品下の放熱性低下が発生し、また、静水圧加圧時にボイド周辺に応力が集中することでチップ部品が割れるなどの問題があった。
本発明は、上述のような課題を解決するためになされたもので、電子部品下で絶縁基板との間にボイドの発生を抑制することができる半導体装置の製造方法、及び、この製造方法で製造された半導体装置を提供することを目的とする。
上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における半導体装置の製造方法は、電子部品を実装した絶縁基板で上記電子部品に対応した位置に当該絶縁基板を貫通する貫通穴を設けた絶縁基板を樹脂封止して形成される半導体装置の製造方法であって、封止用金型内に配置した上記絶縁基板の上記貫通穴に対して上記封止用金型に備わる可動ピンを挿入可能に配置し、フィラーを含む溶融した封止樹脂を上記封止用金型内へ注入し静水圧を作用させながら、上記可動ピンを用いて上記電子部品と上記絶縁基板との隙間及び上記貫通穴へ上記封止樹脂を充填させることを特徴とする。
本発明の一態様における半導体装置の製造方法によれば、絶縁基板の貫通穴に対応して可動ピンを配置して樹脂注入を行うことで、金型内に注入される封止樹脂が可動ピンと相互作用し、電子部品と絶縁基板との隙間及び貫通穴に充填される。これにより、電子部品下で絶縁基板との間にボイドの発生を抑制することができる。その結果、製造された半導体装置の長寿命化、及び歩留まりの向上を図ることも可能となる。
本発明の実施の形態における半導体装置の製造方法の概略を示すフローチャートである。 本発明の実施の形態における半導体装置の一例に相当する電力用半導体装置の平面図である。 図2に示すA−B部における断面図である。 図1に示す半導体装置の製造方法の一例を示す図であり、可動ピンを貫通穴に挿入した形態を示す図である。 図1に示す半導体装置の製造方法の概略を示す図であり、(a)から(f)は製造方法の一例を工程順に示した図である。 高熱伝導性の樹脂で封止を行う場合を模式的に示した図であり、(a)は可動ピンが無い場合を示し、(b)は可動ピンが有る場合を示している。 図1に示す半導体装置の製造方法で用いる可動ピンの一例を示す図である。 図7に示す可動ピンを用いて図1に示す半導体装置の製造方法を実行した場合における封止樹脂の挙動を模式的に示す図である。 図7に示す可動ピンを用いて製造された半導体装置の一例を示す図である。 本発明の実施の形態2における半導体装置の一例を示す図である。 図10に示す半導体装置を製造する際に可動ピンを用いた状態を示す図である。
本発明の実施の形態における半導体装置の製造方法、及びこの製造方法にて製造される半導体装置について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下の説明が不必要に冗長になるのを避け当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。また、以下の説明及び添付図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。
実施の形態1.
実施の形態1における半導体装置について図2、図3を用いて説明する。尚、以下の説明では、半導体装置として、発熱量の大きい電力用半導体素子を備えた電力用半導体装置を例に採るが、これに限定するものではない。
また、本実施の形態1にかかる電力用半導体装置の特徴の一つとしては、以下に説明するように、樹脂封止工程において、封止用金型に設けた可動ピンと封止樹脂との作用によって、電子部品下の絶縁基板に存在する貫通穴を通り封止樹脂を電子部品下へ充填するように構成した点である。まず、このような電力用半導体装置及びその主な部材の基本的構成について、図2を用いて説明する。
図2は電力用半導体装置1の平面図、図3は図2に示す絶縁基板のA−B部における断面図である。
図2に示すように、電力用半導体装置1は、絶縁基板2とフレーム50との二つの基板で構成されている。フレーム50には、電力用半導体素子としてのIGBT51、Di(ダイオード)52が搭載されており、Alワイヤ53で配線接続されている。一方、絶縁基板2には、配線パターン6(図3)上に、はんだ5を用いてチップ部品3を実装している。ここで「4」はチップ部品3の端子であり、チップ部品3は既に説明した、受動素子の、例えば抵抗、コンデンサ等の部品である。また、絶縁基板2とフレーム50とはAlワイヤ53で電気的に接続している。そしてフレーム50上、及び絶縁基板2上の部品のすべてを封止樹脂8にて封止して電力用半導体装置1が形成されている。
尚、ここでは絶縁基板2にはチップ部品3を実装したが、実装される部品はチップ部品に限定するものではなく、一般的な電子部品であってもよい。
さらに図3において、チップ部品3に対応した位置で絶縁基板2には、絶縁基板2を貫通する貫通穴7を設けている。貫通穴7の面積は、絶縁基板2と対向するチップ部品3の下面表面積よりも小さいことが望ましい。
次に、上述した電力用半導体装置1を例に採り、本実施の形態にかかる半導体装置の製造方法について説明する。
当該製造方法の概略を図1を参照して説明する。まずステップS1に示すように、樹脂封止を行う金型内に絶縁基板2を配置し、絶縁基板2の貫通穴7と、金型に備わる下記可動ピンとを位置決めする。ステップS2では、金型内へ封止樹脂を注入して静水圧を作用させる。次のステップS3では、可動ピンを用いて、つまり金型内に注入される封止樹脂と可動ピンとの相互作用によって、チップ部品3と絶縁基板2との間の隙間、及び絶縁基板2の貫通穴7に封止樹脂を充填する。このようにして、チップ部品3下で絶縁基板2との間にボイドの発生を抑制する。
図4から図9を参照して、本実施の形態にかかる半導体装置の製造方法についてさらに詳しく説明する。
まず、チップ部品3をはんだ付けした絶縁基板2を用意して、既にIGBT51、Di52を搭載したフレーム50に絶縁基板2を接着剤などで貼り付け固定する。その後、絶縁基板2とフレーム50とをAlワイヤ53で電気的に接続する。その後、モールド工程つまり樹脂封止工程に移行する。
本実施形態では、樹脂封止はトランスファーモールド技術を用いる。ここでトランスファーモールド工程について簡単に説明する。トランスファーモールドは、熱硬化性のモールド樹脂(封止樹脂)を熱によって溶融させた状態のまま、注入圧をかけて押し出してモールド金型に注入する封止方法である。注入後、まだ溶融しているモールド樹脂に静水圧としての圧力をかけ続けることで樹脂密度を高める。そのまま数分間置いて熱硬化させた後、モールド金型から成型体を取り出して完成する。
次に、可動ピンについて説明するが、その効果はモールド工程の中で現れるため、モールド工程を交えて図4及び図5を用いて説明する。図4は絶縁基板2をモールド金型(封止用金型)10内に配置した状態を示し、図5はモールド成型中の樹脂の流れを示している。また、可動ピン11は、モールド金型10に備わり、駆動装置10Aによって絶縁基板2の板厚方向2aに昇降可能な棒状の例えば金属製の部材である。
図4に示すように、絶縁基板2をモールド金型10に配置する際、可動ピン11は、予めモールド金型10の下型から上昇させておき、絶縁基板2の貫通穴7に挿入する。これにより、可動ピン11の先端は、チップ部品3の下面3aに接した状態にする。
次のモールド樹脂注入において、図5の(a)に示すように、モールド樹脂8を絶縁基板2の横(面方向)から絶縁基板2の延在方向2bに沿ってモールド金型10内へ注入する。このようにモールド樹脂8の注入方向は絶縁基板2の延在方向2bと一致する。よって以下では「注入方向2b」と記す場合もある。また、本実施の形態ではIGBT51等の発熱性素子を備えるため、放熱性を考慮する観点からモールド樹脂8は高熱伝導性の樹脂材であり、既に説明したように、樹脂中のフィラー成分の配合率が高く粘性が高い。
よって、この高い粘度に起因して、モールド樹脂注入では、チップ部品3の部品直下にはモールド樹脂8が注入されにくく、図5の(b)のようにチップ部品3と絶縁基板2との間にボイド30がトラップされることが懸念される。
一方、可動ピン11とモールド金型10との間には、可動ピン11が摺動可能なように微小な隙間10Bが存在し、この隙間10Bがエアベントの役割を果たす。したがって、可動ピン11付近のボイド30は、可動ピン11とモールド金型10との間の隙間10Bを通り金型10の外部へ抜けることが可能である(図5の(c))。
その後、図5の(d)、(e)に示すように、モールド樹脂8に静水圧を作用させた状態にて、可動ピン11を貫通穴7さらにモールド樹脂8から引き抜くことで、モールド樹脂8内で可動ピン11が存在した部分にもモールド樹脂8を充填して行き、ボイド30を消滅させる。このとき可動ピン11の移動は、連続的に行っても良いし、途中で一旦移動を停止させてもよい。
ここで図6を参照して、仮に、可動ピン11を設けない場合で、かつ、高熱伝導対応としてフィラー81の粒径がチップ部品3と絶縁基板2との隙間31の大きさ、つまり板厚方向2aにおける隙間31の高さ、を有するフィラーを含有したモールド樹脂8を用いる場合を考える。
この場合、このようなモールド樹脂8を注入すると、図6の(a)に示すように、フィラー81がチップ部品3と絶縁基板2との間の隙間31の入り口に詰まってしまう。さらにその後の、モールド樹脂8への静水圧加圧時では、未充填部分32に応力が集中し、チップ部品3に撓みが発生してしまう。一方、静水圧によってチップ部品3下には、フィラー81を押し出す力が作用するが、チップ部品3の撓みにより、隙間31へのフィラー81の進入は妨げられる。その結果、未充填部分32は、ボイドとなってしまい、既に説明したように、チップ部品3下の放熱性低下、及び、静水圧加圧時におけるボイド周辺への応力集中によりチップ部品3の破損等が懸念される。また、局所的にフィラー81の未充填部分32が形成されることで、チップ部品3とモールド樹脂8との熱膨張率のミスマッチが発生する。その結果、チップ部品3とモールド樹脂8との間で剥離が発生し、その進展が加速する恐れもある。
これに対し本実施形態では、図6の(b)に示すように、製造方法の一つとして、チップ部品3を可動ピン11で支持する構成を採るため、モールド樹脂8による静水圧加圧時においてもチップ部品3が撓むことはなく、チップ部品3下にフィラー81が押し出されて充填され、未充填部分32が形成されることはない。
このため、モールド樹脂8における熱伝導率が高くなるようにフィラー粒径を大きくすることができる。また、未充填部分32を無くすことができるため、放熱性を安定して確保することができ、温度サイクルなどの信頼性を向上させることが可能となる。その結果として、製造された半導体装置の長寿命化、及び歩留まりの向上を図ることも可能となる。
本実施形態におけるモールド工程では、フィラー81を含むモールド樹脂8の溶融時の粘度は、一例として5〜100Pa・sである。また、モールド樹脂8及びモールド金型10における温度、つまりモールド温度は、例えば160〜200℃程度に設定することができる。また、モールド樹脂8の樹脂成分は、エポキシ系樹脂を主剤とし、フィラー81としてSiO等が挙げられ、高熱伝導率とするにはその含有量を例えば40vol%以上とすることができる。
また、上述の説明で用いた可動ピン11は、図4に示すように、その先端は円錐台形状を有するものを用いている。しかしながら可動ピン11の先端部形状は、これに限定するものではない。
即ち、図7に示す可動ピン11−2のように、モールド樹脂8の注入方向2bに対向する面に傾斜面11aを有してもよい。このような可動ピン11−2を用いることで、以下のようなモールド樹脂8の注入動作を行うことができる。
上述した、可動ピン11を用いたモールド工程では、可動ピン11は絶縁基板2の貫通穴7に挿入された状態にて、モールド工程を開始した。これに対して、この可動ピン11−2を用いる構成では、モールド工程を開始するにあたり、可動ピン11−2は、貫通穴7に挿入されず、その先端が貫通穴7の下方に位置するように配置される。
即ち、図8の(a)に示すように、可動ピン11−2の先端を貫通穴7の下方に配置した状態で、モールド樹脂8を絶縁基板2の横(面方向)から絶縁基板2の延在方向2b、つまり注入方向2bに沿ってモールド金型10内へ注入する。尚、上述のように、可動ピン11−2の傾斜面11aは、モールド樹脂8の注入方向2bに対向している。
よって注入方向2bに進行するモールド樹脂8は、可動ピン11−2の傾斜面11aにぶつかる。傾斜面11aは、注入方向2bに進むモールド樹脂8を貫通穴7側へ配向させる傾斜を有することから、傾斜面11aにぶつかったモールド樹脂8は、図8の(b)に示すように、傾斜面11aを上って行き、可動ピン11−2の上方に位置する貫通穴7の内側へと導かれ、貫通穴7さらに上記隙間31を充填していく。
このように傾斜面11aを有する可動ピン11−2を用いることで、注入されているモールド樹脂8について、貫通穴7へ向かう樹脂流れを生成することができる。よって、貫通穴7へのモールド樹脂8の流動が促進され、モールド樹脂8の注入流速が早い場合などにおける未充填を防止することが可能となる。
尚、可動ピン11を引き抜く速度によっては、絶縁基板2においてチップ部品3と反対側の樹脂表面に可動ピン11の窪みが残ることがある。傾斜を持たせた可動ピン11−2を使用した場合は、図9に示すような傾斜がある窪みができる場合がある。
また、本実施の形態では、封止方法をトランスファー方式で説明したが、これに限定するものではなく例えばコンプレッション方式でも良く、さらに射出成型などの熱可塑性樹脂を用いる場合など静水圧などの圧力を印加可能な方式であれば、同様の効果を得ることができる。
実施の形態2.
実施の形態2における電力用半導体装置、及びその製造方法について、図10及び図11を参照して以下に説明する。
本実施の形態2における電力用半導体装置61は、絶縁基板2の貫通穴7に予め挿入ピン13を挿入した形態を有する。その他の構成は、実施の形態1における電力用半導体装置1と同様であるので、ここでの説明を省略する。
挿入ピン13は、凸状の断面形状を有する、樹脂製あるいは金属製の部材であり、貫通穴7に対応した外形を有し貫通穴7に嵌合する挿入部13aと、挿入部13aよりも大きい外形を有するフランジ部13bとを備え、挿入部13aとフランジ部13bとが一体成型された部材である。挿入部13aの先端部13a−1は円形の断面形状であり、また、挿入ピン13の後端面に相当する、フランジ部13bの底面の中央部には、可動ピン11の先端が当接する窪み13cを形成している。さらに、挿入部13a及びフランジ部13bの外表面には、挿入ピン13の全長にわたり切欠13dを形成している。このような切欠13dは、挿入部13aの外表面に貫通穴7の内面と接触しない隙間を形成し、空気抜き用通路として機能する。
このように構成された挿入ピン13は、その挿入部13aを貫通穴7に嵌合することで、その先端部13a−1がチップ部品3の下面3aに接し、フランジ部13bが絶縁基板2の反実装面2dと当接する。
以上のようにして、貫通穴7に挿入ピン13を嵌合した状態の絶縁基板2は、実施の形態1にて説明した絶縁基板2の樹脂封止工程と同様にして樹脂封止が行われる。
貫通穴7に挿入ピン13を嵌合した絶縁基板2を用いることで、実施の形態1にて説明した効果に加えてモールド工程にてさらに以下の効果を得ることができる。
即ち、図11に示すように、モールド樹脂注入前に、絶縁基板2を封止用金型10に載置した際に、挿入ピン13の窪み13cに可動ピン11の先端をはめて位置決めすることができる。また、モールド樹脂8の注入時において、チップ部品3下にトラップされたボイド30を、挿入ピン13の切欠13dを経由して可動ピン11から抜くことができる。さらに、モールド樹脂8の注入圧が作用するタイミングで、挿入ピン13を可動ピン11で押し出すことで、チップ部品3を支持することができる。これにより、チップ部品3の撓みを抑え、フィラー81をチップ部品3下に行きわたらせることができ、チップ部品3の放熱性低下、及びチップ部品3の割れ等の損傷を防止することができる。
さらにまた実施の形態2では、電力用半導体装置のモールド樹脂厚が厚い場合でも、上述の効果を得ることに特徴がある。例えば、電力用半導体装置のモールド樹脂厚は、通常2〜10mmであるのに対して、その2倍以上の厚みでも同様の効果が得られる。
即ち、モールド樹脂8の厚みが厚く、絶縁基板2からモールド樹脂8の裏面8bまでの距離が長い場合、実施の形態1の構成では、チップ部品3に到達するまでに可動ピン11を長い距離に渡り駆動させる必要がある。また、封止して熱硬化後に、モールド樹脂8に引っかかることなく可動ピン11を引き抜くためには、ある程度の距離まで可動ピン11を後退させる必要があるが、長距離にて可動ピン11を突出させることで戻すために時間を要する。そのため、モールド樹脂8に静水圧をかける時間が短くなってしまい、成型性が安定しない可能性がある。
また、可動ピン11を金型から突出する場合、可動ピン11が長すぎると樹脂バリのかみ込みなどで、金型のピン穴外周と摺動抵抗が働き、磨耗しやすくなり、金型のメンテナンス費用がかかる。
これに対して、挿入ピン13を用いることで、チップ部品3を実装していない絶縁基板2の反実装面2dからチップ部品3までの距離を稼ぐことができ、これにより、可動ピン11の駆動距離を小さくすることができる。
さらに挿入ピン13を用いることで、絶縁基板2からモールド樹脂8の裏面8bまでの厚みを通常よりも厚くすることができるため、厚みのある多層基板を適用することが可能となり配線の自由度が増し、小型化可能になる。
1 半導体装置、2 絶縁基板、2b 注入方向、3 チップ部品、7 貫通穴、
8 モールド樹脂、10 モールド金型、11、11−2 可動ピン、
11a 傾斜面、13 挿入ピン、13d 切欠、31 隙間。

Claims (8)

  1. 電子部品を実装した絶縁基板で上記電子部品に対応した位置に当該絶縁基板を貫通する貫通穴を設けた絶縁基板を樹脂封止して形成される半導体装置の製造方法であって、
    封止用金型内に配置した上記絶縁基板の上記貫通穴に対して上記封止用金型に備わる可動ピンを挿入可能に配置し、
    フィラーを含む溶融した封止樹脂を上記封止用金型内へ注入し静水圧を作用させながら、上記可動ピンを用いて上記電子部品と上記絶縁基板との隙間及び上記貫通穴へ上記封止樹脂を充填させる、
    ことを特徴とする半導体装置の製造方法。
  2. 上記可動ピンを用いた上記隙間及び上記貫通穴への封止樹脂の充填は、
    上記封止用金型内へ上記封止樹脂を注入するときに上記貫通穴の外側に上記可動ピンを配置して行う、又は、
    予め可動ピンを上記電子部品に接するまで上記貫通穴に挿通しておき、上記封止用金型内へ上記封止樹脂を注入するときに上記可動ピンを上記貫通穴から引き抜くことで行う、
    請求項1に記載の半導体装置の製造方法。
  3. 上記可動ピンの引き抜きを途中で一旦停止する、請求項2に記載の半導体装置の製造方法。
  4. 上記封止用金型内への上記封止樹脂の注入方向は、上記絶縁基板の延在方向に沿う方向であり、
    上記可動ピンは、上記注入方向へ移動する封止樹脂を上記貫通穴側へ配向させる傾斜面を有する、
    請求項1から3のいずれか1項に記載の半導体装置の製造方法。
  5. 電子部品を実装した絶縁基板で上記電子部品に対応した位置に当該絶縁基板を貫通する貫通穴を設けた絶縁基板と、
    上記貫通穴に対して上記チップ部品とは反対側から挿入される挿入ピンと、
    上記挿入ピンを装着した上記絶縁基板を封止する、フィラーを含む封止樹脂と、
    を備えたことを特徴とする半導体装置。
  6. 上記挿入ピンは、その軸方向に沿って延在する切欠を有する、請求項5に記載の半導体装置。
  7. 上記挿入ピンは、上記貫通穴に勘合されて上記チップ部品にその先端が接触する、請求項5又は6に記載の半導体装置。
  8. 請求項5から7のいずれか1項に記載の半導体装置の製造方法であって、
    封止用金型内に配置した上記絶縁基板における上記挿入ピンに対して上記封止用金型から可動ピンを当接し、
    フィラーを含み溶融した封止樹脂を上記封止用金型内へ注入し静水圧を作用させながら、上記可動ピンを封止樹脂内から引き抜く、
    ことを特徴とする半導体装置の製造方法。
JP2013076649A 2013-04-02 2013-04-02 半導体装置の製造方法 Active JP6141072B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013076649A JP6141072B2 (ja) 2013-04-02 2013-04-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013076649A JP6141072B2 (ja) 2013-04-02 2013-04-02 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2014203870A true JP2014203870A (ja) 2014-10-27
JP2014203870A5 JP2014203870A5 (ja) 2015-12-10
JP6141072B2 JP6141072B2 (ja) 2017-06-07

Family

ID=52354071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013076649A Active JP6141072B2 (ja) 2013-04-02 2013-04-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6141072B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017123410A (ja) * 2016-01-07 2017-07-13 トヨタ自動車株式会社 半導体装置の製造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137657A (ja) * 1990-09-28 1992-05-12 Toshiba Lighting & Technol Corp 混成集積回路基板
JPH0562037U (ja) * 1992-01-28 1993-08-13 シチズン時計株式会社 樹脂封止半導体装置
JPH0831983A (ja) * 1994-07-18 1996-02-02 Sony Corp 部品実装装置及び部品実装方法
JPH098180A (ja) * 1995-06-19 1997-01-10 Murata Mfg Co Ltd 混成集積回路部品およびその製造方法
JPH09129784A (ja) * 1995-10-27 1997-05-16 Fuji Xerox Co Ltd 半導体装置およびその製造方法
JPH1187568A (ja) * 1997-09-02 1999-03-30 Fujitsu Ten Ltd 樹脂封止構造及び樹脂封止方法
JPH11512880A (ja) * 1995-09-29 1999-11-02 インテル・コーポレーション ヒート・シンクをプリント回路基板に表面実装する方法
JP2002164602A (ja) * 2000-11-27 2002-06-07 Seiko Epson Corp 光モジュール及びその製造方法並びに光伝達装置
JP2002240054A (ja) * 2001-02-14 2002-08-28 Fujitsu Ten Ltd 注型成形装置及び注型成形方法
JP2007324214A (ja) * 2006-05-30 2007-12-13 Kyocera Corp 半田接合部品実装構造、および半田接合部品実装構造を有する携帯電子機器、並びに半田接合部品実装構造におけるアンダーフィル剤の充填確認方法
JP2008041846A (ja) * 2006-08-04 2008-02-21 Towa Corp フリップチップの樹脂注入成形方法及び金型
JP2011159702A (ja) * 2010-01-29 2011-08-18 Denso Corp 半導体装置およびその製造方法
JP2012064885A (ja) * 2010-09-17 2012-03-29 Fdk Corp ヒートシンク取付構造
JP2012256803A (ja) * 2011-06-10 2012-12-27 Mitsubishi Electric Corp パワーモジュールとその製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137657A (ja) * 1990-09-28 1992-05-12 Toshiba Lighting & Technol Corp 混成集積回路基板
JPH0562037U (ja) * 1992-01-28 1993-08-13 シチズン時計株式会社 樹脂封止半導体装置
JPH0831983A (ja) * 1994-07-18 1996-02-02 Sony Corp 部品実装装置及び部品実装方法
JPH098180A (ja) * 1995-06-19 1997-01-10 Murata Mfg Co Ltd 混成集積回路部品およびその製造方法
JPH11512880A (ja) * 1995-09-29 1999-11-02 インテル・コーポレーション ヒート・シンクをプリント回路基板に表面実装する方法
JPH09129784A (ja) * 1995-10-27 1997-05-16 Fuji Xerox Co Ltd 半導体装置およびその製造方法
JPH1187568A (ja) * 1997-09-02 1999-03-30 Fujitsu Ten Ltd 樹脂封止構造及び樹脂封止方法
JP2002164602A (ja) * 2000-11-27 2002-06-07 Seiko Epson Corp 光モジュール及びその製造方法並びに光伝達装置
JP2002240054A (ja) * 2001-02-14 2002-08-28 Fujitsu Ten Ltd 注型成形装置及び注型成形方法
JP2007324214A (ja) * 2006-05-30 2007-12-13 Kyocera Corp 半田接合部品実装構造、および半田接合部品実装構造を有する携帯電子機器、並びに半田接合部品実装構造におけるアンダーフィル剤の充填確認方法
JP2008041846A (ja) * 2006-08-04 2008-02-21 Towa Corp フリップチップの樹脂注入成形方法及び金型
JP2011159702A (ja) * 2010-01-29 2011-08-18 Denso Corp 半導体装置およびその製造方法
JP2012064885A (ja) * 2010-09-17 2012-03-29 Fdk Corp ヒートシンク取付構造
JP2012256803A (ja) * 2011-06-10 2012-12-27 Mitsubishi Electric Corp パワーモジュールとその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017123410A (ja) * 2016-01-07 2017-07-13 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6141072B2 (ja) 2017-06-07

Similar Documents

Publication Publication Date Title
TWI487041B (zh) 封裝載板及其製作方法
US20090140402A1 (en) Semiconductor device and method for manufacturing the same
CN103715150A (zh) 芯片帽及戴有芯片帽的倒装芯片封装
JP2013055150A (ja) 半導体装置及びその製造方法
JP2011086705A (ja) 半導体装置及びその製造方法
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
JP2005191071A (ja) 半導体装置
JP2009194327A (ja) 電力用半導体装置
JP2015135907A (ja) 電力用半導体装置及びその製造方法
US20100271792A1 (en) Electronic component package and method of manufacturing the same
JP6141072B2 (ja) 半導体装置の製造方法
JP5444584B2 (ja) 半導体装置及びその製造方法
JP2010034519A (ja) 半導体装置
JP2004311748A (ja) 樹脂封止型半導体装置およびその製造方法ならびに成形型
JP2013074035A (ja) 半導体装置の製造方法
JP6012531B2 (ja) 半導体装置
JP6667401B2 (ja) 電力用半導体装置の製造方法
US9064882B2 (en) Package substrate, manufacturing method thereof, and mold therefor
US20220293434A1 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device using the same, and semiconductor device
JP7090716B2 (ja) 半導体装置
JP4979542B2 (ja) 実装構造体およびその製造方法
JP2009194329A (ja) 半導体装置
JP2013004648A (ja) 半導体パッケージの製造方法
JP4333483B2 (ja) 半導体装置
JP2015228422A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170502

R150 Certificate of patent or registration of utility model

Ref document number: 6141072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250