JP6141072B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6141072B2 JP6141072B2 JP2013076649A JP2013076649A JP6141072B2 JP 6141072 B2 JP6141072 B2 JP 6141072B2 JP 2013076649 A JP2013076649 A JP 2013076649A JP 2013076649 A JP2013076649 A JP 2013076649A JP 6141072 B2 JP6141072 B2 JP 6141072B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating substrate
- hole
- movable pin
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 229920005989 resin Polymers 0.000 claims description 92
- 239000011347 resin Substances 0.000 claims description 92
- 239000000758 substrate Substances 0.000 claims description 70
- 238000007789 sealing Methods 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 28
- 238000003780 insertion Methods 0.000 claims description 27
- 230000037431 insertion Effects 0.000 claims description 27
- 239000000945 filler Substances 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 18
- 239000007924 injection Substances 0.000 claims description 18
- 230000002706 hydrostatic effect Effects 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000000465 moulding Methods 0.000 description 13
- 239000011800 void material Substances 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
即ち、本発明の一態様における半導体装置の製造方法は、電子部品を実装した絶縁基板で上記電子部品に対応した位置に当該絶縁基板を貫通する貫通穴を設けた絶縁基板を樹脂封止して形成される半導体装置の製造方法であって、封止用金型内に配置した上記絶縁基板の上記貫通穴に対して上記封止用金型に備わる可動ピンを挿入可能に配置し、フィラーを含む溶融した封止樹脂を上記封止用金型内へ注入し静水圧を作用させながら、上記可動ピンを用いて上記電子部品と上記絶縁基板との隙間及び上記貫通穴へ上記封止樹脂を充填させることを特徴とする。
実施の形態1における半導体装置について図2、図3を用いて説明する。尚、以下の説明では、半導体装置として、発熱量の大きい電力用半導体素子を備えた電力用半導体装置を例に採るが、これに限定するものではない。
また、本実施の形態1にかかる電力用半導体装置の特徴の一つとしては、以下に説明するように、樹脂封止工程において、封止用金型に設けた可動ピンと封止樹脂との作用によって、電子部品下の絶縁基板に存在する貫通穴を通り封止樹脂を電子部品下へ充填するように構成した点である。まず、このような電力用半導体装置及びその主な部材の基本的構成について、図2を用いて説明する。
図2に示すように、電力用半導体装置1は、絶縁基板2とフレーム50との二つの基板で構成されている。フレーム50には、電力用半導体素子としてのIGBT51、Di(ダイオード)52が搭載されており、Alワイヤ53で配線接続されている。一方、絶縁基板2には、配線パターン6(図3)上に、はんだ5を用いてチップ部品3を実装している。ここで「4」はチップ部品3の端子であり、チップ部品3は既に説明した、受動素子の、例えば抵抗、コンデンサ等の部品である。また、絶縁基板2とフレーム50とはAlワイヤ53で電気的に接続している。そしてフレーム50上、及び絶縁基板2上の部品のすべてを封止樹脂8にて封止して電力用半導体装置1が形成されている。
尚、ここでは絶縁基板2にはチップ部品3を実装したが、実装される部品はチップ部品に限定するものではなく、一般的な電子部品であってもよい。
さらに図3において、チップ部品3に対応した位置で絶縁基板2には、絶縁基板2を貫通する貫通穴7を設けている。貫通穴7の面積は、絶縁基板2と対向するチップ部品3の下面表面積よりも小さいことが望ましい。
当該製造方法の概略を図1を参照して説明する。まずステップS1に示すように、樹脂封止を行う金型内に絶縁基板2を配置し、絶縁基板2の貫通穴7と、金型に備わる下記可動ピンとを位置決めする。ステップS2では、金型内へ封止樹脂を注入して静水圧を作用させる。次のステップS3では、可動ピンを用いて、つまり金型内に注入される封止樹脂と可動ピンとの相互作用によって、チップ部品3と絶縁基板2との間の隙間、及び絶縁基板2の貫通穴7に封止樹脂を充填する。このようにして、チップ部品3下で絶縁基板2との間にボイドの発生を抑制する。
まず、チップ部品3をはんだ付けした絶縁基板2を用意して、既にIGBT51、Di52を搭載したフレーム50に絶縁基板2を接着剤などで貼り付け固定する。その後、絶縁基板2とフレーム50とをAlワイヤ53で電気的に接続する。その後、モールド工程つまり樹脂封止工程に移行する。
よって、この高い粘度に起因して、モールド樹脂注入では、チップ部品3の部品直下にはモールド樹脂8が注入されにくく、図5の(b)のようにチップ部品3と絶縁基板2との間にボイド30がトラップされることが懸念される。
この場合、このようなモールド樹脂8を注入すると、図6の(a)に示すように、フィラー81がチップ部品3と絶縁基板2との間の隙間31の入り口に詰まってしまう。さらにその後の、モールド樹脂8への静水圧加圧時では、未充填部分32に応力が集中し、チップ部品3に撓みが発生してしまう。一方、静水圧によってチップ部品3下には、フィラー81を押し出す力が作用するが、チップ部品3の撓みにより、隙間31へのフィラー81の進入は妨げられる。その結果、未充填部分32は、ボイドとなってしまい、既に説明したように、チップ部品3下の放熱性低下、及び、静水圧加圧時におけるボイド周辺への応力集中によりチップ部品3の破損等が懸念される。また、局所的にフィラー81の未充填部分32が形成されることで、チップ部品3とモールド樹脂8との熱膨張率のミスマッチが発生する。その結果、チップ部品3とモールド樹脂8との間で剥離が発生し、その進展が加速する恐れもある。
このため、モールド樹脂8における熱伝導率が高くなるようにフィラー粒径を大きくすることができる。また、未充填部分32を無くすことができるため、放熱性を安定して確保することができ、温度サイクルなどの信頼性を向上させることが可能となる。その結果として、製造された半導体装置の長寿命化、及び歩留まりの向上を図ることも可能となる。
即ち、図7に示す可動ピン11−2のように、モールド樹脂8の注入方向2bに対向する面に傾斜面11aを有してもよい。このような可動ピン11−2を用いることで、以下のようなモールド樹脂8の注入動作を行うことができる。
上述した、可動ピン11を用いたモールド工程では、可動ピン11は絶縁基板2の貫通穴7に挿入された状態にて、モールド工程を開始した。これに対して、この可動ピン11−2を用いる構成では、モールド工程を開始するにあたり、可動ピン11−2は、貫通穴7に挿入されず、その先端が貫通穴7の下方に位置するように配置される。
よって注入方向2bに進行するモールド樹脂8は、可動ピン11−2の傾斜面11aにぶつかる。傾斜面11aは、注入方向2bに進むモールド樹脂8を貫通穴7側へ配向させる傾斜を有することから、傾斜面11aにぶつかったモールド樹脂8は、図8の(b)に示すように、傾斜面11aを上って行き、可動ピン11−2の上方に位置する貫通穴7の内側へと導かれ、貫通穴7さらに上記隙間31を充填していく。
尚、可動ピン11を引き抜く速度によっては、絶縁基板2においてチップ部品3と反対側の樹脂表面に可動ピン11の窪みが残ることがある。傾斜を持たせた可動ピン11−2を使用した場合は、図9に示すような傾斜がある窪みができる場合がある。
実施の形態2における電力用半導体装置、及びその製造方法について、図10及び図11を参照して以下に説明する。
本実施の形態2における電力用半導体装置61は、絶縁基板2の貫通穴7に予め挿入ピン13を挿入した形態を有する。その他の構成は、実施の形態1における電力用半導体装置1と同様であるので、ここでの説明を省略する。
即ち、図11に示すように、モールド樹脂注入前に、絶縁基板2を封止用金型10に載置した際に、挿入ピン13の窪み13cに可動ピン11の先端をはめて位置決めすることができる。また、モールド樹脂8の注入時において、チップ部品3下にトラップされたボイド30を、挿入ピン13の切欠13dを経由して可動ピン11から抜くことができる。さらに、モールド樹脂8の注入圧が作用するタイミングで、挿入ピン13を可動ピン11で押し出すことで、チップ部品3を支持することができる。これにより、チップ部品3の撓みを抑え、フィラー81をチップ部品3下に行きわたらせることができ、チップ部品3の放熱性低下、及びチップ部品3の割れ等の損傷を防止することができる。
即ち、モールド樹脂8の厚みが厚く、絶縁基板2からモールド樹脂8の裏面8bまでの距離が長い場合、実施の形態1の構成では、チップ部品3に到達するまでに可動ピン11を長い距離に渡り駆動させる必要がある。また、封止して熱硬化後に、モールド樹脂8に引っかかることなく可動ピン11を引き抜くためには、ある程度の距離まで可動ピン11を後退させる必要があるが、長距離にて可動ピン11を突出させることで戻すために時間を要する。そのため、モールド樹脂8に静水圧をかける時間が短くなってしまい、成型性が安定しない可能性がある。
また、可動ピン11を金型から突出する場合、可動ピン11が長すぎると樹脂バリのかみ込みなどで、金型のピン穴外周と摺動抵抗が働き、磨耗しやすくなり、金型のメンテナンス費用がかかる。
さらに挿入ピン13を用いることで、絶縁基板2からモールド樹脂8の裏面8bまでの厚みを通常よりも厚くすることができるため、厚みのある多層基板を適用することが可能となり配線の自由度が増し、小型化可能になる。
8 モールド樹脂、10 モールド金型、11、11−2 可動ピン、
11a 傾斜面、13 挿入ピン、13d 切欠、31 隙間。
Claims (7)
- 電子部品を実装した絶縁基板で上記電子部品に対応した位置に当該絶縁基板を貫通する貫通穴を設けた絶縁基板を樹脂封止して形成される半導体装置の製造方法であって、
封止用金型内に配置した上記絶縁基板の上記貫通穴に対して上記封止用金型に備わる可動ピンを挿入可能に配置し、
フィラーを含む溶融した封止樹脂を、上記絶縁基板の板厚方向における両面側に上記絶縁基板の延在方向に沿って上記封止用金型内へ注入し静水圧を作用させながら、上記可動ピンを用いて上記電子部品と上記絶縁基板との隙間及び上記貫通穴へ上記封止樹脂を充填させる、
ことを特徴とする半導体装置の製造方法。 - 上記可動ピンを用いた上記隙間及び上記貫通穴への封止樹脂の充填は、
上記封止用金型内へ上記封止樹脂を注入するときに上記貫通穴の外側に上記可動ピンを配置して行う、又は、
予め可動ピンを上記電子部品に接するまで上記貫通穴に挿通しておき、上記封止用金型内へ上記封止樹脂を注入するときに上記可動ピンを上記貫通穴から引き抜くことで行う、
請求項1に記載の半導体装置の製造方法。 - 上記可動ピンの引き抜きを途中で一旦停止する、請求項2に記載の半導体装置の製造方法。
- 上記可動ピンは、上記注入方向へ移動する封止樹脂を上記貫通穴側へ配向させる傾斜面を有する、請求項1から3のいずれか1項に記載の半導体装置の製造方法。
- 電子部品を実装した絶縁基板で上記電子部品に対応した位置に当該絶縁基板を貫通する貫通穴を設けた絶縁基板と、上記貫通穴に対して上記電子部品とは反対側から挿入される挿入ピンで、上記貫通穴に対応した外形を有し上記貫通穴に隙間無く嵌合する挿入部を有する挿入ピンと、上記挿入ピンを装着した上記絶縁基板を封止する、フィラーを含む封止樹脂とを備えた半導体装置の製造方法であって、
封止用金型内に配置した上記絶縁基板における上記挿入ピンに対して上記封止用金型から可動ピンを当接し、
フィラーを含み溶融した封止樹脂を上記封止用金型内へ注入し静水圧を作用させながら、上記可動ピンを封止樹脂内から引き抜く、
ことを特徴とする半導体装置の製造方法。 - 上記半導体装置に備わる上記挿入ピンは、その軸方向に沿って延在する切欠をさらに有する、請求項5に記載の半導体装置の製造方法。
- 上記半導体装置に備わる上記挿入ピンは、上記貫通穴に勘合されて上記電子部品にその先端が接触する、請求項5又は6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013076649A JP6141072B2 (ja) | 2013-04-02 | 2013-04-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013076649A JP6141072B2 (ja) | 2013-04-02 | 2013-04-02 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014203870A JP2014203870A (ja) | 2014-10-27 |
JP2014203870A5 JP2014203870A5 (ja) | 2015-12-10 |
JP6141072B2 true JP6141072B2 (ja) | 2017-06-07 |
Family
ID=52354071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013076649A Active JP6141072B2 (ja) | 2013-04-02 | 2013-04-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6141072B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6468201B2 (ja) * | 2016-01-07 | 2019-02-13 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04137657A (ja) * | 1990-09-28 | 1992-05-12 | Toshiba Lighting & Technol Corp | 混成集積回路基板 |
JPH0562037U (ja) * | 1992-01-28 | 1993-08-13 | シチズン時計株式会社 | 樹脂封止半導体装置 |
JPH0831983A (ja) * | 1994-07-18 | 1996-02-02 | Sony Corp | 部品実装装置及び部品実装方法 |
JPH098180A (ja) * | 1995-06-19 | 1997-01-10 | Murata Mfg Co Ltd | 混成集積回路部品およびその製造方法 |
US5617294A (en) * | 1995-09-29 | 1997-04-01 | Intel Corporation | Apparatus for removing heat from an integrated circuit package that is attached to a printed circuit board |
JPH09129784A (ja) * | 1995-10-27 | 1997-05-16 | Fuji Xerox Co Ltd | 半導体装置およびその製造方法 |
JPH1187568A (ja) * | 1997-09-02 | 1999-03-30 | Fujitsu Ten Ltd | 樹脂封止構造及び樹脂封止方法 |
JP2002164602A (ja) * | 2000-11-27 | 2002-06-07 | Seiko Epson Corp | 光モジュール及びその製造方法並びに光伝達装置 |
JP2002240054A (ja) * | 2001-02-14 | 2002-08-28 | Fujitsu Ten Ltd | 注型成形装置及び注型成形方法 |
JP2007324214A (ja) * | 2006-05-30 | 2007-12-13 | Kyocera Corp | 半田接合部品実装構造、および半田接合部品実装構造を有する携帯電子機器、並びに半田接合部品実装構造におけるアンダーフィル剤の充填確認方法 |
JP2008041846A (ja) * | 2006-08-04 | 2008-02-21 | Towa Corp | フリップチップの樹脂注入成形方法及び金型 |
JP5212392B2 (ja) * | 2010-01-29 | 2013-06-19 | 株式会社デンソー | 半導体装置 |
JP2012064885A (ja) * | 2010-09-17 | 2012-03-29 | Fdk Corp | ヒートシンク取付構造 |
JP5518000B2 (ja) * | 2011-06-10 | 2014-06-11 | 三菱電機株式会社 | パワーモジュールとその製造方法 |
-
2013
- 2013-04-02 JP JP2013076649A patent/JP6141072B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014203870A (ja) | 2014-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103715150B (zh) | 芯片帽及戴有芯片帽的倒装芯片封装 | |
US7820486B2 (en) | Method of fabricating a semiconductor device having a heat sink with an exposed surface | |
JP6847266B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP2011086705A (ja) | 半導体装置及びその製造方法 | |
JP4254527B2 (ja) | 半導体装置 | |
TW201407695A (zh) | 封裝載板及其製作方法 | |
JP2013055150A (ja) | 半導体装置及びその製造方法 | |
JP2005123495A (ja) | 半導体装置の製造方法および半導体装置 | |
JP6183226B2 (ja) | 電力用半導体装置の製造方法 | |
JP7504258B2 (ja) | 半導体製造装置およびそれを用いた半導体装置の製造方法ならびに半導体装置 | |
JP2008288489A (ja) | チップ内蔵基板の製造方法 | |
US10734345B2 (en) | Packaging through pre-formed metal pins | |
JP5444584B2 (ja) | 半導体装置及びその製造方法 | |
JP6141072B2 (ja) | 半導体装置の製造方法 | |
JP4039298B2 (ja) | 樹脂封止型半導体装置およびその製造方法ならびに成形型 | |
JP6667401B2 (ja) | 電力用半導体装置の製造方法 | |
JP2010034519A (ja) | 半導体装置 | |
JP6012531B2 (ja) | 半導体装置 | |
JP2013074035A (ja) | 半導体装置の製造方法 | |
KR101388892B1 (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형 | |
JP7090716B2 (ja) | 半導体装置 | |
JP4979542B2 (ja) | 実装構造体およびその製造方法 | |
JP2013004648A (ja) | 半導体パッケージの製造方法 | |
JP5958136B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5076315B2 (ja) | 配線基板及びフリップチップ実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151023 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6141072 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |