JP6667401B2 - 電力用半導体装置の製造方法 - Google Patents
電力用半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6667401B2 JP6667401B2 JP2016161092A JP2016161092A JP6667401B2 JP 6667401 B2 JP6667401 B2 JP 6667401B2 JP 2016161092 A JP2016161092 A JP 2016161092A JP 2016161092 A JP2016161092 A JP 2016161092A JP 6667401 B2 JP6667401 B2 JP 6667401B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- sealing resin
- semiconductor device
- power semiconductor
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 69
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229920005989 resin Polymers 0.000 claims description 165
- 239000011347 resin Substances 0.000 claims description 165
- 238000007789 sealing Methods 0.000 claims description 101
- 239000000945 filler Substances 0.000 claims description 42
- 238000002347 injection Methods 0.000 claims description 41
- 239000007924 injection Substances 0.000 claims description 41
- 230000006835 compression Effects 0.000 claims description 35
- 238000007906 compression Methods 0.000 claims description 35
- 239000002245 particle Substances 0.000 claims description 15
- 238000009826 distribution Methods 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229920001187 thermosetting polymer Polymers 0.000 description 6
- 230000005855 radiation Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 238000001721 transfer moulding Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000004519 grease Substances 0.000 description 2
- 239000010954 inorganic particle Substances 0.000 description 2
- 238000011417 postcuring Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は電力用半導体装置に関し、特に、リードフレームに搭載された電力用半導体装置に関する。
電力用半導体装置は、家電機器、産業用機械等において、比較的大きな電力を制御、整流するために利用されている。使用時に発熱するため、電力半導体装置には放熱性が要求される。また数千Ｖ以上の高電圧が印加されることから電力用半導体装置と外部との間で絶縁が必要となる。
ここで、ＩＰＭ(Intelligent Power Module)は電力用デバイスと制御用デバイスとを備えたモジュールである。配線材料にリードフレームを用いる場合、電力用デバイスと制御用デバイスは物理的に切り離されたダイパッド上にそれぞれ搭載され、電力用デバイスは電力用金属細線でリードフレームと電気的に接続され、制御用デバイスは金属細線でリードフレームおよび電力用デバイスと電気的に接続される。
電力用デバイスの発熱に対する放熱構造としては様々な手法がある。全体を封止樹脂によって覆ったディスクリートＩＣパッケージのように、電力用半導体装置で最もシンプルな構造は、高放熱かつ絶縁性を有する封止樹脂を用いて、放熱部としての役割も果たす絶縁部を封止樹脂で薄く形成したフルモールド構造となる。
樹脂封止には、１種類の樹脂を用いたトランスファーモールド法が使用されることが多いが、この手法では厚みの薄い絶縁部を形成する際に、封止樹脂が均一に行き渡らず、均一な厚さの絶縁部を形成することが困難であった。
これに対し、特許文献１ではダイパッドの裏面にシート状の絶縁材を貼り付けて放熱板上に搭載した後、樹脂で封止した構成が開示されている。この構成は放熱部が放熱板で構成される構造には適用できるが、放熱部が絶縁部で構成されるフルモールド構造には適用できない。
また、特許文献２ではフルモールド構造の半導体装置において、放熱部としての役割を果たす厚みの薄い絶縁部をトランスファーモールド法で他の部分と同時に形成する構成が開示されている。一般に、フィラーを含む粘性のある弾性体を、後に絶縁部となる狭い間隙部分に充填する場合、フィラーの目詰まりを防ぐため、間隙厚さの１／２〜１／３程度の直径のフィラーは使用することができない。フルモールド構造の電力用半導体装置にとって、絶縁部には放熱性が必要であるが、絶縁部にフィラーを充填するためには、上述した理由から、フィラー直径の３倍より大きい厚さの絶縁部（間隙）としなければならない。特許文献２には、絶縁部の厚さについては言及がないが、絶縁部を厚くすると、モジュールのサイズが大きくなると言う問題があった。
本発明は上記のような問題を解決するためになされたものであり、ダイパッドの裏面側の絶縁部の厚みを厚くすることなく、均一な厚さの絶縁部を有する電力用半導体装置を提供することを目的とする。
本発明に係る電力用半導体装置の製造方法は、電力用デバイスが搭載されたダイパッドと、前記ダイパッドに対向して配置され、制御用デバイスが搭載されたリードと、を有したリードフレームを樹脂で封止した電力用半導体装置の製造方法であって、下金型の底面に、粒状樹脂を温度と圧力により圧縮し板状に成型された圧縮絶縁板を搭載し、電力用デバイスが搭載された主面とは反対側の前記ダイパッドの裏面に接するようにリードフレームを下金型に搭載する工程と、下金型上に上金型を被せ、下金型と上金型とで構成されるキャビティ内に、キャビティの対向する２つの側面のうち、電力用デバイス側となる一方の側面から溶融した状態の第１の封止樹脂を注入し、制御用デバイス側となる他方の側面から溶融した状態の第２の封止樹脂を注入する工程とを備え、第２の封止樹脂として、前記第１の封止樹脂よりも粘度の小さい樹脂を用いている。
本発明に係る電力用半導体装置の製造方法によれば、ダイパッドの裏面側には圧縮絶縁板が存在しているので、絶縁部が均一な厚さとなり、また、封止樹脂が流入しにくい隙間が存在しないので、ボイドおよびウェルドなどが発生することを抑制でき、電界集中が起こりにくい構造となって、高い絶縁耐圧を達成できる。さらに制御用デバイスに接続される細線ワイヤの変形を抑制することができる。
＜はじめに＞
発明の実施の形態の説明に先立って、一般的なフルモールド構造の電力用半導体装置の構成について説明する。
発明の実施の形態の説明に先立って、一般的なフルモールド構造の電力用半導体装置の構成について説明する。
図１９は、一般的なフルモールド構造の電力用半導体装置９０の構成を示す断面図である。図１９に示すように電力用半導体装置９０は、全体が封止樹脂によって封止され、対向する２つの側面のうち、一方の側面からパワーアウターリード１ｃが突出し、他方の側面から制御アウターリード１ｂが突出している。パワーアウターリード１ｃおよび制御アウターリード１ｂは、窪み部１１が設けられた電力用半導体装置９０の裏面側に向けて折り曲げられている。
パワーアウターリード１ｃは、パッケージ内においてパワーインナーリード１ｅに連続し、パワーインナーリード１ｅはダイパッド１ａに連続している。また、制御アウターリード１ｂはパッケージ内において制御インナーリード１ｄに連続している。これら一連のパワーアウターリード１ｃ、パワーインナーリード１ｅ、ダイパッド１ａおよび一連の制御アウターリード１ｂ、制御インナーリード１ｄはリードフレームを構成している。
ダイパッド１ａ上にはＲＣ−ＩＧＢＴ（Reverse Conducting-Insulated Gate Bipolar Transistor）５が搭載され、制御インナーリード１ｄ上にはＩＣチップ６が搭載されている。ダイパッド１ａとＲＣ−ＩＧＢＴ５は鉛（Ｐｂ）フリーはんだＳＤにより接合され、制御インナーリード１ｄとＩＣチップ６とは導電性接着剤ＡＤにより接合されている。
ＲＣ−ＩＧＢＴ５のはんだ接合面とは反対側の表面には、図示されないソース電極およびゲート電極が設けられ、ソース電極は直径０．３ｍｍのアルミワイヤ７を介してパワーインナーリード１ｅに電気的に接続されている。また、ゲート電極は、アルミワイヤ７よりも直径が小さい細線ワイヤ８を介してＩＣチップ６と電気的に接続されている。なお、ＩＣチップ６と制御インナーリード１ｄとは細線ワイヤ８を介して電気的に接続されている。なお、細線ワイヤ８には例えば金、または金を主成分とする合金、Ａｇ、Ｃｕなどを用いることができ、アルミワイヤ７はアルミニウム（Ａｌ）以外に、Ａｌを主成分とする合金、Ａｇ、Ｃｕなど他の金属、合金を用いることができる。
ダイパッド１ａは、パワーアウターリード１ｃおよびパワーインナーリード１ｅに比べて、ＲＣ−ＩＧＢＴ５の搭載面とは反対のダイパッド裏面側に向けて低くなるように段差が設けられている。これは、ダイパッド１ａの裏面側に存在する絶縁部９の厚みを薄くして、放熱部としても機能させるためである。なお、絶縁部９を含めて電力用半導体装置９０を樹脂封止する封止樹脂には、樹脂と高熱伝導性フィラーの混合物で構成される高熱伝導樹脂を使用する。高熱伝導樹脂は、フィラー量が多いほど熱伝導率は増加する。
高熱伝導樹脂の樹脂は、熱可塑性樹脂でも熱硬化性樹脂でも良く、接着性を得ることができる樹脂でれば良い。また、フィラーは無機材料の粒子であるＳｉＯ２、Ａｌ２Ｏ３、ＢＮなど電気絶縁性と高熱伝導性が両立する材料であれば良い。
図２０は電力用半導体装置９０を裏面側から見た外観図である。図２０におけるＡ−Ａ線での断面図が、図１９に相当する。
＜実施の形態１＞
以下、図１〜図５を用いて本発明に係る実施の形態１について説明する。図１はＲＣ−ＩＧＢＴ５およびＩＣチップ６を搭載し、アルミワイヤ７および細線ワイヤ８をワイヤボンディングしたリードフレーム状態の電力用半導体装置を示す断面図である。なお、以下においては図１９および図２０を用いて説明した電力用半導体装置９０と同一の構成については同一の符号を付し、重複する説明は省略する。
以下、図１〜図５を用いて本発明に係る実施の形態１について説明する。図１はＲＣ−ＩＧＢＴ５およびＩＣチップ６を搭載し、アルミワイヤ７および細線ワイヤ８をワイヤボンディングしたリードフレーム状態の電力用半導体装置を示す断面図である。なお、以下においては図１９および図２０を用いて説明した電力用半導体装置９０と同一の構成については同一の符号を付し、重複する説明は省略する。
図２はリードフレーム状態の電力用半導体装置を下金型ＬＭ内に載置した状態を示しているが、下金型ＬＭの底面上には、粒状の封止樹脂を圧縮して薄板状にした圧縮絶縁板２０（圧縮板）が載置されている。圧縮絶縁板２０のダイパッド１ａ側の主面は熱硬化性樹脂の樹脂膜ＲＣＴで覆われており、ダイパッド１ａの裏面が樹脂膜ＲＣＴに接するように、リードフレーム状態の電力用半導体装置が下金型ＬＭ内に載置される。
圧縮絶縁板２０は下金型ＬＭの底面全体を覆う大きさを有しており、その厚さは２００〜５００μｍ程度である。また、樹脂膜ＲＣＴの厚さは２０〜５０μｍであり、平均フィラー粒径と同じ程度で良い。
圧縮絶縁板２０は、粒径が２２０μｍ以下で、例えばエポキシ等の熱硬化性樹脂で構成される粒状樹脂（フィラーはシリカまたは窒化ボロン）を、１５０℃以上の温度に保ち１ＭＰａ以上の圧力で圧縮することで形成される。
図３は、図２における“Ａ”部の詳細図であり、圧縮絶縁板２０の構成を模式的に示しており、粒状樹脂ＰＲが圧縮されて潰され、板状に成型されている。
図２に示すように、リードフレーム状態の電力用半導体装置を下金型ＬＭ内に載置し、上金型ＵＭと下金型ＬＭとを合わせて金型を閉じ、トランスファーモールド法より金型内に封止樹脂を流入する。この封止樹脂には、圧縮絶縁板２０の形成に用いた樹脂と同じものを用いることができる。
図４は、閉じた金型内に、注入ゲートＧＡを介して溶融した状態の封止樹脂ＲＳを注入する工程を示している。図４に示されるように、上金型ＵＭと下金型ＬＭとで構成されるキャビティ内全体に封止樹脂ＲＳを充填し、キャビティ内で封止樹脂を硬化させてパッケージを形成し、金型を開いてパッケージを取り出す。その後、ポストキュアなど追加硬化過程を経てパッケージの外形を加工し、また、パワーアウターリード１ｃおよび制御アウターリード１ｂをパッケージの裏面側に向けるように曲げ加工することで、図５に示す電力用半導体装置１００が完成する。
一般的にトランスファーモールド法では、パッケージの側面から内部に向かって封止樹脂を注入する。このときダイパッドの裏面と金型の底面との間の隙間（後に絶縁部となる）が狭いので、トランスファーモールドでは流動抵抗およびフィラーの目詰まりによって封止樹脂が流入しにくい。その結果、絶縁部への封止樹脂の充填が遅れたり、最終充填部位となることでボイドおよびウェルドなどが発生し、絶縁耐圧が低下する可能性があった。しかし、上述した実施の形態１の電力用半導体装置１００では、予め、下金型ＬＭの底面上に圧縮絶縁板２０を搭載し、圧縮絶縁板２０にダイパッド１ａの裏面が接するようにリードフレーム状態の電力用半導体装置を載置するので、ダイパッド１ａの裏面には均一な厚さの絶縁部が設けられることとなる。また、封止樹脂が流入しにくい隙間が存在せず、ボイドおよびウェルドなどが発生することを抑制できる。
また、圧縮絶縁板２０のダイパッド１ａ側の主面は樹脂膜ＲＣＴで覆われているので、圧縮絶縁板２０とダイパッド１ａの裏面との密着性が向上し、ボイドの発生をさらに抑制して、電界集中が起こりにくい構造となって、高い絶縁耐圧を達成できる。
＜実施の形態２＞
次に、図６〜図８を用いて本発明に係る実施の形態２について説明する。なお、以下においては図１９および図２０を用いて説明した電力用半導体装置９０と同一の構成については同一の符号を付し、重複する説明は省略する。
次に、図６〜図８を用いて本発明に係る実施の形態２について説明する。なお、以下においては図１９および図２０を用いて説明した電力用半導体装置９０と同一の構成については同一の符号を付し、重複する説明は省略する。
図６は、図１に示したリードフレーム状態の電力用半導体装置を下金型ＬＭ内に載置した状態を示しており、下金型ＬＭの底面上には、粒状の封止樹脂を圧縮して薄板状にした圧縮絶縁板２０が載置されている。なお、図示は省略しているが上金型ＵＭには円筒状の可動ブロックが組み込まれており、上金型ＵＭと下金型ＬＭとを合わせて構成されるキャビティ内に可動ブロックを挿入することができる。なお、可動ブロックの抜き差しにはサーボモータ等を用いるが、可動ブロックの技術は公知であるので説明は省略する。
図７は、閉じた金型内に、注入ゲートＧＡ１およびＧＡ２を介して、それぞれ溶融した状態の２種類の封止樹脂ＲＳ１（第１の封止樹脂）および封止樹脂ＲＳ２（第２の封止樹脂）を注入する工程を示している。すなわち、上金型ＵＭと下金型ＬＭとで構成されるキャビティには、対向する２つの側面のうち、一方の側面から注入ゲートＧＡ１を介して溶融した状態の封止樹脂ＲＳ１が注入され、他方の側面から注入ゲートＧＡ２を介して溶融した状態の封止樹脂ＲＳ２が注入される。この封止樹脂ＲＳ１およびＲＳ２の一方には、圧縮絶縁板２０の形成に用いた樹脂と同じものを用いることができる。
ここで、ＲＣ−ＩＧＢＴ５側のキャビティ側面に設けた注入ゲートＧＡ１から注入される封止樹脂ＲＳ１は、５０Ｐａ・ｓｅｃ以下の粘度を有し、ＩＣチップ６側のキャビティ側面に設けた注入ゲートＧＡ２から注入される封止樹脂ＲＳ２は、２０Ｐａ・ｓｅｃ以下の粘度を有している。なお、封止樹脂ＲＳ１およびＲＳ２を同じ樹脂とした場合は、フィラー量によって粘度を調整し、ＩＣチップ６側から注入される樹脂の粘度を、ＲＣ−ＩＧＢＴ５側から注入される樹脂の粘度よりも小さくする。
これにより、ＩＣチップ６に接続される細線ワイヤ８のワイヤの変形を抑制することができる。なお、封止樹脂ＲＳ２のフィラー量を、封止樹脂ＲＳ１のフィラー量よりも少なくすることで、封止樹脂ＲＳ２の接着力は封止樹脂ＲＳ１の接着力よりも強くなる。
また、封止樹脂ＲＳ１およびＲＳ２の注入は同時に行い、注入圧力などの注入条件も同じとする。なお、ＩＣチップ６側から注入する封止樹脂ＲＳ２の注入速度を封止樹脂ＲＳ１の注入速度よりも遅くすることで、細線ワイヤ８のワイヤの変形をさらに抑制することができる。
図７に示されるように、上金型ＵＭと下金型ＬＭとで構成されるキャビティ内全体に封止樹脂ＲＳ１およびＲＳ２を充填し、キャビティ内で封止樹脂ＲＳ１およびＲＳ２を硬化させてパッケージを形成し、金型を開いてパッケージを取り出す。その後、ポストキュアなど追加硬化過程を経てパッケージの外形を加工し、また、パワーアウターリード１ｃおよび制御アウターリード１ｂをパッケージの裏面側に向けるように曲げ加工することで、図８に示す電力用半導体装置２００が完成する。
なお、電力用半導体装置２００の製造工程においては、封止樹脂ＲＳ１およびＲＳ２の注入開始直後に可動ブロック１０をキャビティ内に可動ブロック１０を挿入し、樹脂注入完了後に可動ブロック１０を抜き出す。可動ブロック１０を抜き出す際に、樹脂注入の際に樹脂と共にキャビティ内に流入した空気を脱気することができ、パッケージ内に空気が残ることを防止できる。また、キャビティ内に可動ブロック１０を挿入しておくことで、狭間部に樹脂が流れ難くなり、樹脂がせき止められる仕組みにより、封止樹脂ＲＳ１と封止樹脂ＲＳ２の停止位置を均一にすることができる。なお、可動ブロック１０の挿入位置は細線ワイヤ８の配置領域とアルミワイヤ７の配置領域との間に設ければ良い。
＜実施の形態３＞
次に、図９〜図１４を用いて本発明に係る実施の形態３について説明する。なお、以下においては図１９および図２０を用いて説明した電力用半導体装置９０と同一の構成については同一の符号を付し、重複する説明は省略する。
次に、図９〜図１４を用いて本発明に係る実施の形態３について説明する。なお、以下においては図１９および図２０を用いて説明した電力用半導体装置９０と同一の構成については同一の符号を付し、重複する説明は省略する。
図９は、図１に示したリードフレーム状態の電力用半導体装置を下金型ＬＭ内に載置した状態を示しており、下金型ＬＭの底面上には、粒状の封止樹脂を圧縮して無機物粒子（フィラー）の最大粒径に相当する厚さ、すなわち５５μｍ程度の厚さの薄板状の圧縮絶縁板２０Ａが載置されている。
圧縮絶縁板２０Ａのダイパッド１ａ側の主面は熱硬化性樹脂の樹脂膜ＲＣＴで覆われており、ダイパッド１ａの裏面が樹脂膜ＲＣＴに接するように、リードフレーム状態の電力用半導体装置が下金型ＬＭ内に載置される。
なお、図示は省略しているが上金型ＵＭには円筒状の可動ブロックが組み込まれており、上金型ＵＭと下金型ＬＭとを合わせて構成されるキャビティ内に可動ブロックを挿入することができる。なお、可動ブロックの抜き差しにはサーボモータ等を用いるが、可動ブロックの技術は公知であるので説明は省略する。
図１０は、閉じた金型内に、注入ゲートＧＡ１およびＧＡ２を介して、それぞれ溶融した状態の２種類の封止樹脂ＲＳ１およびＲＳ２を注入する工程を示している。すなわち、上金型ＵＭと下金型ＬＭとで構成されるキャビティには、対向する２つの側面のうち、一方の側面から注入ゲートＧＡ１を介して溶融した状態の封止樹脂ＲＳ１が注入され、他方の側面から注入ゲートＧＡ２を介して溶融した状態の封止樹脂ＲＳ２が注入される。
ここで、ＲＣ−ＩＧＢＴ５側のキャビティ側面に設けた注入ゲートＧＡ１から注入される封止樹脂ＲＳ１は、５０Ｐａ・ｓｅｃ以下の粘度を有し、ＩＣチップ６側のキャビティ側面に設けた注入ゲートＧＡ２から注入される封止樹脂ＲＳ２は、２０Ｐａ・ｓｅｃ以下の粘度を有している。なお、封止樹脂ＲＳ１およびＲＳ２を同じ樹脂とした場合は、フィラー量によって粘度を調整し、ＩＣチップ６側から注入される樹脂の粘度を、ＲＣ−ＩＧＢＴ５側から注入される樹脂の粘度よりも小さくする。これは、ＩＣチップ６に接続される細線ワイヤ８のワイヤの変形を抑制するためである。なお、封止樹脂ＲＳ２のフィラー量を、封止樹脂ＲＳ１のフィラー量よりも少なくすることで、封止樹脂ＲＳ２の接着力は封止樹脂ＲＳ１の接着力よりも強くなる。
また、封止樹脂ＲＳ１およびＲＳ２の注入は同時に行い、注入圧力などの注入条件も同じとする。なお、ＩＣチップ６側から注入する封止樹脂ＲＳ２の注入速度を封止樹脂ＲＳ１の注入速度よりも遅くすることで、細線ワイヤ８のワイヤの変形をさらに抑制することができる。
図１０に示されるように、上金型ＵＭと下金型ＬＭとで構成されるキャビティ内全体に封止樹脂ＲＳ１およびＲＳ２を充填し、キャビティ内で封止樹脂ＲＳ１およびＲＳ２を硬化させてパッケージを形成し、金型を開いてパッケージを取り出す。その後、ポストキュアなど追加硬化過程を経てパッケージの外形を加工し、また、パワーアウターリード１ｃおよび制御アウターリード１ｂをパッケージの裏面側に向けるように曲げ加工することで、図１１に示す電力用半導体装置３００が完成する。
なお、電力用半導体装置３００の製造工程においては、実施の形態２の電力用半導体装置２００の製造工程と同様に、キャビティ内に可動ブロック１０の挿入を行い、樹脂注入完了後に可動ブロック１０を抜き出すことで、キャビティ内の空気を脱気する。可動ブロック１０を用いることによる効果は実施の形態２と同じである。
図１２は、図１９に示した電力用半導体装置９０における厚みの薄い絶縁部９を形成する際の問題点を説明する図である。図１２において、ダイパッド１ａの裏面と下金型ＬＭの底面との間の隙間の間隔ｄが、フィラーの最大粒径の１〜４倍に相当する５５〜２２０μｍである場合、当該隙間に封止樹脂を充填しようとすると、流入口でフィラーＦＬが目詰まりして充填できない。そのため、隙間の間隔はフィラーＦＬの最大粒径の４倍よりも大きくする必要がある。
しかし、上述した実施の形態３の電力用半導体装置３００では、予め、下金型ＬＭの底面上にフィラーの最大粒径に相当する厚さの圧縮絶縁板２０Ａを搭載し、圧縮絶縁板２０Ａにダイパッド１ａの裏面が接するようにリードフレーム状態の電力用半導体装置を載置するので、図１３に示されるように、ダイパッド１ａの裏面と下金型ＬＭの底面との間には厚さｄ１の圧縮絶縁板２０Ａが存在することとなる。ここで、厚さｄ１はフィラーの最大粒径に相当する厚さ、すなわち５５μｍであるので、フィラーの最大粒径の１〜４倍に相当する５５〜２２０μｍの間隔ｄよりも小さくなる（ｄ１＜ｄ）。すなわち電力用半導体装置３００では、絶縁部の厚さを電力用半導体装置９０の４分の１程度まで薄くできる。なお、本実施の形態の圧縮絶縁板２０Ａは、最大粒径が５５μｍのフィラーを有する封止樹脂をフィラーの最大粒径程度まで圧縮することで厚さ５５μｍを達成している。
ここで、図１４は絶縁部の厚さに対する放熱特性を示す図である。図１４においては横軸に絶縁部の厚さ（ｍｍ）を示し、縦軸に電力用デバイスの温度（Ｔｊ）と絶縁部裏面の温度（Ｔｆ）との温度差ΔＴｊ-ｆ（℃）を示している。
そして、電力用デバイスの温度をＴｊとし、絶縁部裏面全面に熱伝導率１．５Ｗ／ｍ・Ｋのグリスを２０μｍの厚さで塗布した場合のグリス表面の温度をＴｆとし、発熱密度が１Ｗ／ｍｍ２以上のＲＣ−ＩＧＢＴ５を用いた場合で、封止樹脂の熱伝導率が３Ｗ／ｍ・Ｋを想定してシミュレーションした結果を特性Ｔ１として図１４に示している。
図１４より、温度差ΔＴｊ-ｆを２５℃以下とするには絶縁部の厚さを２２０μｍ（０．２２ｍｍ）以下にする必要があることが判る。
実施の形態３の電力用半導体装置３００では、圧縮絶縁板２０Ａの厚さをフィラーの最大粒径に相当する厚さ５５μｍにすることで、図１４より温度差ΔＴｊ-ｆを１０℃程度まで下げることができ、放熱特性をより改善することができる。また、絶縁部をさらに薄くすることで、電力用半導体装置をより小型化することができる。
＜実施の形態４＞
次に、図１５を用いて本発明に係る実施の形態４について説明する。なお、以下においては図１９および図２０を用いて説明した電力用半導体装置９０と同一の構成については同一の符号を付し、重複する説明は省略する。
次に、図１５を用いて本発明に係る実施の形態４について説明する。なお、以下においては図１９および図２０を用いて説明した電力用半導体装置９０と同一の構成については同一の符号を付し、重複する説明は省略する。
図１５は、実施の形態４の電力用半導体装置４００の特徴的な構成を示す部分拡大図である。図１５に示されるように電力用半導体装置４００においては、下金型ＬＭの底面上に、粒状の封止樹脂を圧縮して薄板状にした圧縮絶縁板２０Ｂが載置されている。圧縮絶縁板２０Ｂのダイパッド１ａ側の主面は熱硬化性樹脂の樹脂膜ＲＣＴで覆われており、ダイパッド１ａの裏面が樹脂膜ＲＣＴに接している。なお、実施の形態２において図１０を用いて説明したように、上金型ＵＭと下金型ＬＭとで構成されるキャビティ内全体に封止樹脂ＲＳ１およびＲＳ２を充填し、キャビティ内で封止樹脂ＲＳ１およびＲＳ２を硬化させてパッケージを形成し、金型を開いてパッケージを取り出す工程等は実施の形態２と同じである。また、封止樹脂ＲＳ１およびＲＳ２の注入開始直後に可動ブロック１０をキャビティ内に可動ブロック１０を挿入し、樹脂注入完了後に可動ブロック１０を抜き出す工程も同じである。
圧縮絶縁板２０Ｂの厚さは、無機物粒子（フィラー）の最大粒径の４〜５倍に相当する厚さ、すなわち２２０〜２７５μｍ程度である。そして、圧縮絶縁板２０Ｂは、ダイパッド１ａの裏面から遠ざかるにつれてフィラー濃度が増加し、樹脂濃度が増加するフィラー分布を有する構成を採っている。
このようなフィラー分布とするために、圧縮絶縁板２０Ｂは多層の樹脂層で構成されている。すなわちダイパッド１ａに接する樹脂層は、フィラー濃度が最も低く、７０〜８０ｗｔ％程度であり、樹脂濃度は２０〜３０ｗｔ％程度の樹脂層とし、ダイパッド１ａから離れるにつれてフィラー濃度が高く、樹脂濃度が低くなるように複数の樹脂層が積層された構成となっている。なお、最下層の樹脂層のフィラー濃度は８０〜９０ｗｔ％程度であり、樹脂濃度は１０〜２０ｗｔ％程度である。なお、何れの樹脂層も粒状の封止樹脂を圧縮して形成され、薄板状となっている。
ダイパッド１ａに接する樹脂層は、樹脂濃度が最も高いのでダイパッド１ａとの高い接着性を有し、また、パッケージの裏面に近づくにつれてフィラー濃度が高くなるので、放熱性が向上することとなる。
＜実施の形態５＞
次に、図１６〜図１８を用いて本発明に係る実施の形態５について説明する。なお、以下においては図１９および図２０を用いて説明した電力用半導体装置９０と同一の構成については同一の符号を付し、重複する説明は省略する。
次に、図１６〜図１８を用いて本発明に係る実施の形態５について説明する。なお、以下においては図１９および図２０を用いて説明した電力用半導体装置９０と同一の構成については同一の符号を付し、重複する説明は省略する。
図１６は、図１に示したリードフレーム状態の電力用半導体装置を下金型ＬＭ内に載置した状態を示しており、下金型ＬＭの底面上には、エポキシ等の熱硬化性樹脂で構成される圧縮絶縁板３２を有する絶縁シート３が載置されている。絶縁シート３は金属板３１の上面に、粒状の封止樹脂を圧縮して薄板状にした圧縮絶縁板３２を有する構成となっており、圧縮絶縁板３２がダイパッド１ａ側となるように下金型ＬＭ内に搭載される。
圧縮絶縁板３２の厚さは、フィラーの最大粒径の４〜５倍に相当する厚さ、すなわち２２０〜２７５μｍ程度である。金属板３１は銅（Ｃｕ）またはアルミニウム（Ａｌ）で構成され、その厚さは３５〜３３００μｍ程度である。この厚さは一例であり、電解銅箔の最小厚さである３５μｍ程度から電力用半導体装置の定格に合わせて設定すれば良い。金属板３１の裏面はパッケージの裏面に露出するので、金属板３１を介してパッケージの外部に放熱され、放熱性をさらに高めることができる。
図１７は、閉じた金型内に、注入ゲートＧＡ１およびＧＡ２を介して、それぞれ溶融した状態の２種類の封止樹脂ＲＳ１およびＲＳ２を注入する工程を示している。すなわち、上金型ＵＭと下金型ＬＭとで構成されるキャビティには、対向する２つの側面のうち、一方の側面から注入ゲートＧＡ１を介して溶融した状態の封止樹脂ＲＳ１が注入され、他方の側面から注入ゲートＧＡ２を介して溶融した状態の封止樹脂ＲＳ２が注入される。
ここで、ＲＣ−ＩＧＢＴ５側のキャビティ側面に設けた注入ゲートＧＡ１から注入される封止樹脂ＲＳ１は、５０Ｐａ・ｓｅｃ以下の粘度を有し、ＩＣチップ６側のキャビティ側面に設けた注入ゲートＧＡ２から注入される封止樹脂ＲＳ２は、２０Ｐａ・ｓｅｃ以下の粘度を有している。なお、封止樹脂ＲＳ１およびＲＳ２を同じ樹脂とした場合は、フィラー量によって粘度を調整し、ＩＣチップ６側から注入される樹脂の粘度を、ＲＣ−ＩＧＢＴ５側から注入される樹脂の粘度よりも小さくする。これは、ＩＣチップ６に接続される細線ワイヤ８のワイヤの変形を抑制するためである。なお、封止樹脂ＲＳ２のフィラー量を、封止樹脂ＲＳ１のフィラー量よりも少なくすることで、封止樹脂ＲＳ２の接着力は封止樹脂ＲＳ１の接着力よりも強くなる。
また、封止樹脂ＲＳ１およびＲＳ２の注入は同時に行い、注入圧力などの注入条件も同じとする。なお、ＩＣチップ６側から注入する封止樹脂ＲＳ２の注入速度を封止樹脂ＲＳ１の注入速度よりも遅くすることで、細線ワイヤ８のワイヤの変形をさらに抑制することができる。
図１７に示されるように、上金型ＵＭと下金型ＬＭとで構成されるキャビティ内全体に封止樹脂ＲＳ１およびＲＳ２を充填し、キャビティ内で封止樹脂ＲＳ１およびＲＳ２を硬化させてパッケージを形成し、金型を開いてパッケージを取り出す。その後、ポストキュアなど追加硬化過程を経てパッケージの外形を加工し、また、パワーアウターリード１ｃおよび制御アウターリード１ｂをパッケージの裏面側に向けるように曲げ加工することで、図１８に示す電力用半導体装置５００が完成する。
なお、電力用半導体装置５００の製造工程においては、封止樹脂ＲＳ１およびＲＳ２の注入開始直後に可動ブロック１０をキャビティ内に可動ブロック１０を挿入し、樹脂注入完了後に可動ブロック１０を抜き出す。可動ブロック１０を設けることによる効果は、実施の形態２において説明した効果と同じである。
なお、以上説明した実施の形態１〜５においては、電力用デバイスとしてＲＣ−ＩＧＢＴを用いる例を示したが、これに限定されるものではなく、ＩＧＢＴとダイオードの組み合わせでも良く、ＭＯＳトランジスタとダイオードの組み合わせ等でも良い。また、ＲＣ−ＩＧＢＴ５とダイパッド１ａとの接合には、はんだ以外に導電性接着剤など導電性を有した接合材を用いても良い。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ａ ダイパッド、１ｂ 制御アウターリード、１ｃ パワーアウターリード、１ｄ 制御インナーリード、１ｅ パワーインナーリード、３ 絶縁シート、５ ＲＣ−ＩＧＢＴ、６ ＩＣチップ、２０，２０Ａ，２０Ｂ 圧縮絶縁板。
Claims (6)
- 電力用デバイスが搭載されたダイパッドと、
前記ダイパッドに対向して配置され、制御用デバイスが搭載されたリードと、を有した
リードフレームを樹脂で封止した電力用半導体装置の製造方法であって、
（ａ）下金型の底面に、粒状樹脂を温度と圧力により圧縮し板状に成型された圧縮絶縁板を搭載し、前記電力用デバイスが搭載された主面とは反対側の前記ダイパッドの裏面が前記圧縮絶縁板に接するように前記リードフレームを前記下金型に搭載する工程と、
（ｂ）前記下金型上に上金型を被せ、前記下金型と前記上金型とで構成されるキャビテ
ィ内に、前記キャビティの対向する２つの側面のうち、前記電力用デバイス側となる一方
の側面から溶融した状態の第１の封止樹脂を注入し、前記制御用デバイス側となる他方の
側面から溶融した状態の第２の封止樹脂を注入する工程と、を備え、
前記工程（ｂ）は、
前記第２の封止樹脂として、前記第１の封止樹脂よりも粘度の小さい樹脂を準備する工程を含む、電力用半導体装置の製造方法。 - 前記圧縮絶縁板は、前記ダイパッドと接する主面を覆うように設けられた樹脂膜を備えた請求項１記載の電力用半導体装置の製造方法。
- 前記圧縮絶縁板は、前記リードフレームの封止樹脂に含まれるフィラーの最大粒径の１〜４倍に相当する厚さを備えた請求項１または請求項２に記載の電力用半導体装置の製造方法。
- 前記圧縮絶縁板は、前記ダイパッドの前記裏面から遠ざかるにつれてフィラー濃度が増加し、樹脂濃度が減少するフィラー分布を備えた請求項１から請求項３のいずれか１項に記載の電力用半導体装置の製造方法。
- フィラー量の調整により、前記第２の封止樹脂の粘度は、前記第１の封止樹脂の粘度より小さいことを特徴とする請求項１から請求項４のいずれか１項に記載の電力用半導体装置の製造方法。
- 前記第２の封止樹脂の注入速度は、前記第１の封止樹脂の注入速度より遅いことを特徴とする請求項１から請求項５のいずれか１項に記載の電力用半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016161092A JP6667401B2 (ja) | 2016-08-19 | 2016-08-19 | 電力用半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016161092A JP6667401B2 (ja) | 2016-08-19 | 2016-08-19 | 電力用半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018029149A JP2018029149A (ja) | 2018-02-22 |
| JP6667401B2 true JP6667401B2 (ja) | 2020-03-18 |
Family
ID=61249207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016161092A Active JP6667401B2 (ja) | 2016-08-19 | 2016-08-19 | 電力用半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6667401B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7172338B2 (ja) | 2018-09-19 | 2022-11-16 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN115763381B (zh) * | 2022-11-17 | 2024-03-08 | 海信家电集团股份有限公司 | 智能功率模块和设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4046120B2 (ja) * | 2005-01-27 | 2008-02-13 | 三菱電機株式会社 | 絶縁シートの製造方法およびパワーモジュールの製造方法 |
| JP4463146B2 (ja) * | 2005-05-18 | 2010-05-12 | 三菱電機株式会社 | 半導体装置の製造方法 |
| TWI462831B (zh) * | 2010-10-06 | 2014-12-01 | Hitachi Chemical Co Ltd | 多層樹脂片及其製造方法、樹脂片層合體及其製造方法、多層樹脂片硬化物、附金屬箔之多層樹脂片、以及半導體裝置 |
| JP2013138087A (ja) * | 2011-12-28 | 2013-07-11 | Sanken Electric Co Ltd | 半導体モジュール及びその製造方法 |
| CN106463417A (zh) * | 2014-05-14 | 2017-02-22 | 三菱电机株式会社 | 半导体装置的制造方法 |
-
2016
- 2016-08-19 JP JP2016161092A patent/JP6667401B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018029149A (ja) | 2018-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9716072B2 (en) | Power semiconductor device and method of manufacturing the same | |
| US6979909B2 (en) | Semiconductor device and method of manufacturing same | |
| JP6824913B2 (ja) | 電力用半導体装置及びその製造方法 | |
| JP6115738B2 (ja) | 半導体装置およびその製造方法 | |
| US10312178B2 (en) | Semiconductor device | |
| US10262912B2 (en) | Semiconductor device | |
| JP5563918B2 (ja) | 回路装置の製造方法 | |
| JP2012028510A (ja) | 回路装置及びその製造方法 | |
| JP6469660B2 (ja) | 半導体装置の製造方法 | |
| JP2015135907A (ja) | 電力用半導体装置及びその製造方法 | |
| US11302597B2 (en) | Semiconductor device, and power conversion device including the semiconductor device | |
| JP6667401B2 (ja) | 電力用半導体装置の製造方法 | |
| JP2021145036A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR101490751B1 (ko) | 반도체장치 및 그 제조방법 | |
| US11152275B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2017191807A (ja) | パワー半導体装置およびパワー半導体装置の製造方法 | |
| JP5607447B2 (ja) | 回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190620 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6667401 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |