CN106463417A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN106463417A
CN106463417A CN201480078854.XA CN201480078854A CN106463417A CN 106463417 A CN106463417 A CN 106463417A CN 201480078854 A CN201480078854 A CN 201480078854A CN 106463417 A CN106463417 A CN 106463417A
Authority
CN
China
Prior art keywords
resin
mould
semiconductor device
manufacture method
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480078854.XA
Other languages
English (en)
Inventor
坂本健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN106463417A publication Critical patent/CN106463417A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

目的在于提供一种半导体装置的制造方法，该半导体装置的制造方法能够抑制封装件强度的下降以及制造成本，并实现封装件的小型化。半导体装置的制造方法具有下述工序，即：(a)准备引线框架，该引线框架具有搭载了半导体元件的芯片焊盘；(b)在模具内配置粒状的第1树脂；(c)以使第1树脂与芯片焊盘的下侧相接触的方式将引线框架配置于模具内；(d)在模具内，在第1树脂的上侧填充第2树脂；以及(e)通过使第1树脂及第2树脂硬化，从而成型。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法，特别地，涉及含有高散热材料的电力用等的半导体装置的制造方法，该高散热材料与封装树脂相比，针对功率芯片、散热件以及半导体元件(Si/SiC等)处产生的热的热传导率大。
背景技术
就电力用等的半导体装置而言，确保高绝缘性、并且将功率芯片处产生的热高效地向外部进行散热是非常重要的。为了提高散热性能，期望使功率芯片下侧的绝缘层变薄，但如果使绝缘层变薄，则担心绝缘特性劣化。
另外，在由1种树脂对整体进行全模塑的构造中，由于使绝缘层越薄，则树脂绕入至绝缘层形成部的状况越差，模塑性极端地劣化，因此，使绝缘层变薄是极度困难的。因此，不得不使绝缘层的膜厚以某种程度变厚，因此，散热性下降。为了使绝缘层以某种程度变厚，提高散热性，因而使用导热性良好的树脂作为绝缘层。但是，导热性良好的树脂的价格高，如果连不必要的部位也使用高价的高性能树脂，则制造成本增高。
因此，在例如专利文献1中提出了下述方法，即，通过使用呈某种程度的厚度且导热性优异的绝缘材料作为绝缘层，从而易于同时实现绝缘性的确保和高散热。就该方法而言，由于仅在必要的部位以及散热件的正下方使用高性能的绝缘材料，因此在制造成本方面也是有利的。
如专利文献1所述，为了提高树脂朝散热件的正下方向绝缘层部的注入性，开发了如下技术。如果树脂向散热件的正下方的注入迟缓，则在散热件的正下方产生熔接缝(weld)，由于散热件上侧的树脂注入压力，树脂厚度变小，发生绝缘不良。通过将引线框架向上方垂直地弯曲，或者在封装件的表面设置切口部等堤部，从而作为对将要向上部流动的树脂的注入量进行限制的减流部起作用，增大从引线框架的下部向散热件正下方的绝缘层形成部分流入的树脂量，使得在散热件正下方不产生熔接缝。
专利文献1：日本特开2003－115505号公报
发明内容
但是，就用于对专利文献1所记载的树脂的流动性进行控制的对策而言，存在引线框架的加工成本上升这一问题。另外，存在下述问题，即，需要利用一定厚度的树脂对线环进行封装，封装件厚度的减薄化是困难的。并且，由于在封装件的表面设置切口部等堤部，因此存在封装件强度下降、可能产生裂纹这一问题。
因此，本发明的目的在于提供一种半导体装置的制造方法，该半导体装置的制造方法能够抑制封装件强度的下降以及制造成本，并且实现封装件的小型化。
本发明所涉及的半导体装置的制造方法具有下述工序，即：(a)准备引线框架，该引线框架具有搭载了半导体元件的芯片焊盘；(b)在模具内配置粒状的第1树脂；(c)以使所述第1树脂与所述芯片焊盘的下侧相接触的方式，将所述引线框架配置于所述模具内；(d)在所述模具内，在所述第1树脂的上侧填充第2树脂；以及(e)通过使所述第1树脂及所述第2树脂硬化，从而成型。
发明的效果
根据本发明所涉及的半导体装置的制造方法，通过在成型前预先配置粒状的第1树脂，在以使第1树脂与芯片焊盘的下侧相接触的方式将由导线配线进行连接的半导体元件及引线框架配置于模具内后，在第1树脂的上侧填充第2树脂，使第1树脂及第2树脂硬化，从而成型。
因此，由于能够防止在与芯片焊盘的下表面接合的散热件的正下方产生熔接缝，因此能够避免半导体装置的绝缘不良。另外，由于不需要在封装件表面设置切口部等堤部，因此能够抑制封装件强度的下降。并且，由于不需要在封装件表面设置切口部等堤部，另外，利用具有一定厚度的树脂将导线封装，因此不需要使封装件厚度变厚。由此，能够实现封装件的小型化，并且能够抑制半导体装置的制造成本。
通过以下的详细说明和附图，使本发明的目的、特征、方案以及优点更明确。
附图说明
图1是表示在实施方式1所涉及的半导体装置的制造方法中将引线框架配置于模具内的状态的剖视图。
图2是表示在实施方式1所涉及的半导体装置的制造方法中将第2树脂注入至模具内的状态的剖视图。
图3是表示在实施方式1的变形例所涉及的半导体装置的制造方法中将第2树脂注入至模具内的状态的剖视图。
图4是表示在实施方式2所涉及的半导体装置的制造方法中利用上模型腔对第2树脂及第1树脂进行压缩的状态的剖视图。
图5是表示在实施方式3所涉及的半导体装置的制造方法中将引线框架配置于模具内的状态的剖视图。
图6是表示在实施方式3所涉及的半导体装置的制造方法中利用可动销进行暂时压缩的状态的剖视图。
图7是表示在实施方式3所涉及的半导体装置的制造方法中将第2树脂注入至模具内后、将可动销从模具拔出后的状态的剖视图。
图8是表示在实施方式4所涉及的半导体装置的制造方法中将第2树脂注入至模具内的状态的剖视图。
图9是前提技术所涉及的半导体装置的剖视图。
图10是前提技术所涉及的其他半导体装置的剖视图。
具体实施方式
＜前提技术＞
在对本发明的实施方式1进行说明之前，使用图9和图10对前提技术所涉及的半导体装置的结构进行说明。图9是前提技术所涉及的半导体装置的剖视图，图10是前提技术所涉及的其他半导体装置的剖视图。
如图9所示，前提技术所涉及的半导体装置具有半导体元件6a、6b、引线框架4、5、导线1、2、散热件20、以及模塑树脂8a。
半导体元件6a是功率芯片，更具体地说，是Si芯片或者SiC芯片。半导体元件6a的背面经由焊料3而接合于引线框架4的芯片焊盘4a的表面之上。导线1的一端与在半导体元件6a的表面之上形成的多个电极(省略图示)键合，导线1的另一端与引线框架4的内部引线部键合。散热件20通过经由焊料3与芯片焊盘4a的背面接合，从而与半导体元件6a电接合，进行半导体元件6a的散热。
半导体元件6b是作为功率芯片的半导体元件6a的驱动用芯片，半导体元件6b的背面经由焊料3接合于引线框架5的芯片焊盘5a的表面之上。导线2的一端与在半导体元件6b的表面之上形成的多个电极(省略图示)键合，导线2的另一端与引线框架5的内部引线部键合。通过将引线框架5的内部引线部向上方弯折，从而形成框架加工部22。模塑树脂8a对半导体元件6a、6b、引线框架4、5的内部引线部、导线1、2、以及散热件20进行封装。
如图10所示，前提技术所涉及的其他半导体装置与图9的情况同样地，具有半导体元件6a、引线框架4、5、导线1、2、散热件20、以及模塑树脂8a。与图9的情况的不同点在于，取代框架加工部22而在位于导线1、2间的模塑树脂8a(封装件)的部分设置了槽23。
框架加工部22和槽23在半导体装置的制造过程中作为对将要向上部流动的树脂的注入量进行限制的减流部起作用，使从引线框架4、5的下部向在散热件20的正下方形成的绝缘层21流入的树脂量增大，使得在散热件20的正下方不产生熔接缝。
在本发明的实施方式1所涉及的半导体装置的制造方法中，无需设置框架加工部22或者槽23，就使得在散热件20的正下方不产生熔接缝。
＜实施方式1＞
下面，使用附图，对本发明的实施方式1进行以下说明。图1是表示在实施方式1所涉及的半导体装置的制造方法中将引线框架4、5配置于模具9内的状态的剖视图，图2(a)是表示在半导体装置的制造方法中将树脂8注入至模具9内的状态的剖视图，图2(b)是表示树脂7及树脂8硬化后的状态的图。此外，在实施方式1中，对与在前提技术中说明过的结构要素相同的结构要素标注同一标号而省略说明。
如图1所示，在下模具9a内以成为均匀的厚度方式配置粒状的树脂7(第1树脂)。树脂7的各颗粒形成为预先确定的大小。此外，粒状的树脂7包含压片前的粉末状、以及破碎状的树脂。另外，除粒状以外，也可以是能够将芯片焊盘4a的下端和模具9的底面之间的间隙填埋的板状(长方体形状)或者液状的树脂。
在成型前，在粒状的树脂7间可能产生空隙，但通过设置模具9内的抽真空时间，从而能够抑制在成型后产生空隙。如图2(a)所示，模具9具有下模具9a、上模具9b、以及侧浇口9c。侧浇口9c是用于从半导体元件6a、6b的侧方注入液状的树脂8(第2树脂)的注入口。
从侧浇口9c逐渐注入树脂8(传递模塑)，对树脂7一边利用树脂8进行压缩，一边成型。在这里，树脂7及树脂8存在粒状和液状的不同，但是为同种树脂。在树脂7及树脂8是同种树脂的情况下，树脂7和树脂8之间的分界面的粘接性容易稳定，期望树脂7和树脂8是散热性高的树脂。树脂7和树脂8在加热后熔融。但是，由于特性相同，另外，在传递模塑压缩时，树脂7和树脂8变为最低熔融粘度的时间相近，因此在成型后，树脂7和树脂8之间的分界面较强地粘接(化学结合)，不存在发生分界面剥离或者树脂裂纹这些不良状况的可能性。
下面，对半导体装置的制造方法进行说明。如图1所示，准备引线框架4，该引线框架4具有搭载了半导体元件6a的芯片焊盘4a(工序(a))。更具体地说，在引线框架4的芯片焊盘4a之上载置2个半导体元件6a，利用焊料3将芯片焊盘4a的上表面和2个半导体元件6a接合。在引线框架5的芯片焊盘5a之上载置半导体元件6b，利用焊料3将芯片焊盘5a的上表面和半导体元件6b接合。此外，在引线框架4搭载的半导体元件6a的个数不限定于2个。
对引线框架4和半导体元件6a进行导线连接，并且对引线框架5和半导体元件6b进行导线连接。更具体地说，分别利用导线1(导线配线)将半导体元件6a彼此、图1中左侧的半导体元件6a和引线框架4连接。另外，分别由导线2将图1中右侧的半导体元件6a和半导体元件6b、半导体元件6b和引线框架5连接。并且，利用焊料将散热件(省略图示)接合于引线框架4的芯片焊盘4a的下表面。即，在工序(a)中，制作出完成至导线键合工序为止的成型对象物、即安装框架。
通过利用模塑树脂对上述内部构造进行集中封装，从而实现相对于外部气体的保护、绝缘以及散热的功能。特别地，位于芯片焊盘4a或者散热件下侧的模塑树脂是实现绝缘及散热的功能的重要部位。为了实现上述功能，在成型后，以在位于芯片焊盘4a或者散热件下侧的模塑树脂不产生空隙的方式设为与设计目标一致的厚度是重要的。
然后，在模具9内，将树脂7配置至预先确定的第1高度(设计值)为止(工序(b))。以使树脂7与芯片焊盘4a的下侧相接触的方式，将工序(a)中准备的引线框架4、5配置于模具9内(工序(c))。在这里，所谓芯片焊盘4a的下侧，在芯片焊盘4a的下表面处接合有散热件的情况下是指散热件的下端，在芯片焊盘4a的下表面处并未接合有散热件的情况下是指芯片焊盘4a的下端。即，在工序(c)中，将完成至导线键合工序为止的安装框架设置于模具9内的规定位置。
引线框架4以使外部引线部与内部引线部相比位于上方的方式弯曲，外部引线部由下模具9a和上模具9b(参照图2(a))进行夹持。另外，引线框架5形成为直线状。就引线框架5而言，由于外部引线部由上模具9b和下模具9a进行夹持，内部引线部与引线框架4的内部引线部相比位于上方，因此树脂7不与引线框架5的芯片焊盘5a的下端相接触。
如图2(a)所示，在利用模具9进行合模后，通过利用传递模塑成型法从侧浇口9c将树脂8在模具9内注入至树脂7的上侧，从而进行填充(工序(d))。通过在芯片焊盘4a的下侧预先配置树脂7，从而熔接缝到达至气孔10的周边部，该气孔10位于引线框架5的上侧。然后，如图2(b)所示，通过使树脂7和树脂8硬化，从而成型(工序(e))。在这里，粒状的树脂7和液状的树脂8硬化，分别成为模塑树脂7a和模塑树脂8a。
然后，在经过用于使树脂7和树脂8完全硬化的加热工序后，经过连结杆(tie bar)等框架多余部分的切断、引线端子的成型以及产品测试等，完成产品。
如上所述，在实施方式1所涉及的半导体装置的制造方法中，通过在成型前预先配置粒状的树脂7，以使树脂7与芯片焊盘4a的下侧相接触的方式将利用导线1连接的半导体元件6a及引线框架4配置于模具9内后，将树脂8填充于树脂7的上侧，使树脂7及树脂8硬化，从而成型。具体地说，通过从模具9的侧浇口9c注入树脂8而进行填充，一边由树脂8对树脂7进行压缩，一边成型。
因此，由于能够防止在散热件的正下方产生熔接缝，因此能够避免半导体装置的绝缘不良。另外，由于不需要在封装件表面设置切口部等堤部，因此能够抑制封装件强度的下降。并且，由于不需要在封装件表面设置切口部等堤部，另外，利用具有一定厚度的树脂8将导线1、2封装，因此不需要使封装件厚度变厚。由此，能够实现封装件的小型化，并且能够抑制半导体装置的制造成本。
另外，即使在成型前在粒状的树脂7之间可能产生空隙的情况下，通过设置模具9内的抽真空时间，从而也能够抑制在成型后产生空隙。
下面，对使用实施方式1所涉及的半导体装置的制造方法制造的半导体装置、和在芯片焊盘下侧配置了绝缘片的情况下的半导体装置进行比较。就在芯片焊盘下侧配置了绝缘片的情况下的半导体装置而言，由于绝缘片具有高散热特性(2至3W/m·K)、以及高绝缘特性，因此填料的材料成本高。另外，由于绝缘片在成型时需要与芯片焊盘或者散热件等金属部件粘接，因此上述绝缘片的制造是困难的，制造成本增高。
与此相对，在像使用实施方式1所涉及的半导体装置的制造方法制造的半导体装置这样的、在芯片焊盘下侧存在模塑树脂的集中模塑成型品的情况下，以下方面是有利的。在芯片焊盘下侧的树脂的树脂厚度为200μm左右、且满足树脂的热传导率为2W/m·K左右这一散热功能的封装件中，通过选择高散热模塑树脂(2W/m·K)，从而与配置了绝缘片的情况相比，能够实现低成本化。另外，能够减少直接材料的种类、对处理(装置)进行简化，能够实现低成本化。
另外，在模具9内，由于能够将粉末状或者破碎状的树脂7配置至第1高度为止，因此能够从满足材料成本或者特性(绝缘特性或者散热特性)的各种形态的树脂中选择最佳的树脂。
另外，在模具9内，能够将与树脂8相比具有较高的绝缘特性的树脂7配置至第1高度为止。能够采用分子量大、介电常数低的环氧树脂作为具有高绝缘特性的树脂。在该情况下，通过在需要绝缘功能的芯片焊盘4a的下侧局部地配置具有高绝缘特性的树脂7，从而进一步得到高绝缘特性及低成本化的效果。
对此进行详细说明。在搭载了半导体元件的功率模块、特别是搭载了进行高温动作的SiC芯片的功率模块中，需要经由芯片下侧的芯片焊盘及散热件相对于冷却鳍片进一步进行绝缘。芯片焊盘及散热件下侧的树脂优选由高绝缘材料构成，但是价格高。由于在功率模块的封装树脂整体使用上述树脂的情况下材料成本增高，因此通过使得树脂仅在芯片焊盘下侧局部地使用具有高绝缘特性的材料，从而能够实现满足高绝缘特性和低成本的功率模块。
另外，在模具9内，能够将与树脂8相比具有较高的散热特性的树脂7配置至第1高度为止。能够使用将填料粒径大的树脂、以及填料粒径细小的树脂组合得到的最密填充构造的树脂作为具有高散热特性的树脂。在该情况下，通过在需要散热功能的芯片焊盘4a的下侧局部地配置高散热树脂，从而进一步得到低热阻化及低成本化的效果。
对此进行详细说明。在搭载了半导体元件的功率模块、特别是搭载了进行高温动作的SiC芯片的功率模块中，需要经由芯片下侧的芯片焊盘或者散热件向冷却鳍片进一步进行散热。芯片焊盘下侧的树脂优选由高散热材料构成，但是价格高。由于在功率模块的封装树脂整体使用上述树脂的情况下材料成本增高，因此通过使得树脂仅在芯片焊盘的下侧局部地使用高散热材料，从而能够实现满足高散热特性和低成本的功率模块。
如图3所示，还能够采用上浇口方式。图3是表示在实施方式1的变形例所涉及的半导体装置的制造方法中将树脂8注入至模具9内的状态的剖视图。模具9具有用于从半导体元件6a、6b的上方注入树脂8的上浇口9d以取代侧浇口9c。通过从模具9的上浇口9d注入树脂8而进行填充，一边由树脂8将树脂7均匀地压缩，一边成型。通过从半导体元件6a、6b的上方注入树脂8，从而与利用侧浇口方式进行注入时相比，由于树脂8相对于导线1、2的移动距离减小，因此能够抑制导线变形。
＜实施方式2＞
下面，对实施方式2所涉及的半导体装置的制造方法进行说明。图4是表示在实施方式2所涉及的半导体装置的制造方法中利用上模型腔11对树脂8及树脂7进行压缩的状态的剖视图。此外，在实施方式2中，对与在实施方式1中说明过的结构要素相同的结构要素标注相同标号而省略说明。
在实施方式2中，树脂8形成为粒状。模具9具有下模具9a、上模具9b、以及上模型腔11。上模型腔11设置于上模具9b，通过相对于下模具9a向下方进行移动，从而对树脂8及树脂7进行压缩。
在模具9内配置了安装框架后，通过将形成为粒状的树脂8散布于模具9内而进行填充。在利用模具9进行合模后，通过使上模型腔11相对于下模具9a向下方进行移动，从而一边对树脂8及树脂7进行压缩，一边成型。
如上所述，在实施方式2所涉及的半导体装置的制造方法中，模具9具有：下模具9a，引线框架4、5配置于该下模具9a；以及上模型腔11，其通过相对于下模具9a向下方进行移动，从而对树脂8及树脂7进行压缩。通过将形成为粒状的树脂8散布于模具9内而进行填充，使上模型腔11相对于下模具9a向下方进行移动，从而一边对树脂8及树脂7进行压缩，一边成型。因此，由于通过上模型腔11的移动、而非传递方式对树脂8进行树脂压缩，从而与传递方式(侧浇口及上浇口)相比，树脂相对于导线1、2的移动距离明显减小，因此能够抑制导线变形。
＜实施方式3＞
下面，对实施方式3所涉及的半导体装置的制造方法进行说明。图5是表示在实施方式3所涉及的半导体装置的制造方法中将引线框架4、5配置于模具9内后的状态的剖视图，图6是表示在半导体装置的制造方法中利用可动销12进行暂时压缩的状态的剖视图，图7是表示在半导体装置的制造方法中将树脂8注入至模具9内后、将可动销12从模具9拔出后的状态的剖视图。此外，在实施方式3中，对与在实施方式1、2中说明过的结构要素相同的结构要素标注相同标号而省略说明。
在实施方式3中，使用用于将芯片焊盘4a向下侧按压的可动销12对树脂7进行暂时压缩。如图5所示，在模具9内，例如将树脂7配置至第1高度的1.5倍的高度即第2高度为止。以使树脂7与芯片焊盘4a的下端相接触的方式将引线框架4配置于模具9内。在这里，第2高度是指，在将引线框架4配置于模具9内的状态下通过树脂7而使芯片焊盘4a向上侧挠曲的程度的高度，不限定于第1高度的1.5倍。
在利用模具9进行合模后，如图6所示，通过利用可动销12将芯片焊盘4a向下侧按压，从而以使树脂7的上表面成为第1高度的方式进行暂时压缩(工序(f))。通过对树脂7进行暂时压缩，从而能够消除树脂7中的空隙。然后，如图7所示，在模具9内，在通过将树脂8注入至树脂7的上侧而进行填充后，将可动销12从模具9拔出(工序(g))。然后，通过使树脂7及树脂8硬化，从而成型，但由于已将可动销12从模具9拔出，因此可动销12的形状不会残留于成型后的半导体装置。
如上所述，在实施方式3所涉及的半导体装置的制造方法中，在以使树脂7与芯片焊盘4a的下侧相接触的方式将引线框架4配置于模具9内后，通过利用用于将芯片焊盘4a向下侧按压的可动销12将芯片焊盘4a向下侧按压，从而对树脂7进行暂时压缩。在模具9内，在树脂7的上侧填充树脂8后，将可动销12从模具9内拔出。
在对位于芯片焊盘4a的正下方的树脂7进行成型时，如果仅凭借由传递模塑等产生的对树脂8的压力，则在成型后可能产生空隙(散热或者绝缘不良)，成品率不稳定。因此，通过采用实施方式3的方法，从而在成型后，能够极力消除芯片焊盘4a正下方的树脂7中的空隙，使树脂7的厚度与设计值一致，因此能够提高成品率。
＜实施方式4＞
下面，对实施方式4所涉及的半导体装置的制造方法进行说明。图8(a)是表示在实施方式4所涉及的半导体装置的制造方法中将树脂8注入至模具9内的状态的剖视图，图8(b)是表示树脂7及树脂8硬化后的状态的图。此外，在实施方式4中，对与在实施方式1至3中说明过的结构要素相同的结构要素标注相同标号而省略说明。
实施方式4是MAP模塑型的半导体装置的制造方法的例子。在这里，所谓MAP模塑，是指针对搭载了多个半导体元件6a的绝缘基板14而整体进行成型，在成型后，单片化为各个半导体装置。如图8(a)、(b)所示，准备搭载了多个半导体元件6a的单片化之前的绝缘基板14。在这里，对绝缘基板14进行说明。金属图案13固定于绝缘基板14的上表面和下表面，多个半导体元件6a通过焊料3与上侧的金属图案13的上表面接合。
然后，在模具9内，将树脂7配置至第1高度为止。以使树脂7与绝缘基板14的下侧相接触的方式将绝缘基板14配置于模具9内。更具体地说，绝缘基板14的宽度方向的端部由上模具9b和下模具9a进行夹持，树脂7与在绝缘基板14的下表面固定的金属图案13的下端相接触。
然后，在模具9内，通过经由绝缘基板14的上表面在树脂7的上侧注入树脂8而进行填充，一边由树脂8对树脂7进行压缩，一边成型。
如上所述，在实施方式4所涉及的半导体装置的制造方法中，准备搭载了多个半导体元件6a的单片化之前的绝缘基板14，在模具9内，在配置了树脂7后，以使树脂7与绝缘基板14的下侧相接触的方式，将绝缘基板14配置于模具9内。
在成型后由旋转刀片等进行单片化的MAP模塑型的半导体装置的情况下，通常，仅对绝缘基板上侧的内部材料进行封装。其理由在于，由于模塑树脂向绝缘基板正下方的注入不稳定，因此仅压缩成型的话，粒状的树脂彼此的聚集性(packing property)低，容易产生空隙。根据实施方式4所涉及的半导体装置的制造方法，绝缘基板14的下侧也能够利用模塑树脂进行封装，而不产生由熔接缝导致的空隙。
详细地说明了本发明，但上述说明在所有方面均为例示，本发明不限定于此。可以理解为能够不超出本发明的范围的条件下想到未例示的无数变形例。
此外，本发明在本发明的范围内能够对各实施方式自由地进行组合，或者对各实施方式适当地进行变形、省略。
标号的说明
4引线框架，4a芯片焊盘，6a半导体元件，7树脂(第1树脂)，8树脂(第2树脂)，9模具，9a下模具，9c侧浇口，9d上浇口，11上模型腔，12可动销，14绝缘基板。

Claims (9)

1.一种半导体装置的制造方法，其具有下述工序，即：
(a)准备引线框架(4)，该引线框架(4)具有搭载了半导体元件(6a)的芯片焊盘(4a)；
(b)在模具(9)内配置粒状的第1树脂(7)；
(c)以使所述第1树脂(7)与所述芯片焊盘(4a)的下侧相接触的方式，将所述引线框架(4)配置于所述模具(9)内；
(d)在所述模具(9)内，在所述第1树脂(7)的上侧填充第2树脂(8)；以及
(e)通过使所述第1树脂(7)及所述第2树脂(8)硬化，从而成型。
2.根据权利要求1所述的半导体装置的制造方法，其中，
所述工序(b)是下述工序，即，在模具(9)内，配置粉末状或者破碎状的所述第1树脂(7)。
3.根据权利要求1所述的半导体装置的制造方法，其中，
所述模具(9)具有侧浇口(9c)，该侧浇口(9c)用于从所述半导体元件(6a)的侧方注入所述第2树脂(8)，
所述工序(d)是下述工序，即，通过从所述模具(9)的所述侧浇口(9c)注入所述第2树脂(8)而进行填充，
所述工序(e)是下述工序，即，一边由所述第2树脂(8)对所述第1树脂(7)进行压缩，一边成型。
4.根据权利要求1所述的半导体装置的制造方法，其中，
所述模具(9)具有上浇口(9d)，该上浇口(9d)用于从所述半导体元件(6a)的上方注入所述第2树脂(8)，
所述工序(d)是下述工序，即，通过从所述模具(9)的所述上浇口(9d)注入所述第2树脂(8)而进行填充，
所述工序(e)是下述工序，即，一边由所述第2树脂(8)对所述第1树脂(7)进行压缩，一边成型。
5.根据权利要求1所述的半导体装置的制造方法，其中，
所述模具(9)具有：下模具(9a)，所述引线框架(4)配置于该下模具(9a)；以及上模型腔(11)，其通过相对于所述下模具(9a)向下方进行移动，从而对所述第2树脂(8)及所述第1树脂(7)进行压缩，
所述工序(d)是下述工序，即，通过将形成为粒状的所述第2树脂(8)散布于所述模具(9)内而进行填充，
所述工序(e)是下述工序，即，通过使所述上模型腔(11)相对于所述下模具(9a)向下方进行移动，从而一边对所述第2树脂(8)及所述第1树脂(7)进行压缩，一边成型。
6.根据权利要求1所述的半导体装置的制造方法，其中，
所述工序(b)是下述工序，即，在模具(9)内，配置与所述第2树脂(8)相比具有较高的绝缘特性的所述第1树脂(7)。
7.根据权利要求1所述的半导体装置的制造方法，其中，
所述工序(b)是下述工序，即，在模具(9)内，配置与所述第2树脂(8)相比具有较高的散热特性的所述第1树脂(7)。
8.根据权利要求1所述的半导体装置的制造方法，其中，还具有下述工序，即：
(f)在所述工序(c)之后，通过利用用于将所述芯片焊盘(4a)向下侧按压的可动销(12)将所述芯片焊盘(4a)向下侧按压，从而对所述第1树脂进行暂时压缩；以及
(g)在所述工序(d)之后，将所述可动销(12)从所述模具(9)内拔出。
9.根据权利要求1所述的半导体装置的制造方法，其中，
所述工序(a)是下述工序，即，取代所述引线框架(4a)而准备搭载了多个半导体元件(6a)的单片化之前的绝缘基板(14)，
所述工序(c)是下述工序，即，以使所述第1树脂(7)与所述绝缘基板(14)的下侧相接触的方式，将所述绝缘基板(14)配置于所述模具(9)内。
CN201480078854.XA 2014-05-14 2014-05-14 半导体装置的制造方法 Pending CN106463417A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/062829 WO2015173906A1 (ja) 2014-05-14 2014-05-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN106463417A true CN106463417A (zh) 2017-02-22

Family

ID=54479476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480078854.XA Pending CN106463417A (zh) 2014-05-14 2014-05-14 半导体装置的制造方法

Country Status (6)

Country Link
US (1) US10043680B2 (zh)
JP (1) JP6469660B2 (zh)
KR (1) KR20160138299A (zh)
CN (1) CN106463417A (zh)
DE (1) DE112014006653B4 (zh)
WO (1) WO2015173906A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695167A (zh) * 2017-03-31 2018-10-23 瑞萨电子株式会社 半导体装置的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6667401B2 (ja) * 2016-08-19 2020-03-18 三菱電機株式会社 電力用半導体装置の製造方法
WO2018154744A1 (ja) * 2017-02-27 2018-08-30 三菱電機株式会社 半導体装置、半導体装置の製造方法
US10873015B2 (en) * 2018-03-01 2020-12-22 Nichia Corporation Light emitting device and method of manufacturing the light emitting device
JP2022085131A (ja) 2020-11-27 2022-06-08 三菱電機株式会社 半導体モジュールおよび半導体モジュールの製造方法
EP4362070A1 (en) * 2022-10-31 2024-05-01 Infineon Technologies Austria AG Semiconductor package with molded heat dissipation plate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150755A (ja) * 1985-12-25 1987-07-04 Hitachi Ltd 電子装置およびその製造方法
JPH05198707A (ja) * 1992-01-22 1993-08-06 Nec Kyushu Ltd 半導体装置の製造方法
JPH0837270A (ja) * 1994-07-26 1996-02-06 Hitachi Ltd 半導体装置およびその製造方法
CN1983574A (zh) * 2005-12-12 2007-06-20 三菱电机株式会社 半导体器件以及半导体器件的树脂密封用模具
JP2014036046A (ja) * 2012-08-07 2014-02-24 Denso Corp モールドパッケージおよびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0434958A (ja) 1990-05-31 1992-02-05 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
JP3199963B2 (ja) 1994-10-06 2001-08-20 株式会社東芝 半導体装置の製造方法
JP3897478B2 (ja) * 1999-03-31 2007-03-22 松下電器産業株式会社 樹脂封止型半導体装置の製造装置及びその製造方法
JP4007741B2 (ja) 2000-01-12 2007-11-14 三菱電機株式会社 半導体装置
JP3784684B2 (ja) 2001-10-04 2006-06-14 三菱電機株式会社 樹脂パッケージ型半導体装置の製造方法
JP4553813B2 (ja) 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US8217115B2 (en) 2006-10-30 2012-07-10 Sumitomo Bakelite Company, Ltd Liquid resin composition, semiconductor wafer having adhesive layer, semiconductor element having adhesive layer, semiconductor package, process for manufacturing semiconductor element and process for manufacturing semiconductor package
JP5285285B2 (ja) 2008-01-29 2013-09-11 Ｔｏｗａ株式会社 半導体チップの圧縮成形方法
WO2010067538A1 (ja) * 2008-12-10 2010-06-17 住友ベークライト株式会社 顆粒状の半導体封止用エポキシ樹脂組成物ならびにそれを用いた半導体装置及び半導体装置の製造方法
JP2010162710A (ja) * 2009-01-13 2010-07-29 Sumitomo Heavy Ind Ltd 樹脂封止装置及び樹脂封止方法
JP5313047B2 (ja) * 2009-05-28 2013-10-09 Ｔｏｗａ株式会社 電子部品の樹脂封止用の成形型及び樹脂封止方法
JP5150597B2 (ja) * 2009-10-08 2013-02-20 新電元工業株式会社 半導体パッケージ及びその製造方法
CN102918115A (zh) 2010-06-17 2013-02-06 日立化成工业株式会社 树脂糊剂组合物
JP5563917B2 (ja) 2010-07-22 2014-07-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置及びその製造方法
JP4965715B1 (ja) 2011-02-03 2012-07-04 ナミックス株式会社 エポキシ樹脂組成物およびそれを用いた半導体封止材
JP5811492B2 (ja) 2011-04-28 2015-11-11 三菱化学株式会社 デバイス製造方法
JP2014187209A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
KR101634064B1 (ko) * 2013-09-30 2016-06-27 린텍 가부시키가이샤 수지막 형성용 복합 시트
JP6191453B2 (ja) * 2013-12-27 2017-09-06 日亜化学工業株式会社 発光装置
WO2016166834A1 (ja) * 2015-04-15 2016-10-20 三菱電機株式会社 半導体装置
JP2017147272A (ja) * 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150755A (ja) * 1985-12-25 1987-07-04 Hitachi Ltd 電子装置およびその製造方法
JPH05198707A (ja) * 1992-01-22 1993-08-06 Nec Kyushu Ltd 半導体装置の製造方法
JPH0837270A (ja) * 1994-07-26 1996-02-06 Hitachi Ltd 半導体装置およびその製造方法
CN1983574A (zh) * 2005-12-12 2007-06-20 三菱电机株式会社 半导体器件以及半导体器件的树脂密封用模具
JP2014036046A (ja) * 2012-08-07 2014-02-24 Denso Corp モールドパッケージおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695167A (zh) * 2017-03-31 2018-10-23 瑞萨电子株式会社 半导体装置的制造方法
CN108695167B (zh) * 2017-03-31 2023-09-29 瑞萨电子株式会社 半导体装置的制造方法

Also Published As

Publication number Publication date
JP6469660B2 (ja) 2019-02-13
US10043680B2 (en) 2018-08-07
DE112014006653B4 (de) 2023-06-29
KR20160138299A (ko) 2016-12-02
DE112014006653T5 (de) 2017-01-26
US20170004981A1 (en) 2017-01-05
JPWO2015173906A1 (ja) 2017-04-20
WO2015173906A1 (ja) 2015-11-19

Similar Documents

Publication Publication Date Title
CN106463417A (zh) 半导体装置的制造方法
CN103681543B (zh) 倒装芯片封装的矩阵盖散热器
US8558367B2 (en) Semiconductor module
US8624408B2 (en) Circuit device and method of manufacturing the same
CN107078127B (zh) 电力用半导体装置及其制造方法
US20120326289A1 (en) Semiconductor device and method of manufacturing the same
KR101236141B1 (ko) 회로 장치의 제조 방법
JP6183226B2 (ja) 電力用半導体装置の製造方法
CN110444525A (zh) 半导体功率器件的封装件及封装半导体功率器件的方法
CN108604578A (zh) 电力用半导体装置及其制造方法
CN107204296A (zh) 模制产品的制造方法及模制产品
JP4463146B2 (ja) 半導体装置の製造方法
CN108431950A (zh) 半导体装置及其制造方法
CN108417499A (zh) 空腔封装结构及其制造方法
JP5542318B2 (ja) 樹脂シートおよびそれを用いた回路装置の製造方法
JP4039298B2 (ja) 樹脂封止型半導体装置およびその製造方法ならびに成形型
CN103700596A (zh) 减少模封胶体内气泡的压缩模封方法与装置
CN105531816B (zh) 半导体装置及其制造方法
CN108321092A (zh) 电路部件的制造方法和电路部件
CN103855103A (zh) 半导体装置及其制造方法
CN209232767U (zh) 一种新型半导体封装结构
JP5308107B2 (ja) 回路装置の製造方法
CN102148168B (zh) 制造具有改进抬升的半导体封装的方法
CN104465588A (zh) 具有应力释放和散热器的半导体封装件
KR20000011664A (ko) 반도체장치및그제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170222