JPH0837270A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0837270A
JPH0837270A JP6173844A JP17384494A JPH0837270A JP H0837270 A JPH0837270 A JP H0837270A JP 6173844 A JP6173844 A JP 6173844A JP 17384494 A JP17384494 A JP 17384494A JP H0837270 A JPH0837270 A JP H0837270A
Authority
JP
Japan
Prior art keywords
tab
semiconductor device
resin
semiconductor chip
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6173844A
Other languages
English (en)
Inventor
Yukihiro Sato
幸弘 佐藤
Kazuo Shimizu
一男 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP6173844A priority Critical patent/JPH0837270A/ja
Publication of JPH0837270A publication Critical patent/JPH0837270A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 構成および工程を複雑化することなく、タブ
および半導体チップの樹脂封止を安定かつ高精度に行え
るようにし、これにより半導体装置の信頼性を高める。 【構成】 半導体チップの搭載ベースとなるタブの周辺
角部またはタブ吊りリードとの接続部にそれぞれ固定ピ
ンを当接させるための幅広のタブ固定エリアを設ける。 【効果】 TSOP(薄型トランスファー・ーモールド
・パッケージ)構造の樹脂厚み安定かつ高精度化でき
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置、さらには
薄型トランスファーモールド・パッケージ構造を有する
半導体装置に適用して有効な技術に関するものであっ
て、たとえば大容量半導体メモリーあるいはマイクロプ
ロセッサなどに利用して有効な技術に関するものであ
る。
【0002】
【従来の技術】メモリーやMPU(マイクロプロセッ
サ)などの半導体装置の外形を薄型化するパッケージ構
造として、図4の(A)(B)に示すように、パッケー
ジ外形8をなすモールド樹脂の厚みを小さくした薄型ト
ランスファー・パッケージ(TSOP)構造がある。
【0003】このTSOP構造は、半導体チップ7が搭
載されたタブ6を、そのタブ6の両端に連接するタブ吊
りリード3によって金型内の所定位置に保持させ、この
状態で金型内に樹脂を注入して硬化させることにより得
られる。
【0004】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
【0005】すなわち、タブ6およびこのタブ6に搭載
された半導体チップ7を金型内で樹脂封止するに際し、
金型内でのタブ6が所定位置からずれたり、あるいは傾
いたりすることがあると、半導体チップ7の一部がパッ
ケージから覗いたり、あるいはチップ7を覆う樹脂の厚
みが均一でなくなったりして、半導体装置の信頼性が著
しく低下してしまうという問題が生じる。
【0006】つまり、上述したTSOP構造の半導体装
置では、金型内でのタブの位置および平行度を高精度に
安定させなければならないが、これをタブ吊りリード3
だけでもって行うことはきわめて困難であることが判明
した。
【0007】そこで、本発明者らは、パワートランジス
タやパワーICに用いられている放熱部絶縁封止方式い
わゆるフルパック方式のパッケージ構造を、上述したタ
ブ搭載型の半導体装置に適用することを検討した。
【0008】この放熱部絶縁封止型のパッケージ構造
は、図5にその概略を示すように、半導体チップ7を放
熱板60と共に金型11内で樹脂封止するに際し、上記
放熱板60を金型11内にて上側固定ピン91と下側固
定ピン92により位置決めし、この状態にて金型11内
への樹脂注入(矢印)を行い、注入した樹脂が硬化する
直前に上記固定ピン91,92を抜くことにより形成さ
れる(たとえば特開平2−18040号公報参照)。
【0009】このようにして放熱板60の放熱面までも
樹脂で薄く覆って絶縁したパワートランジスタあるいは
パワーICは、マイカ絶縁シートや絶縁ブッシュを使用
することなく、金属製のヒートシンクに直接取り付けて
使用することができる。
【0010】ところが、この放熱部絶縁封止型のパッケ
ージ構造を図4に示したようなTSOP構造の半導体装
置に適用しようとしたところ、次のような問題を生じる
ことが判明した。
【0011】すなわち、放熱部絶縁封止型パッケージ構
造の場合は、半導体チップ7の搭載ベースとなる放熱板
60が、放熱という機能を得る必要性から、かなり分厚
い金属板で構成されていて、それ自体が十分に大きな剛
性をもっている。したがって、図5に示すように、上側
固定ピン91と下側固定ピン92をそれぞれ別々に配置
することで、放熱版60の全体を正確かつ安定に位置決
めさせることが比較的簡単にできる。
【0012】しかし、図4に示したようなTSOP構造
の半導体装置の場合は、半導体チップ7の搭載ベースと
なるタブ6が非常に薄い金属板で構成されていて、上記
放熱板60のような剛性は期待できない。このため、そ
のタブ6を、図5のように配置された固定ピン91,9
2で押さえると、その固定ピン91,92からの押圧力
でもってタブ6自身がたわみ変形してしまう。
【0013】さらに、タブ6に搭載された半導体チップ
7はタブ6の表面積の大部分を占めるため、このタブ6
を固定ピンで押さえようとしても、タブ6を安定かつ高
精度に固定するのに適した位置を確保することが難し
い、という問題も生じる。
【0014】つまり、図5に示した放熱部絶縁封止型の
パッケージ構造は、図5に示したTSOP構造にそのま
までは適用できないことが判明した。
【0015】本発明の目的は、構成および工程を複雑化
することなく、タブおよび半導体チップの樹脂封止を安
定かつ高精度に行えるようにし、これにより半導体装置
の信頼性を高める、という技術を提供することにある。
【0016】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【0017】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【0018】すなわち、半導体チップの搭載ベースとな
るタブの周辺角部またはタブ吊りリードとの接続部にそ
れぞれ固定ピンを当接させるための幅広のタブ固定エリ
アを設ける、というものである。
【0019】
【作用】上述した手段によれば、樹脂モールド用金型内
での固定ピンによるタブの固定を安定かつ高精度に行な
わせることができる。
【0020】これにより、構成および工程を複雑化する
ことなく、タブおよび半導体チップの樹脂封止を安定か
つ高精度に行わせて半導体装置の信頼性を高める、とい
う目的が達成される。
【0021】
【実施例】以下、本発明の好適な実施例を図面を参照し
ながら説明する。
【0022】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。
【0023】図1は本発明の技術が適用された半導体装
置の第1の実施例を示す。
【0024】同図はリードフレーム部分での平面状態を
示したしたものであって、1はアウターリード、2はイ
ンナーリード、3はタブ吊りリード、4はタブ固定エリ
ア、5はボンディングワイヤ、6はタブ、7は半導体チ
ップ、8は樹脂によるパッケージ外形、10はタブ吊り
下げエリアである。
【0025】ここで、図1に示した半導体装置は、タブ
6およびこのタブ6に搭載された半導体チップ7の全体
を覆うエポキシ系モールド樹脂の厚みを小さくことによ
り薄型化をはかったTSOP(薄型トランスファーモー
ルド・パッケージ)構造を有する半導体装置であって、
タブ6は半導体チップ7よりもわずかに大きい長方形に
打ち抜き加工され、その周辺角部にはそれぞれ幅広のタ
ブ固定エリア4が一体に設けられている。
【0026】図2は、図1に示した半導体装置の一製造
工程段階を切断面図で示したものであって、11は金
型、91は上側固定ピン、92は下側固定ピンである。
上側固定ピン91と下側固定ピン92は互いに先端同士
が当接するように配置されている。図中の矢印は樹脂の
注入方向を示す。
【0027】図1に示した半導体装置のTSOP構造
は、図2に示すように、金型11内にて、半導体チップ
7が搭載されたタブ6の複数個所をそれぞれ、互いに先
端同士が当接するように配置された上側固定ピン91と
下側固定ピン92により上下両方向から定位置に挟持さ
せ、この状態にて金型11内への樹脂注入を行い、注入
した樹脂が硬化する直前に上記固定ピン91,92を抜
くことにより形成される。
【0028】このように、互いに先端同士が当接するよ
うに配置された上側固定ピン91と下側固定ピン92の
間にタブ6を挟み込んで固定することにより、タブ6は
その固定ピン91,92によってたわみ変形することな
く、安定かつ高精度に位置決めされるようになる。
【0029】これにより、構成および工程を複雑化する
ことなく、タブ6および半導体チップ7の樹脂封止を安
定かつ高精度に行わせて半導体装置の信頼性を高めるこ
とができるようになる。
【0030】さらに、上下固定ピン91,92によるタ
ブ6の挟持を、そのタブ6の周辺角部にそれぞれ一体に
設けられた幅広のタブ固定エリア4にて行うことによ
り、タブ6はその4隅にて高精度に位置決めされるよう
になり、これによりTSOPの樹脂厚みを一層薄く精密
に制御することが可能になる。タブ固定エリア4が周辺
角部にあることにより、タブ6上に搭載される半導体チ
ップ7の面積も確保することができる。
【0031】また、図2において、上下固定ピン91,
92はそれぞれタブ6側に当接する部分が細くなるテー
パー状に形成されているが、これにより固定ピン91,
92の引き抜きおよび固定ピン91,92を引き抜いた
跡への樹脂の充填が円滑に行われるようになる。これと
ともに、固定ピン91,92が当接するタブ固定エリア
4の面積を小さくして、インナーリード2の引き回しが
複雑になるのを避けることができる。
【0032】図3は本発明の技術が適用された半導体装
置の第2の実施例を示す。
【0033】この第3の実施例では、上記タブ固定エリ
ア4が、タブ6の周辺角部ではなく、タブ6とタブ吊り
リード3の接続部に設けられている。この位置はインナ
リード2に対する位置干渉がほとんどなく、したがって
インナーリード2の引き回しパターンをほとんど変更す
ることなく、かつタブ6上に搭載される半導体チップ7
の面積も十分に確保しつつ、信頼性の高いTSOP構造
を得ることができる。また、金型内への樹脂注入に際
し、タブ6とタブ吊りリード3の接続部は注入樹脂の流
動圧力により動きやすいところであるが、この部分にタ
ブ固定エリア4を設けて上下固定ピンで固定することに
より、少ない固定個所でもって比較的安定かつ高精度な
位置決めを行うことができる。
【0034】以上、本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【0035】たとえば、タブ固定エリア4は、要すれ
ば、タブ6の周辺角部とタブ吊りリード3の接続部の両
方に設けてもよい。
【0036】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野である、タ
ブ吊り付のリードフレームを使用した半導体装置に適用
した場合について説明したが、それに限定されるもので
はなく、たとえばタブ吊りなしのリードフレームを使用
する半導体装置にも適用できる。
【0037】
【発明の効果】本願において開示される発明のうち、代
表的なものの効果を簡単に説明すれば、下記のとおりで
ある。
【0038】すなわち、構成および工程を複雑化するこ
となく、タブおよび半導体チップの樹脂封止を安定かつ
高精度に行わせて半導体装置の信頼性を高めることがで
きる、という効果が得られる。
【図面の簡単な説明】
【図1】本発明の技術が適用された半導体装置の第1の
実施例を示す平面図
【図2】図1に示した半導体装置の一製造工程段階を示
す切断面図
【図3】本発明の第2の実施例を示す平面図
【図4】本発明に係るTSOP構造の半導体装置を示す
斜視図および切断面図
【図5】放熱部絶縁封止型パッケージ構造の製造方法を
示す切断面図
【符号の説明】
1 アウターリード 2 インナーリード 3 タブ吊りリード 4 タブ固定エリア 5 ボンディングワイヤ 6 タブ 7 半導体チップ 8 パッケージ外形(樹脂) 10 タブ吊り下げエリア

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 タブおよびこのタブに搭載された半導体
    チップの全体を覆うモールド樹脂を有する半導体装置で
    あって、タブの周辺部にタブ固定エリアが設けられてい
    ることを特徴とする半導体装置。
  2. 【請求項2】 タブおよびこのタブに搭載された半導体
    チップの全体を覆うモールド樹脂を有する半導体装置で
    あって、タブとタブ吊りリードの接続部に幅広のタブ固
    定エリアが設けられていることを特徴とする半導体装
    置。
  3. 【請求項3】 タブおよびこのタブに搭載された半導体
    チップを金型内で樹脂封止するに際し、上記タブの複数
    個所を上側固定ピンと下側固定ピンにより上下両方向か
    ら定位置に挟持させ、この状態にて金型内への樹脂注入
    を行い、注入した樹脂が硬化する直前に上記固定ピンを
    抜くことにより、トランスファーモールド・パッケージ
    構造を形成することを特徴とする半導体装置製造方法。
  4. 【請求項4】 上下固定ピンによるタブの挟持は、タブ
    の周辺角部にそれぞれ一体形成された幅広のタブ固定エ
    リアにて行うことを特徴とする請求項3に記載の半導体
    装置製造方法。
  5. 【請求項5】 上下固定ピンによるタブの挟持は、タブ
    とタブ吊りリードの接続部に一体形成された幅広のタブ
    固定エリアにて行うことを特徴とする請求項3または4
    に記載の半導体装置製造方法。
  6. 【請求項6】 上下固定ピンはそれぞれタブ側に当接す
    る部分が細くなるテーパー状に形成されていることを特
    徴とする請求項3から5までのいずれかに記載の半導体
    装置製造方法。
JP6173844A 1994-07-26 1994-07-26 半導体装置およびその製造方法 Pending JPH0837270A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6173844A JPH0837270A (ja) 1994-07-26 1994-07-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6173844A JPH0837270A (ja) 1994-07-26 1994-07-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0837270A true JPH0837270A (ja) 1996-02-06

Family

ID=15968214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6173844A Pending JPH0837270A (ja) 1994-07-26 1994-07-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0837270A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463417A (zh) * 2014-05-14 2017-02-22 三菱电机株式会社 半导体装置的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463417A (zh) * 2014-05-14 2017-02-22 三菱电机株式会社 半导体装置的制造方法
JPWO2015173906A1 (ja) * 2014-05-14 2017-04-20 三菱電機株式会社 半導体装置の製造方法
US10043680B2 (en) 2014-05-14 2018-08-07 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
DE112014006653B4 (de) 2014-05-14 2023-06-29 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Halbleiteranordnung

Similar Documents

Publication Publication Date Title
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
US6208023B1 (en) Lead frame for use with an RF powered semiconductor
JP2602076B2 (ja) 半導体装置用リードフレーム
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
KR930020649A (ko) 리이드프레임 및 그것을 사용한 반도체집적회로장치와 그 제조방법
KR100225333B1 (ko) 리이드프레임및반도체장치
JPH1167809A (ja) 半導体装置
US6677665B2 (en) Dual-die integrated circuit package
KR100428271B1 (ko) 집적회로패키지와그제조방법
US10804118B2 (en) Resin encapsulating mold and method of manufacturing semiconductor device
JPH03108744A (ja) 樹脂封止型半導体装置
US5874783A (en) Semiconductor device having the inner end of connector leads displaced onto the surface of semiconductor chip
JP3482702B2 (ja) プラスチックパッケージ内のヒートシンクとして機能する基台
JPH0815165B2 (ja) 樹脂絶縁型半導体装置の製造方法
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
US5714799A (en) Resin-sealed type semiconductor device having an unoccupied second die pad
JPH0837270A (ja) 半導体装置およびその製造方法
US20010042912A1 (en) Dual-die integrated circuit package
JPH0732216B2 (ja) 半導体装置
JP2582534B2 (ja) 半導体装置の製造方法
JPH05275570A (ja) 半導体装置
TW494556B (en) Semiconductor chip packaging structure with heat sink
KR100481927B1 (ko) 반도체패키지및그제조방법
KR100321149B1 (ko) 칩사이즈 패키지
KR200167587Y1 (ko) 반도체 패캐이지