KR200167587Y1 - 반도체 패캐이지 - Google Patents

반도체 패캐이지 Download PDF

Info

Publication number
KR200167587Y1
KR200167587Y1 KR2019970017179U KR19970017179U KR200167587Y1 KR 200167587 Y1 KR200167587 Y1 KR 200167587Y1 KR 2019970017179 U KR2019970017179 U KR 2019970017179U KR 19970017179 U KR19970017179 U KR 19970017179U KR 200167587 Y1 KR200167587 Y1 KR 200167587Y1
Authority
KR
South Korea
Prior art keywords
chip
present
semiconductor package
semiconductor
heat dissipation
Prior art date
Application number
KR2019970017179U
Other languages
English (en)
Other versions
KR19990003581U (ko
Inventor
박용준
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019970017179U priority Critical patent/KR200167587Y1/ko
Publication of KR19990003581U publication Critical patent/KR19990003581U/ko
Application granted granted Critical
Publication of KR200167587Y1 publication Critical patent/KR200167587Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

1. 청구범위에 기재된 고안이 속한 기술분야
본 고안은 반도체 패캐이지에 관한 것으로서, 특히 반도체 회로의 동작시 열 방출이 용이한 반도체 패캐이지에 관한 것이다.
2. 고안이 해결하고자 하는 기술적 과제
본 고안은 반도체 소자에서 발생하는 열을 외부로 효과적으로 방출하므로서 반도체 소자의 신뢰성을 향상시킬수 있는 반도체 패캐이지의 제공을 목적으로 한다.
3. 고안의 해결의 요지
본 고안은 칩의 열방출을 용이하게 하기 위하여 칩의 상 하부에 히트 스프래더를 부착한 것이 요지이다.
4. 고안의 중요한 용도
본 고안은 반도체 소자의 열방출을 용이하게 하여 반도체 소자의 신뢰성 향상에 이용된다.

Description

반도체 패캐이지
본 고안은 반도체 패캐이지에 관한 것으로서, 특히 반도체 회로의 동작시 열 방출이 용이한 반도체 패캐이지에 관한 것이다.
도1(a)은 일반적인 패캐이지의 단면도로서, 일반적인 반도체 패캐이지를 제조하기 위해서는 먼저 리드 프레임의 패드(11) 표면에 칩(10)을 부착시킨 후 칩(10)과 리드 프레임의 각 내부 리드(12a)를 와이어(13)로 연결하는 와이어 본딩(wire bonding) 공정을 실시하게 된다. 와이어 본딩 공정 이후 리드 프레임 상하부에 성형제(14)를 형성하는 몰딩공정을 실시하게 된다. 몰딩공정이후 성형제(14) 외부로 노출된 외부리드(12)에 대한 트리밍(trimming) 공정을 실시하고 기판으로의 실장을 위하여 외부 리드(12)를 절곡하는 포밍(forming)공정을 실시하므로서, 패캐이지가 완성된다.
그러나 상기와 같은 종래의 패캐이지는 몰딩공정에 이용되는 플라스틱 수지의 낮은 열전도로 특성으로 인하여 제품의 신뢰성이 저하되는 문제점이 있다. 따라서 열방출이 용이한 반도체 패캐이지의 고안이 요망되어져 왔다.
본 고안은 상기와 같은 문제점을 해결하기 위한 것으로서, 반도체 소자에서 발생하는 열을 외부로 효과적으로 방출하므로서 반도체 소자의 신뢰성을 향상시킬수 있는 반도체 패캐이지의 제공을 목적으로 한다.
이러한 본 발명의 목적은 상부에 범프가 형성된 칩이 제 1양면 테이프를 이용하여 리드 프래임 패드하부에 부착되며, 상기 리드 프래임 패드 상부에는 제 2양면 테이프를 이용하여 상부 히트 스프래더가 부착되고, 상기 범프와 외부리드들을 회로 패턴이 형성된 필름으로 연결되며, 상기 칩의 하부에는 하부 히트 스프래더가 부착되어 성형된것을 특징으로 하는 반도체 패캐이지에 의하여 달성된다.
도1은 일반적인 패캐이지의 단면도.
도2는 본 발명에 의한 패캐이지의 단면도.
도3은 본 발명에 의한 패캐이지의 평면도
* 도면의 주요부분에 대한 부호의 설명
10 : 칩 10a : 범프
11, 11a : 리드 프래임 패드 12 : 외부리드
12b : 패턴 12c : 필름
13 : 와이어 14, 14a : 성형재
15, 15a : 제 1테이프 및 제 2테이프
19 : 상부 히트 스프래더 19a : 하부 히트 스프래더
이하 첨부된 도면을 참조하여 본 고안을 상세히 설명한다.
도2는 본 발명에 의한 패캐이지의 단면도로서, 이하 본 발명에 의한 패캐이지의 제작 공정을 설명하면 다음과 같다. 우선, 칩(10) 상부에 범프(10a)를 형성한다. 이후 칩을 제 1양면 테이프(15)를 이용하여 리드 프래임 패드(11a)하부에 접착시킨다. 이때, 칩의 범프(10a) 부분에는 리드 프래임 패드(11a)가 미치지 않는다. 칩을 부착한 이후에, 범프(10a)와 외부 리드들의 구조에 맞게 회로 패턴이 형성된 필름(12c)을 칩(10)의 범프(10a)와 외부 리드들의 상부에 올려 놓고 열압착 방식으로 접착한다. 이렇게 접착하므로서 범프(10a)와 외부 리드(12)는 전기적으로 통하게 된다. 결국, 칩(10)이 필름(12c)과 외부 리드(12)를 통하여 외부와 연결되는 것이다. 한편, 열방출을 용이하게 하기 위하여 리드 프레임 패드(11a) 위에 제 2양면 테이프(15a)를 이용하여 상부 히트 스프레더(19: heat spreader: 방렬판)를 접착시킨다. 또한 열방출 효과를 더욱 향상하기 위하여 칩의 하부에도 하부 히트 스프래더(19a)를 삽입 후 성형재를 이용하여 몰딩공정을 실시한다.
도3은 본 발명에 의한 패캐이지가 기판에 실장된 모습의 평면도로서, 칩이(10)상부의 범프(10a)와, 외부 리드(12)와 대응되는 회로 패턴(12b)이 형성된 필름(12c)을 통하여, 외부리드와 전기적으로 연결되어 있음을 보여주고 있다.
상술한 바와 같이 본고안에 의하여 열 방출을 위한 히트 스프래더를 칩의 상하부에 접착하므로서, 칩 표면으로의 열 방출이 용이하게 함은 물론, 리드 프래임 패드도 열방출을 하는 효과가 기대된다. 따라서, 반도체 소자의 신뢰성 향상에 기여하는 효과가 크다.

Claims (1)

  1. 상부에 범프가 형성된 칩이 제 1양면 테이프를 이용하여 리드 프래임 패드하부에 부착되며, 상기 리드 프래임 패드 상부에는 제 2양면 테이프를 이용하여 상부 방열판이 부착되고, 상기 범프와 외부리드들을 회로 패턴이 형성된 필름으로 연결되며, 상기 칩의 하부에는 하부 방열판이 부착되어 성형된것을 특징으로 하는 반도체 패캐이지.
KR2019970017179U 1997-06-30 1997-06-30 반도체 패캐이지 KR200167587Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970017179U KR200167587Y1 (ko) 1997-06-30 1997-06-30 반도체 패캐이지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970017179U KR200167587Y1 (ko) 1997-06-30 1997-06-30 반도체 패캐이지

Publications (2)

Publication Number Publication Date
KR19990003581U KR19990003581U (ko) 1999-01-25
KR200167587Y1 true KR200167587Y1 (ko) 2000-02-01

Family

ID=19504870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970017179U KR200167587Y1 (ko) 1997-06-30 1997-06-30 반도체 패캐이지

Country Status (1)

Country Link
KR (1) KR200167587Y1 (ko)

Also Published As

Publication number Publication date
KR19990003581U (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
JP2547449B2 (ja) 合成樹脂被覆ピングリッドアレイパワーパッケイジ
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
JP2001313363A (ja) 樹脂封止型半導体装置
JPH07321252A (ja) 樹脂封止型半導体装置
KR101352233B1 (ko) 반도체 패키지 및 그 제조방법
US20070122943A1 (en) Method of making semiconductor package having exposed heat spreader
JP3628058B2 (ja) 樹脂封止型半導体装置
US20070290303A1 (en) Dual leadframe semiconductor device package
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR200167587Y1 (ko) 반도체 패캐이지
JP2004273946A (ja) 半導体装置
US20040000703A1 (en) Semiconductor package body having a lead frame with enhanced heat dissipation
JP2713141B2 (ja) 半導体装置
KR200179419Y1 (ko) 반도체패키지
KR200149912Y1 (ko) 반도체 패키지
JPH1117082A (ja) 樹脂封止型半導体装置
KR0124827Y1 (ko) 기판실장형 반도체 패키지
JPH02189959A (ja) 半導体装置
JP3541751B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH11163229A (ja) 半導体装置およびその製造方法
JP3599566B2 (ja) 半導体装置の製造方法
TWI253731B (en) Semiconductor package
JPH05275570A (ja) 半導体装置
JP2001352008A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee