JP2547449B2 - 合成樹脂被覆ピングリッドアレイパワーパッケイジ - Google Patents

合成樹脂被覆ピングリッドアレイパワーパッケイジ

Info

Publication number
JP2547449B2
JP2547449B2 JP1115950A JP11595089A JP2547449B2 JP 2547449 B2 JP2547449 B2 JP 2547449B2 JP 1115950 A JP1115950 A JP 1115950A JP 11595089 A JP11595089 A JP 11595089A JP 2547449 B2 JP2547449 B2 JP 2547449B2
Authority
JP
Japan
Prior art keywords
heat absorber
package
substrate
synthetic resin
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1115950A
Other languages
English (en)
Other versions
JPH0217665A (ja
Inventor
チョク・ジョー・チア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH0217665A publication Critical patent/JPH0217665A/ja
Application granted granted Critical
Publication of JP2547449B2 publication Critical patent/JP2547449B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の背景〕 モールドされたピングリッドアレイパッケイジが、19
87年８月18日に発行された米国特許第4,688,152号に開
示されている。この特許は本発明の譲受人に譲渡されて
いる。基本的なピングリッドアレイの概念は、標準的な
スペースを有するアレイ内の平たんな半導体ハウジング
の一面から伸びている多数のパッケイジピンを有する上
記半導体ハウジングを意味する。典型的には、複数のピ
ンの複数の同心的なリングが、総数で28から172個のピ
ンを含んでいる。
米国特許第4,688,152号には、メッキされた複数のス
ルーホールを含む基本的プリント配線基板（PWB）が記
載されている。パッケイジピンは該ホールにハンダ付け
されて基板の一面からアレイを形成するように伸張して
いる。該基板は中心に配置されたウエルを含み、該ウエ
ル内にはICチップがマウントされ、かつICボンディング
パッドがメッキされたスルーホールと結合されるプリン
ト配線と接続されている。ICチップがマウントされかつ
接続された基板はモールディングの空所（キャビティ）
内に配置されており、該空所は、モールド内に基板を配
置してモールドに対して基板のピン側を押圧する一連の
リブを有している。基板の他方の表面は、転送モールド
された合成樹脂で被覆されており、該合成樹脂はICチッ
プ及び基板の表面をエンキャプスレイトしている。基板
の表面は、ピンを有する面上のモールド方向に押圧され
ているので、合成樹脂はその面から除外されかつ基板の
他方の面で制限されている。合成樹脂層は、基板の縁部
の周囲にヘリを形成するように存在している。
ICチップによって熱が発生されると、上記説明したパ
ッケージは熱を効果的に除去できず、低パワーの装置の
みをハウジングするために一般に用いられている。モー
ルドされた合成樹脂エンキャプスラントは熱の良導体で
はなく、かつPWBは熱を効果的に放出できない。実際
上、ほとんどの熱はパッケイジピンを介して放熱され、
したがってPWB上の金属線を介して放熱される。
〔発明の要約〕
本発明の目的の一つは、合成樹脂がモールドされたピ
ングリッドアレイパッケイジ中の熱の放出を効果的に行
なう事である。
本発明の他の目的は、モールドされたピングリッドア
レイパッケイジ内に用いられるプリント配線基板上に熱
吸収体（ヒートシンク）を配置しかつモールドの前に熱
吸収体上に能動半導体装置を固定する事である。
これら及び他の目的は以下の様に達成される。ピング
リッドアレイ形式の一方の表面から伸張して固定された
複数のパッケイジピンを有するようにPWBが用意され
る。基板は切断領域をその中心に有し、銅製の熱吸収体
が、基板の反対側の表面上に切断領域にまで及んで基板
に固定される。そして、半導体装置が切断領域によって
確定されたウェル内において熱吸収体に固定される。そ
の後半導体装置上のボンディングパッドが、アレインピ
ンに結合される基板上のプリント配線の上に電気的に接
続される。これは、ワイヤーボンド又はテープアセンブ
リボンディング（TAB）スパイダーの手段によって実行
される。PWBはまた、熱吸収体の外に近接して位置する
複数のホールが形成されている。そして組み立てられた
アセンブリは一対の相対するプラテンを構成する転送モ
ールド内に配置される。一方の第１のプラテンはパッケ
イジピンを収容する第１の空所を有し、そしてこの空所
はピンに隣接するプリント配線基板に関係する縁部を含
んでいる。第２の空所は第１のプラテン内に位置して熱
吸収体に隣接する基板のホールに及んでいる。第２のす
なわち反対側のプラテンは、プリント配線基板に及んで
いる空所を有しており、熱吸収体を収容できるように十
分に深く形成されている。この第２のプラテンはまたプ
リント配線基板に結合される一連のリブを含んでおり、
それによりプラテンの内部に正確に位置させるために基
板の周囲を押圧するように構成され、第１のプラテン方
向に押圧するように構成されている。第２のプラテンは
またランナーとゲートを含んでおり、液状合成樹脂がこ
れらを介して転送モールドの操作中に注入される。これ
により、転送された該液状体は、熱吸収体に近接してい
る基板を被覆する。しかしながら、プラテンの空所の表
面と接触している熱吸収体を被覆する事はない。液状合
成樹脂は、プラテン内の熱吸収体の周囲の空所に充満さ
れて基板内のホールを介して流れ、それにより第１のプ
ラテン内に位置する第２の空所内にある半導体装置を被
覆する。モールドはまた、内部押圧力を軽減するように
動作する周辺の穴を含んでいる。しかしながらこれらは
非常に小さいので液状合成樹脂が流れ出す事はない。こ
のようにしてモールドは、プリント配線基板及び収容さ
れた半導体装置をエンキャプスレートするように作用す
る合成樹脂で充満される事になる。転送モールド及びエ
ンキャプスレートの部分的硬化の後に装置はモールドか
ら取り除かれ、硬化を完成させる。硬化後に通常の方法
でフラッシュが除去されて装置は使用可能となる。
完成した最終的パッケイジにおいて、熱吸収体の表面
は合成樹脂の表面と同一面となり、そして熱回収のため
に通常の方法で接触している。もし必要ならば、２次的
な冷却構造を付加する事ができる。例えば、冷却ファン
が空気対流冷却のために個々のパッケイジに付加され
る。１個以上のパッケイジを冷却する必要があるときに
は、冷却ブランケットが装置と熱的に伝達されるように
配置される。設計変更された実施例において、マウンテ
ィングスタッドが熱吸収体内に組み込まれている。この
スタッドは、２次的冷却構造の取り付けを容易にする。
〔発明の開示〕
第１図を参照すると、該図にはピングリッドアレイパ
ッケイジ10が示されている。基板11は通常のPWBであ
り、典型的には多層で形式されている。基板は一連のメ
ッキされたスルーホールを含んでおり、該ホールにはパ
ッケイジピン12がハンダによって固定されている。第１
図は基板両面の２つの同心の円内に配置された56個のピ
ンを含んでいるパッケイジを示しているが、他の構造に
おいてはより少ないピンを必要に応じて用いる事ができ
る。ホール（開口）13は、PWBの中央部に開口されそし
てメタライゼィション14によってホールは囲まれてい
る。ホール15,16,17,18もまたPWBに開口されていてメタ
ライゼィションのすぐ外側に配置されている。４つのこ
のようなホールが図示されているけれども、より少ない
数のホールを用いる事も可能である。実際上は、このよ
うなホールは単に１つ必要とされるだけである。ホール
は所望の形状とする事ができる。熱吸収体19は、矢印で
示されるようにメタライゼィション14に固定されてい
る。熱吸収体19は典型的には腐食しない薄い金の板体で
被覆された銅の平板であり、ハンダによってメタライゼ
ィション13に固定されている。熱吸収体19は粘着物によ
っても固定する事ができる。図示されてはいないが、PW
B11は、ホール13の周囲を囲んでいる基板のピン側の配
線にピン12を接続する導体配線を有している。さらに図
示されてないが、メタライゼィション14、したがってそ
れと接触する熱吸収体19は、PWBの配線によって１つ以
上のピン12に接続されている。
熱吸収体19がPWB11に固定されると、パッケイジは、I
Cチップのマウントをピン側表面から実行する事ができ
る空所を形成する。第２図はパッケイジ10の断面図を示
しており、モールドプラテン22と23の間に位置するパッ
ケイジを示している。これらのプラテンは、転送モール
ド操作に用いられる。第２図は単に転送モールド内の単
に１部分を示しているが、この転送モールドは一般に複
数の部分を抱含するものである。比較的多数の装置が同
時にモールドされる。転送モールドはそれ自身通常行な
われており、通常の転送モールド機構（図示されてな
い）において実行される。
ICチップ20を、モールディングする前に熱吸収体19に
付加する。これはハンダ付け又は粘着物を使用して行な
われる。そして、PWB11上に位置する配線にICボンディ
ングパッドを接続するように、ワイヤー21が通常用いら
れる。これはパッケイジピン12をIC素子に接続する事に
なる。一般にステッチボンドされるワイヤー21を用いる
代わりに、自動テープアセンブリボンディング構造にお
いては金属スパイダーを用いる事ができる。
モールド操作において、熱せられた液状合成樹脂の混
合物がホール24Aに注入される。この材料は、本発明の
譲受人に譲渡されたSporckの米国特許第3,838,094号に
開示されているものを用いる事ができる。矢印は合成樹
脂の流れを示している。モールドはランナー25を有して
おり、該ランナーは、複数のモールドする部分等にホー
ル24を接続する。各々の部分はゲート26の手段によって
ランナー25に接続されている。合成樹脂は熱吸収体19の
周囲に流れ、そしてPWB11の上方の表面上を流れる。ホ
ール15〜18はPWB11の２つの表面間に合成樹脂が流れる
ようにして、下方のプラテン23内の空所がエンキャプス
レイトされるようにする。
リブ27は、モールド内にあるPWB11を支持し、かつ下
方のモールドプラテン23の方向にPWB11を押圧するよう
な力を有している。この特徴は、本出願人の米国特許第
4,688,152号に明瞭に開示されている。上方のプラテン2
2は熱吸収体19に対して押圧する空所表面を有し、熱吸
収体の上部に合成樹脂が侵入しないようにしている。転
送モールド技術において、液状合成樹脂が約0.025mmよ
り小さいくぼみに侵入しないという事は重要なルールで
ある。したがって、符号28で示される穴は約0.01mmの幅
を有し、モールド内で空気圧を受けるように構成されて
いるけれども、合成樹脂の流入を阻止するよう構成され
ている。下方のモールドプラテン23はまた、PWB11の４
つのコーナーに位置するくぼみ（第２図には図示されて
いない）を有している。したがって合成樹脂はパッケイ
ジの周辺部の４つのコーナーに突出したへりを形成する
事ができる。最終的にモールドされたパワーピングリッ
ドアレイが第３図に示されている。第５図は最終製品の
断面図である。第５図に示されたように、モールドされ
た合成樹脂が切断面で示されている。へり32は下方に伸
びており、パッケイジが通常のPWB上にモールドされる
とき、該へりと接続するように配置される。構造の中央
部分は基板表面を切り開いて構成される。へり32がパッ
ケイジの４箇所のコーナーに位置するので、ピングリッ
ドアレイが最終的にはんだ付けされた後に中央領域はク
リーニング液に近づきやすくなる。
再度、第２図を参照すると、熱吸収体19が平らな厚板
として示されているが、他の形式のものも採用できる事
は明白であろう。例えば、第４図に示されるように一部
にねじ山を有するボス29を含む事ができる。このような
ボスは、ヒートフィン又は他の形式の冷却機構の付加を
容易にする。このようなボスを熱吸収体19上に形成する
場合、上方のモールドプラテン22は、符号30で示される
ような適合するくぼみを有する。このようなボス及びく
ぼみがあるか否かにかかわらず、熱吸収体19と該熱吸収
体の周囲を取り囲むプラテン22との間の近接距離はモー
ルディングの間中熱吸収体に、合成樹脂が付着しないよ
うにする。該モールドされたピングリッドアレイ構造に
対するパワー容量の増加は、IC電源を約10倍にまで上昇
する事が知られている。性能の評価において、マイクロ
プロセッサのICチップは、セラミックにより形成されて
いる他の有用で同様な電源ハウジング内にマウントされ
る。このようなセラミックハウジングは形成するのに約
２倍のコストがかかり、かつセラミックの高誘電率のた
めにマイクロプロセッサは、パワーモールドされたピン
グリッドアレイパッケイジにおけるよりも約30％動作が
遅くなる。
以上で、本発明とその実現の詳細とを説明した。この
技術分野における当業者が上述の説明を読むことによ
り、本発明の精神と意図との範囲内における、改変と均
等物とが明らかになろう。したがって、本発明の範囲
は、冒頭の特許請求の範囲によってのみ、画定されるも
のである。
【図面の簡単な説明】
第１図は本発明の実施に有用な印刷配線基板及び該基板
に組み込まれる熱吸収体の斜視図、第２図は熱吸収体と
ICチップを付加したピングリッドアレイをエンキャプス
レイトするために有用なモールド要素の断面図、第３図
はエンキャプスレイトされたパワーパッケイジの斜視
図、第４図は熱吸収体の他形式の一部断片図であって、
上方モールディングプラテン内の付設用スタッド及びね
じ山を示しており、第５図は第３図に示された構造のラ
イン５における断面図である。 10……ピングリッドアレイパッケイジ 11……基板 13,15〜18……ホール 19……ヒートシンク（熱吸収体） 20……ICチップ 22,23……プラテン 27……リブ。

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】モールドされたピングリッドアレイパワー
    パッケイジにおいて、 メッキされたスルーホールとその中に固定され第１の面
    から伸長してピングリッドアレイを形成する複数のパッ
    ケイジピンとを含むプリント配線基板であって、更に、
    中央部の開口と、該開口の周縁部の周囲においてその第
    ２の面に付着された熱吸収体プレートと、プリント配線
    パターンであってそれにより前記アレイにおける前記ピ
    ンが前記開口を包囲するトレースアレイを形成する電気
    的な伸長を有するプリント配線パターンと、を含むプリ
    ント配線基板と、 前記開口の内部において前記熱吸収体に付着し、ボンデ
    ィングパッドのアレイを有する半導体ダイと、 前記ダイ上の前記ボンディングパッドを前記トレースア
    レイに電気的に接続することによって前記ピンを前記半
    導体ダイに電気的に接続させる手段と、 前記基板の前記第２の面を被覆し前記熱吸収体の表面と
    同一平面上に伸長し前記プリント配線基板のエッジを包
    囲するモールドされた合成樹脂性密閉材料（エンキャプ
    スラント）と、 前記プリント配線基板の前記第１の面上に位置してお
    り、前記第１の面の上を伸長し前記開口に重なることに
    より前記半導体ダイとそれへの接続部とを密閉（エンキ
    ャプスレート）する前記モールドされた合成樹脂性密閉
    材料の伸長部と、 を備えることを特徴とするモールドされたピングリッド
    アレイパワーパッケイジ
  2. 【請求項２】請求項１記載のパッケイジにおいて、前記
    第１の面上の前記合成樹脂性密閉材料は、前記プリント
    配線基板内に形成されたアクセス手段によって、前記第
    ２の面上の前記合成樹脂性密閉材料に接合されているこ
    とを特徴とするパッケイジ。
  3. 【請求項３】請求項２記載のパッケイジにおいて、前記
    アクセス手段は、前記熱吸収体の外部にある前記プリン
    ト配線基板における少なくとも１つのホールの形態であ
    ることを特徴とするパッケイジ。
  4. 【請求項４】請求項１記載のパッケイジにおいて、前記
    熱吸収体は、前記プリント配線基板上のメタライゼーシ
    ョンにハンダ付けされることにより、前記パッケイジピ
    ンの少なくとも１つに接続されることを特徴とするパッ
    ケイジ。
  5. 【請求項５】請求項１記載のパッケイジにおいて、前記
    熱吸収体プレートは、それに冷却手段を付着させる手段
    を含むことを特徴とするパッケイジ。
  6. 【請求項６】モールドされたピングリッドアレイパワー
    パッケイジを形成する方法において、 プリント配線基板を、メッキされたスルーホールと該基
    板を貫通して伸長する中央部の開口とを有するように形
    成するステップと、 前記メッキされたスルーホール内にパッケイジピンを固
    定し、前記基板の第１の面からあるパターンで伸長する
    ピングリッドアレイを形成するステップと、 熱伝導性物質から成り前記開口よりも若干大きなサイズ
    を有する熱吸収体プレートを形成するステップと、 前記基板の他方の面上で前記開口を被覆するように前記
    熱吸収体プレートを前記基板に固定するステップと、 半導体ダイを、前記開口と前記熱吸収体プレートとによ
    って形成された空洞（キャビティ）内の前記熱吸収体に
    付着させるステップと、 前記ダイ上のボンディングパッドを前記基板上の導電性
    トレースに電気的に接続するステップと、 前記半導体ダイを密閉し、前記基板上の前記熱吸収体プ
    レートと同一平面上に外向きに伸長し、前記基板の周縁
    部の周囲にへりを形成するように、前記基板上に合成樹
    脂性密閉材料をモールドするステップと、 を含むことを特徴とする方法。
  7. 【請求項７】請求項６記載の方法において、前記基板内
    に開口手段を形成することによって、前記モールドする
    ステップが前記基板の両面に同時に合成樹脂性密閉材料
    を提供できるようにするステップを含むことを特徴とす
    る方法。
  8. 【請求項８】請求項６記載の方法において、前記開口
    は、少なくとも１つのパッケイジピンに接続されたメタ
    ライゼーションに包囲され、前記熱吸収体は前記メタラ
    イゼーションに導電的に固定されていることを特徴とす
    る方法。
  9. 【請求項９】請求項６記載の方法において、前記熱吸収
    体プレートは、それに冷却手段を付着させる手段を含む
    ことを特徴とする方法。
JP1115950A 1988-05-09 1989-05-09 合成樹脂被覆ピングリッドアレイパワーパッケイジ Expired - Fee Related JP2547449B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US191462 1988-05-09
US07/191,462 US4868349A (en) 1988-05-09 1988-05-09 Plastic molded pin-grid-array power package

Publications (2)

Publication Number Publication Date
JPH0217665A JPH0217665A (ja) 1990-01-22
JP2547449B2 true JP2547449B2 (ja) 1996-10-23

Family

ID=22705594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1115950A Expired - Fee Related JP2547449B2 (ja) 1988-05-09 1989-05-09 合成樹脂被覆ピングリッドアレイパワーパッケイジ

Country Status (5)

Country Link
US (1) US4868349A (ja)
JP (1) JP2547449B2 (ja)
DE (1) DE3910707A1 (ja)
FR (1) FR2631166B1 (ja)
GB (1) GB2218570B (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5053922A (en) * 1989-08-31 1991-10-01 Hewlett-Packard Company Demountable tape-automated bonding system
US5142444A (en) * 1989-08-31 1992-08-25 Hewlett-Packard Company Demountable tape-automated bonding system
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5065281A (en) * 1990-02-12 1991-11-12 Rogers Corporation Molded integrated circuit package incorporating heat sink
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
WO1992011654A1 (en) * 1990-12-21 1992-07-09 Motorola, Inc. Leadless pad array chip carrier
US5519332A (en) * 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
KR930009031A (ko) * 1991-10-18 1993-05-22 김광호 반도체 패키지
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
JP3138539B2 (ja) * 1992-06-30 2001-02-26 三菱電機株式会社 半導体装置及びｃｏｂ基板
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5344795A (en) * 1992-09-22 1994-09-06 Microelectronics And Computer Technology Corporation Method for encapsulating an integrated circuit using a removable heatsink support block
US5309321A (en) * 1992-09-22 1994-05-03 Microelectronics And Computer Technology Corporation Thermally conductive screen mesh for encapsulated integrated circuit packages
US5265321A (en) * 1992-09-22 1993-11-30 Microelectronics And Computer Technology Corporation Integrated circuit structure with heat exchanger elements secured thereto and method of making
DE4237632A1 (de) * 1992-11-07 1994-05-11 Export Contor Ausenhandelsgese Schaltungsanordnung
DE9300865U1 (de) * 1993-01-22 1994-05-26 Siemens AG, 80333 München Einstückiges Kunststoffteil, insbesondere Spritzgießteil
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5357672A (en) * 1993-08-13 1994-10-25 Lsi Logic Corporation Method and system for fabricating IC packages from laminated boards and heat spreader
US5557504A (en) * 1993-08-31 1996-09-17 Sgs-Thomson Microelectronics, Inc. Surface mountable integrated circuit package with detachable module
US5570273A (en) * 1993-08-31 1996-10-29 Sgs-Thomson Microelectronics, Inc. Surface mountable integrated circuit package with low-profile detachable module
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
US5441684A (en) * 1993-09-24 1995-08-15 Vlsi Technology, Inc. Method of forming molded plastic packages with integrated heat sinks
US5475778A (en) * 1993-10-21 1995-12-12 Motorola, Inc. Smart optical coupler and smart optical coupler system
US5679978A (en) * 1993-12-06 1997-10-21 Fujitsu Limited Semiconductor device having resin gate hole through substrate for resin encapsulation
US6111306A (en) 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
TW258829B (ja) * 1994-01-28 1995-10-01 Ibm
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
US5827999A (en) * 1994-05-26 1998-10-27 Amkor Electronics, Inc. Homogeneous chip carrier package
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5471011A (en) * 1994-05-26 1995-11-28 Ak Technology, Inc. Homogeneous thermoplastic semi-conductor chip carrier package
NL9401104A (nl) * 1994-07-01 1996-02-01 Fico Bv Werkwijze, drager en matrijsdelen voor het omhullen van een chip.
US5728600A (en) * 1994-11-15 1998-03-17 Vlt Corporation Circuit encapsulation process
US5945130A (en) 1994-11-15 1999-08-31 Vlt Corporation Apparatus for circuit encapsulation
US5609889A (en) * 1995-05-26 1997-03-11 Hestia Technologies, Inc. Apparatus for encapsulating electronic packages
US5652463A (en) * 1995-05-26 1997-07-29 Hestia Technologies, Inc. Transfer modlded electronic package having a passage means
JP3037440B2 (ja) * 1995-10-16 2000-04-24 シーメンス エヌ フェー ポリマースタッド−グリッドアレイ
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
CA2180807C (en) 1996-07-09 2002-11-05 Lynda Boutin Integrated circuit chip package and encapsulation process
US6103553A (en) * 1996-12-11 2000-08-15 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a known good die utilizing a substrate
US6080605A (en) * 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
US6326696B1 (en) 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
US6143581A (en) * 1999-02-22 2000-11-07 Micron Technology, Inc. Asymmetric transfer molding method and an asymmetric encapsulation made therefrom
SE516139C2 (sv) 1999-03-17 2001-11-26 Ericsson Telefon Ab L M Förfarande och anordning för att förbättra termiska och elektriska egenskaper hos komponenter förbunda med ett substrat monterat på en bärare
US6576496B1 (en) * 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
KR20020021476A (ko) * 2000-09-15 2002-03-21 이중구 칩 스케일 반도체 팩키지 및, 그것의 제조 방법
JP2002151633A (ja) * 2000-11-08 2002-05-24 Citizen Watch Co Ltd 樹脂封止型半導体装置
DE20115922U1 (de) * 2001-01-11 2002-01-17 Siemens Ag Kunststoff-Schaltplatte eines hydraulischen Kraftfahrzeug-Getriebesteuergerätes
TW567594B (en) * 2001-01-15 2003-12-21 Chuen Khiang Wang Method of packaging microchip devices, the interposer used therefor and the microchip device packaged thereby
DE10106346B4 (de) * 2001-02-09 2007-03-01 Infineon Technologies Ag Elektronisches Bauteil
BR0102842A (pt) * 2001-05-22 2003-03-05 Brasil Compressores Sa Lâmina e arranjo de lâminas para motor linear
DE10127009A1 (de) * 2001-06-05 2002-12-12 Infineon Technologies Ag Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform
US20030112710A1 (en) * 2001-12-18 2003-06-19 Eidson John C. Reducing thermal drift in electronic components
JP2005530358A (ja) * 2002-06-19 2005-10-06 ワン，チェン，キーアン マイクロチップデバイスのパッケージング
KR20050016087A (ko) * 2003-08-06 2005-02-21 로무 가부시키가이샤 반도체장치
DE102004029586A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Substratbasiertes Gehäusesbauelement mit einem Halbleiter-Chip
TW200636946A (en) * 2005-04-12 2006-10-16 Advanced Semiconductor Eng Chip package and packaging process thereof
TW201115652A (en) * 2009-10-16 2011-05-01 Solapoint Corp Package structure of photodiode and forming method thereof
US10729000B2 (en) * 2016-09-28 2020-07-28 Intel Corporation Thermal conductivity for integrated circuit packaging

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585272A (en) * 1969-10-01 1971-06-15 Fairchild Camera Instr Co Semiconductor package of alumina and aluminum
NL164425C (nl) * 1971-02-05 1980-12-15 Philips Nv Halfgeleiderinrichting voorzien van een koellichaam.
US3838094A (en) * 1973-04-23 1974-09-24 Nat Semiconductor Corp Molding composition and molded product
US3930114A (en) * 1975-03-17 1975-12-30 Nat Semiconductor Corp Integrated circuit package utilizing novel heat sink structure
US4158745A (en) * 1977-10-27 1979-06-19 Amp Incorporated Lead frame having integral terminal tabs
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
US4677526A (en) * 1984-03-01 1987-06-30 Augat Inc. Plastic pin grid array chip carrier
US4618739A (en) * 1985-05-20 1986-10-21 General Electric Company Plastic chip carrier package
US4688152A (en) * 1986-08-11 1987-08-18 National Semiconductor Corporation Molded pin grid array package GPT

Also Published As

Publication number Publication date
GB2218570A (en) 1989-11-15
DE3910707A1 (de) 1989-11-23
GB2218570B (en) 1991-07-31
FR2631166B1 (fr) 1991-11-29
JPH0217665A (ja) 1990-01-22
US4868349A (en) 1989-09-19
GB8908463D0 (en) 1989-06-01
FR2631166A1 (fr) 1989-11-10

Similar Documents

Publication Publication Date Title
JP2547449B2 (ja) 合成樹脂被覆ピングリッドアレイパワーパッケイジ
US6104085A (en) Semiconductor device and method of producing the same
US5557150A (en) Overmolded semiconductor package
US6114192A (en) Method of manufacturing a semiconductor device having a ball grid array package structure using a supporting frame
US7196403B2 (en) Semiconductor package with heat spreader
US7126218B1 (en) Embedded heat spreader ball grid array
US5262927A (en) Partially-molded, PCB chip carrier package
US6146921A (en) Cavity mold cap BGA package with post mold thermally conductive epoxy attach heat sink
US6271581B2 (en) Semiconductor package structure having universal lead frame and heat sink
US5598321A (en) Ball grid array with heat sink
US5822848A (en) Lead frame having a detachable and interchangeable die-attach paddle
KR19980058198A (ko) 버텀리드 반도체 패키지
US5964030A (en) Mold flow regulating dam ring
JP2829925B2 (ja) 半導体パッケージ及び電子回路盤
JP2770947B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6686226B1 (en) Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR19990015823A (ko) 비지에이패키지 및 그 제조방법
GB2115220A (en) Semiconductor device and method of producing the same
KR0163311B1 (ko) 고 열 방출 반도체 패키지
KR100202676B1 (ko) 열방출용 버텀 리드 패키지
KR200154509Y1 (ko) 열방출형 반도체 패키지
JPH08250529A (ja) 樹脂封止型半導体装置及びその製造方法
KR200167587Y1 (ko) 반도체 패캐이지
KR200149912Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960604

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees