SE516139C2 - Förfarande och anordning för att förbättra termiska och elektriska egenskaper hos komponenter förbunda med ett substrat monterat på en bärare - Google Patents

Förfarande och anordning för att förbättra termiska och elektriska egenskaper hos komponenter förbunda med ett substrat monterat på en bärare

Info

Publication number
SE516139C2
SE516139C2 SE9900962A SE9900962A SE516139C2 SE 516139 C2 SE516139 C2 SE 516139C2 SE 9900962 A SE9900962 A SE 9900962A SE 9900962 A SE9900962 A SE 9900962A SE 516139 C2 SE516139 C2 SE 516139C2
Authority
SE
Sweden
Prior art keywords
chip
circuit board
printed circuit
carrier
components
Prior art date
Application number
SE9900962A
Other languages
English (en)
Other versions
SE9900962D0 (sv
SE9900962L (sv
Inventor
David Westberg
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE9900962A priority Critical patent/SE516139C2/sv
Publication of SE9900962D0 publication Critical patent/SE9900962D0/sv
Priority to TW088111376A priority patent/TW453144B/zh
Priority to AU38520/00A priority patent/AU3852000A/en
Priority to JP2000605451A priority patent/JP2002539631A/ja
Priority to EP00917564A priority patent/EP1192842A1/en
Priority to PCT/SE2000/000493 priority patent/WO2000056130A1/en
Priority to CN00805087A priority patent/CN1343440A/zh
Priority to KR1020017011648A priority patent/KR100733684B1/ko
Priority to CA002368057A priority patent/CA2368057A1/en
Priority to US09/527,572 priority patent/US6285554B1/en
Publication of SE9900962L publication Critical patent/SE9900962L/sv
Publication of SE516139C2 publication Critical patent/SE516139C2/sv
Priority to HK02107164.3A priority patent/HK1045624A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Description

516 139 2 längdled vid användning av keramiksubstrat eftersom keramik har en relativt dålig värmeledningsförmåga. Vid alltför höga temperaturer skulle transistorer i komponenterna kunna ta skada på grund av keramiksubstratets dåliga värmeledningsförmåga.
REDOGÖRELSE FÖR UPPFINNINGEN För att en komponent såsom ett chip monterat på ett keramiskt substrat anslutet till en bärare såsom ett mönsterkort ej skall ta skada på grund av keramikens begränsande värmeledningsförmåga har chipet anslutits direkt till mösterkortet med ett tunt skikt, vilket ger den absolut kortaste vägen till mönsterkortet. En direkt anslutning av chipet till mönsterkortet kan åstadkommas genom att höjden på chipet som är kritiskt har som inlödd väsentligen samma bygghöjd som anslutningarna och att chipets baksida limmas eller löds med ett tunt skikt direkt mot mönsterkortet. Om chipet förses med en baksidesmetallisering och förbindningen mellan chipets baksida och jordplanet på mönsterkortet görs elektriskt ledande erhålles samtidigt en substratjordning av godtagbart slag.
Uppfinningen kommer nu att beskrivas närmare med hjälp av föredragna utföringsformer och med hänvisning till bifogade figurblad.
FIGURBESKRIVNING Figur l visar ett chip förbundet med ett substrat monterat på en bärare enligt känd teknik.
Figur 2 visar ett chip förbundet med ett substrat monterat på och anslutet till en bärare enligt uppfinningen.
Figur 3 visar ett chip förbundet med ett substrat monterat på och anslutet till ett kylelement i en bärare enligt uppfinningen. 516 139 3 Fönx-:DRAGNA UTFöRINGsr-ommn Vid stora krav pà ett kompakt byggsätt sàsom vid framtagning av komponenter speciellt framtagna för att passa i telefoner eller andra likartade tillämpningar har en ny typ av moduler framtagits, där diskreta komponenter/chip 6 har monterats pà undersidan av ett bärarsubstrat 7 av flerlagerskeramik mellan detta och ett mönsterkort 8 och i kontakt med mönsterkortet.
Anslutningarna mellan substratet och mönsterkortet utgörs i detta fall även av kulor 9 av ett högtemperatursmältande lod.
Kulorna fungerar här som elektriska anslutningar och som mekaniska distanser genom att vara nagot större än samtliga övriga diskreta komponenter pà substratets undersida. Precis under det chip, som är monterat under substratet, kan finnas ett jordplan 10 pà mönsterkortet som tillsammans med chipets eget jordplan kommer att elektriskt skärma känsliga delar pà chipet. För att förbättra chipets termiska och elektriska egenskaper har chipet anslutits direkt till mönsterkortet med ett ledande tunt skikt ll pà grund av keramikens begränsade substratet. till anslutning av chipet kan àstadkommas genom att anpassa höjden Detta ger den absolut direkt värmeledningsförmàga i kortaste termiska vägen nönsterkortet. En pà det eller de chip som skulle kunna vara kritiska, sà att de inlödda chipen har nästan samma bygghöjd som kulorna och sedan limma eller löda fast chipets baksida. med ett- tunt ledande skikt direkt mot mönsterkortet. Om chipet förses med mellan chipets elektriskt baksidesmetallisering och förbindningen baksida och ledande kan samtidigt erhållas en bra substratjordning av jordplanet pa mönsterkortet görs chipet. Med baksidesmetallisering pà chipet/chipen 6 och en ledande förbindning ll till mönsterkortet 8 kan specifika kylelement 12 pà eller i mönsterkortet direktanslutas till chipet/chipen för deras kylning. 4 Kontakteringen mellan chip och mönsterkort skulle kunna tänkas ske pà i huvudsak två sätt antingen genom limning eller lödning.
I samband med inlödning av modulen kan genom introducering av några extra process steg chipet limmmas fast, efter det att lodpasta har påförts mönsterkortet med exempelvis tryckning och ett lim har dispenserats på mönsterkortet, där chipet sedan skall hamna. Limmet kan lämpligen vara av sådan art att det härdar i samband med omsmältningsprocessen. För att enbart få termisk kontakt mellan chip och nbnsterkort krävs ingen elektriskt ledande baksideskontakt på chipet. Om det samtidigt vill åstadkommas en bra substratjordning av kontakt med ett chipet krävs dock en baksideskontakt i ledande lim.
Med lödning kan chipet anslutas till mönsterkortet utan att ytterligare process steg behöver införas vid inlödning av dock att lödbar till så att chipet inte chipet. Det krävs chipet har en baksideskontakt och att chipet är fixerat keramiksubstratet med en underfyllnad, förflyttas sitt kallade riskerar att från läge då kulor av lågsmältande lod så flipchip-bumpar samtidigt omsmälts. Inlödningen innebär i sig en mycket enkel process eftersom ett jordplan redan existerar under chipet/chipen.
Det enda som skulle behövas vore att en öppning görs i den skyddslack som finns på det område som befinner sig under chipet och att en lodpasta påföres även där.
Uppfinningen är naturligtvis inte begränsad till de ovan beskrivna och de på figurbladet visade utföringsformerna, utan kan modifieras inom ramen för de bifogade patentkraven.

Claims (1)

1. 0 15 20 25 30 516 13% jïï;.'"' =' '= 5 ...... " PATENTKRAV Förfarande för att förbättra termiska och elektriska egenskaper hos en eller flera komponenter sàsom chip förbundet/förbundna med ett keramiskt substrat monterat pà en bärare sàsom ett mönsterkort, kännetecknat av att komponenten/chipet eller komponenterna/chipen förbinds med ett termiskt och elektriskt ledande skikt direkt till en termiskt och elektriskt ledande yta pá bäraren. Förfarande enligt patentkrav 1, kännetecknat av att komponenten/chipet eller komponenterna/chipen förbinds med ett lod eller ett elektriskt ledande lim till den termiskt och elektriskt ledande ytan pà bäraren sàsom ett jordplan pà mönsterkortet. Anordning för att förbättra termiska och elektriska egenskaper hos en eller flera komponenter såsom. chip förbundet/förbundna med ett keramiskt substrat monterat pà en bärare sàsom ett mönsterkort, kännetecknad av att ett termiskt och elektriskt ledande skikt (ll) är anordnat mellan komponenten/chipet (6) eller komponenterna/chipen och bäraren sàsom mönsterkortet (8) för komponentens/komponenternas eller chipets/chipens kontakt med en termiskt och elektriskt ledande yta (10, 12) pà bäraren/mönsterkortet. Anordning enligt patentkrav 3, kännetecknad av att det termiskt och elektriskt ledande skiktet (ll) är anordnat (6) eller komponenterna/chipen 1ned ett jordplan (10) pà eller i att förbinda komponenten/chipet mönsterkortet (8). Anordning enligt patentkrav 3, kännetecknad av att det termiskt och elektriskt ledande skiktet (ll) är anordnat att förbinda komponenten/chipet (6) eller komponenterna/ 516 139 6 chipen med ett kylelement (12) pà eller i mönsterkortet (8).
SE9900962A 1999-03-17 1999-03-17 Förfarande och anordning för att förbättra termiska och elektriska egenskaper hos komponenter förbunda med ett substrat monterat på en bärare SE516139C2 (sv)

Priority Applications (11)

Application Number Priority Date Filing Date Title
SE9900962A SE516139C2 (sv) 1999-03-17 1999-03-17 Förfarande och anordning för att förbättra termiska och elektriska egenskaper hos komponenter förbunda med ett substrat monterat på en bärare
TW088111376A TW453144B (en) 1999-03-17 1999-07-05 A method and an arrangement for the electrical contact of components
CA002368057A CA2368057A1 (en) 1999-03-17 2000-03-13 A method and an arrangement for the electrical contact of components
EP00917564A EP1192842A1 (en) 1999-03-17 2000-03-13 A method and an arrangement for the electrical contact of components
JP2000605451A JP2002539631A (ja) 1999-03-17 2000-03-13 部材を電気的に接触させる方法および構造
AU38520/00A AU3852000A (en) 1999-03-17 2000-03-13 A method and an arrangement for the electrical contact of components
PCT/SE2000/000493 WO2000056130A1 (en) 1999-03-17 2000-03-13 A method and an arrangement for the electrical contact of components
CN00805087A CN1343440A (zh) 1999-03-17 2000-03-13 一种用于元件的电接触的方法和装置
KR1020017011648A KR100733684B1 (ko) 1999-03-17 2000-03-13 소자의 전기 접촉을 위한 방법 및 장치
US09/527,572 US6285554B1 (en) 1999-03-17 2000-03-16 Method and an arrangement for the electrical contact of components
HK02107164.3A HK1045624A1 (zh) 1999-03-17 2002-09-27 一種用於元件的電接觸的方法和裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9900962A SE516139C2 (sv) 1999-03-17 1999-03-17 Förfarande och anordning för att förbättra termiska och elektriska egenskaper hos komponenter förbunda med ett substrat monterat på en bärare

Publications (3)

Publication Number Publication Date
SE9900962D0 SE9900962D0 (sv) 1999-03-17
SE9900962L SE9900962L (sv) 2000-09-18
SE516139C2 true SE516139C2 (sv) 2001-11-26

Family

ID=20414883

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9900962A SE516139C2 (sv) 1999-03-17 1999-03-17 Förfarande och anordning för att förbättra termiska och elektriska egenskaper hos komponenter förbunda med ett substrat monterat på en bärare

Country Status (11)

Country Link
US (1) US6285554B1 (sv)
EP (1) EP1192842A1 (sv)
JP (1) JP2002539631A (sv)
KR (1) KR100733684B1 (sv)
CN (1) CN1343440A (sv)
AU (1) AU3852000A (sv)
CA (1) CA2368057A1 (sv)
HK (1) HK1045624A1 (sv)
SE (1) SE516139C2 (sv)
TW (1) TW453144B (sv)
WO (1) WO2000056130A1 (sv)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472743B2 (en) * 2001-02-22 2002-10-29 Siliconware Precision Industries, Co., Ltd. Semiconductor package with heat dissipating structure
US20050057907A1 (en) * 2003-09-12 2005-03-17 Hewlett-Packard Development Company, L.P. Circuit board assembly
US7345891B2 (en) 2003-10-07 2008-03-18 Hewlett-Packard Development Company, L.P. Circuit board assembly
US7061126B2 (en) * 2003-10-07 2006-06-13 Hewlett-Packard Development Company, L.P. Circuit board assembly
US7056144B2 (en) 2004-02-19 2006-06-06 Hewlett-Packard Development Company, L.P. Offset compensation system
DE102006018709B3 (de) * 2006-04-20 2007-10-11 Nft Nanofiltertechnik Gmbh Wärmetauscher
US7742310B2 (en) * 2006-09-29 2010-06-22 Hewlett-Packard Development Company, L.P. Sequencer
US7397666B2 (en) * 2006-10-25 2008-07-08 Hewlett-Packard Development Company, L.P. Wedge lock
JP6569375B2 (ja) 2015-08-11 2019-09-04 株式会社ソシオネクスト 半導体装置、半導体装置の製造方法及び電子装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855867A (en) 1987-02-02 1989-08-08 International Business Machines Corporation Full panel electronic packaging structure
US5170931A (en) * 1987-03-11 1992-12-15 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US4868349A (en) * 1988-05-09 1989-09-19 National Semiconductor Corporation Plastic molded pin-grid-array power package
JPH02271558A (ja) 1989-04-12 1990-11-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5045921A (en) 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
JPH0548000A (ja) * 1991-08-13 1993-02-26 Fujitsu Ltd 半導体装置
US5757620A (en) * 1994-12-05 1998-05-26 International Business Machines Corporation Apparatus for cooling of chips using blind holes with customized depth
US5517753A (en) * 1995-04-06 1996-05-21 International Business Machines Corporation Adjustable spacer for flat plate cooling applications
US5572405A (en) * 1995-06-07 1996-11-05 International Business Machines Corporation (Ibm) Thermally enhanced ball grid array package
US5633533A (en) * 1995-07-26 1997-05-27 International Business Machines Corporation Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5724230A (en) * 1996-06-21 1998-03-03 International Business Machines Corporation Flexible laminate module including spacers embedded in an adhesive
US5825087A (en) 1996-12-03 1998-10-20 International Business Machines Corporation Integral mesh flat plate cooling module
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
US5834839A (en) * 1997-05-22 1998-11-10 Lsi Logic Corporation Preserving clearance between encapsulant and PCB for cavity-down single-tier package assembly
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making

Also Published As

Publication number Publication date
HK1045624A1 (zh) 2002-11-29
CA2368057A1 (en) 2000-09-21
TW453144B (en) 2001-09-01
EP1192842A1 (en) 2002-04-03
WO2000056130A1 (en) 2000-09-21
AU3852000A (en) 2000-10-04
SE9900962D0 (sv) 1999-03-17
SE9900962L (sv) 2000-09-18
JP2002539631A (ja) 2002-11-19
KR100733684B1 (ko) 2007-06-28
KR20010112322A (ko) 2001-12-20
US6285554B1 (en) 2001-09-04
CN1343440A (zh) 2002-04-03

Similar Documents

Publication Publication Date Title
JP3068663B2 (ja) 重なり合ったチップを取替えることができるサブユニット
JPH07226457A (ja) 電子パッケージ及びその製造方法
EP1425946A1 (en) An electronic assembly and a method of constructing an electronic assembly
SE516139C2 (sv) Förfarande och anordning för att förbättra termiska och elektriska egenskaper hos komponenter förbunda med ett substrat monterat på en bärare
US20030235044A1 (en) Electronic circuit board manufacturing process and associated apparatus
US6259155B1 (en) Polymer enhanced column grid array
EP2023387A1 (en) Semiconductor device, electronic parts module, and method for manufacturing the semiconductor device
CN101930960A (zh) 集成电路芯片封装和形成方法
US7670877B2 (en) Reliability enhancement process
JPH07191059A (ja) 電流検出器
JP2713994B2 (ja) パッケージ構造体
US8501612B2 (en) Flip chip structure and method of manufacture
US20230050002A1 (en) Integrated circuit interconnect techniques
JP2002210969A (ja) 液体噴射ヘッドおよび液体噴射装置、ならびにｉｃパッケージ構造
JP2004146540A (ja) 接続型回路基板ならびに製造方法
US20090267205A1 (en) Zero-reflow TSOP stacking
JPH0574943B2 (sv)
Aintila et al. Packaging of Dot‐matrix Electroluminescent Display Module
US8338228B2 (en) Method of detaching a thin semiconductor circuit from its base
JP2003258035A (ja) 配線基板、電子デバイス及びその製造方法並びに電子機器
TW434757B (en) Method for forming a ball grid array connection
TW201026177A (en) Electronic device module
JP2002134680A (ja) 混成集積回路装置の製造方法
CN101453831A (zh) 电路板模块
JP2009054611A (ja) 実装構造体、その製造方法、半導体装置およびその製造方法

Legal Events

Date Code Title Description
NUG Patent has lapsed