JP2002134680A - 混成集積回路装置の製造方法 - Google Patents
混成集積回路装置の製造方法Info
- Publication number
- JP2002134680A JP2002134680A JP2000326297A JP2000326297A JP2002134680A JP 2002134680 A JP2002134680 A JP 2002134680A JP 2000326297 A JP2000326297 A JP 2000326297A JP 2000326297 A JP2000326297 A JP 2000326297A JP 2002134680 A JP2002134680 A JP 2002134680A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- manufacturing
- solder
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
の部品から順序よく大型の部品を取り付ける工程に並べ
られているので、細線ボンダーと太線ボンダーとを別々
の工程で行っていたため工程日数がかかる問題があっ
た。 【解決手段】 混成集積回路基板1の所望の導電路2に
少なくとも導電性ロウ材3で固着される回路素子4、
7、11を一括してマウント、一括溶融し、前記導電路
2に銀ペースト5で固着される回路素子6をマウントし
固着した後に一括して細線および太線ボンダー9、13
を行う工程とを具備し、特に、細線および太線ボンダー
9、13を一括に行うことで、ソルダー工程とボンダー
工程との搬送回数を減らし、搬送時間および作業工程の
大幅の短縮を実現するものである。
Description
の製造方法に関し、特に工程をシンプルにした混成集積
回路装置の製造方法に関するものである。
12〜図21を参照して説明する。
印刷、半田印刷、チップマウント、銀ペーストスタン
プ、小信号トランジスタソルダー、バンプソルダー、半
田溶融、銀ペースト硬化、細線ボンダー、アースボンダ
ー、パワートランジスタソルダー、太線ボンダーの各工
程から構成されている。このフローから明確なように、
小型の部品から順序よく大型の部品を取り付ける工程に
並べられている。また、各工程は単機能の製造装置で構
成されているので、後で明白になるが各工程間には搬送
設備が設けられている。
す。なお、図示しなくても明確な工程は図面を省略して
いる。
(以下基板という。)の反対主面に製造管理のためのロ
ット番号をインキで印刷する。
は、セラミックやガラスエポキシ樹脂の絶縁基板からな
る基板1あるいは金属基板の表面を絶縁処理した基板1
を準備し、この基板1の表面に所望のパターンの銅箔あ
るいは導電性塗料で形成された導電路2が形成され、こ
の導電路2の所定の部分に半田クリーム3をスクリーン
印刷して選択的に半田クリーム3を付着する。
程では、中速のチップマウンタを用いて定型部品である
チップコンデンサやチップ抵抗等のチップ部品4を半田
クリーム3上に仮接着する。
ンプ工程で小信号トランジスタを搭載する導電路2上に
先端に銀ペースト5を付着したスタンプ針で銀ペースト
5を付着する。銀ペーストは有機溶剤で低粘度にしてい
るので、有機溶剤がボンディング時の固着を阻害しない
ように約7時間放置して有機溶剤を蒸発させる必要があ
る。
スタソルダー工程では、前工程付着した銀ペースト5上
に小信号トランジスタのチップ6を半導体用チップマウ
ンタを用いて載置する。
工程では予めセミパワーのトランジスタ8を固着した金
属片よりなるバンプ7を異形部品用の多機能チップマウ
ンタを用いて、所定の導電路2に本工程でディスペンサ
ーで付着した銀ペースト5上に載置する。
半田クリーム3の溶融を行う。すなわち、ホットプレー
ト上に基板1を配置し、210℃で約2〜3分間加熱を
してチップ部品4の固着を行う。
では、硬化炉内に多数の基板1を収納して、約150℃
で4〜5時間還元雰囲気中で銀ペースト5の硬化をバッ
チ処理で行う。硬化中に発生する有機溶剤は直ちに炉内
から排気されるので、基板1への付着は防止できる。
図18に示す如く細線ボンダー工程に移行する。細線ボ
ンダー工程では小信号トランジスタ6およびバンプ7に
固着されたセミパワーのトランジスタのベースおよびエ
ミッタ電極と対応する導電路2とを約50μmの径のア
ルミニウムのボンディング細線9で超音波ボンダーによ
り接続する。
は基板1として金属基板を用いた場合の特有の工程であ
り、導電路2と基板1間の絶縁膜に起因する寄生容量を
除去するために導電路2と露出させた金属基板とを接続
するものである。
スタソルダー工程では、放熱性の良いヒートシンク10
上にパワートランジスタ11を固着したブロックの取り
付けを行う。導電路2上には予め半田クリームを印刷し
て溶融した半田12を付着しており、このブロック取り
付ける際にホットプレート上で再び半田12を溶融して
巣が発生しないように超音波を加えてブロックを固着す
る。
程では、パワートランジスタ11のベース電極およびエ
ミッタ電極と所定の導電路2との接続を約300μmの
径のアルミニウムのボンディング太線13で超音波ボン
ダーを用いて行う。なお、本工程でクロス配線を必要と
する導電路2間にはジャンパー線を形成する。
製造方法を実現する製造ラインを図21に示す。
板1はマガジンMに収納されて各工程を流れる。
するロード装置LにマガジンMを配置し、印刷が終了し
た基板1はアンロード装置ULで基板をマガジンMに収
納する。
ジンMに収納された形で運ばれてきたものをロード装置
Lにセットし、マガジンM内の基板1を1枚ずつ供給し
て半田クリーム3のスクリーン印刷を行い、アンロード
装置ULにセットしたマガジンMに1枚ずつ収納してい
く。
ップマウンタでチップ部品4の装着を行うことで、工程
の処理能力を平準化している。
間の常温放置、小信号トランジスタソルダー工程、バン
プソルダー工程、半田溶融工程、銀ペースト硬化工程、
細線ボンダー工程、アースボンダー工程、半田印刷工
程、パワートランジスタソルダー工程、太線ボンダー工
程と順次マガジンMの形でロード装置L、アンロード装
置ULを用いて流すことで混成集積回路装置を完成させ
る。ただ銀ペースト硬化工程では硬化炉を用いるので、
多数のマガジンMを貯めて、バッチ処理で硬化炉に収納
可能な数のマガジンMを収容して処理する。
す。基板1の上側に並べられたのが外部リードを固着す
る電極であり、この電極から所望のパターンに導電路2
が延在している。チップ部品4は抵抗あるいはコンデン
サの回路記号を付したものが該当する。小信号トランジ
スタ6は導電路2上に大部分が菱形に見えるものが該当
し、ベース電極Bとエミッタ電極Eが付されている。こ
の小信号トランジスタ6からは2本のボンディング細線
9が伸びており、導電路2との接続を行っている。バン
プ7はその上に放熱を必要とするセミパワーのトランジ
スタが固着されている。下側の左側に4個並べられたブ
ロックがヒートシンク10上にパワートランジスタ11
を固着したブロックである。パワートランジスタ11の
ベース電極Bおよびエミッタ電極Eからは2本のボンデ
ィング太線13(図でも太く記載している。)が所定の
導電路2との接続を行っている。このボンディング太線
13では交差導電路のジャンパー線Jやアース線Aも形
成される。
置の製造方法では、小型の部品から順序よく大型の部品
を取り付ける工程に並べられているために、小信号トラ
ンジスタソルダーおよびバンプソルダー工程後に細線ボ
ンダー工程を行い、パワートランジスタソルダー工程後
に太線ボンダー工程を行っていた。そのため、各工程間
が順次マガジンMの形でロード装置L、アンロード装置
ULを用いて流す搬送設備を必要とし、作業時間の以外
に搬送時間を多大に要してしまい、また、各工程の加工
設備と搬送設備で多くの作業面積を必要とする問題点が
あった。
に鑑みて成され、混成集積回路基板の所望の導電路に導
電性ロウ材を付着する工程と、前記導電路上に少なくと
も前記導電性ロウ材で固着される回路素子を一括してマ
ウントする工程と、前記導電性ロウ材を溶融炉内で一括
溶融して、前記回路素子を前記導電路に固着する工程
と、前記導電路上に導電ペーストを付着して前記導電ペ
ーストで固着される回路素子を固着する工程と、前記回
路素子と前記導電路を接続するワイヤーボンディングを
一括して行う工程とを具備することを特徴とする。特
に、半田ペーストで固着するチップ部品、バンプおよび
パワートランジスタを半田クリーム印刷後に一括してマ
ウントし、次に、銀ペーストで固着するチップ部品、小
信号トランジスタソルダーを一括してマウントした後
に、細線ボンダーおよび太線ボンダーを一括して行うこ
とで、従来のソルダー工程とボンダー工程との複数回に
およぶ搬送を省略するものである。
プ部品等の定型回路素子とヒートシンクに固着されたパ
ワートランジスタ等の非定型回路素子を含み、前記定型
回路素子および非定型回路素子を連続して前記導電路上
にマウントすることに特徴を有し、従来の小型の部品か
ら順序よく大型の部品を取り付ける工程に並べるのでは
なく、ボンダー工程を一括する作業効率化に着目して工
程日数の短縮を図る混成集積回路装置の製造方法を提供
するものである。
方法を図1から図11を参照して説明する。
刷、半田印刷、チップマウント、多機能マウンタ(バン
プソルダー、パワートランジスタソルダー)、半田溶
融、銀ペーストスタンプ、小信号トランジスタソルダ
ー、銀ペースト硬化、細線ボンダー、アースボンダー、
太線ボンダーの各工程から構成されている。このフロー
から明確なように、半田ペーストで固着する回路素子を
一括してまとめたことで、工程のシンプル化を実現して
いる。
なお、図示しなくても明確な工程は図面を省略してい
る。従来と同一構成要素には同一符号を付した。
(以下基板という。)の反対主面に製造管理のためのロ
ット番号をレーザーで印刷する。
セラミックやガラスエポキシ樹脂の絶縁基板からなる基
板1あるいは金属基板の表面を絶縁処理した基板1を準
備し、この基板1の表面に所望のパターンの銅箔あるい
は導電性塗料で形成された導電路2が形成され、この導
電路2のチップ部品、バンプおよびパワートランジスタ
を載置する所定の部分に半田クリーム3をスクリーン印
刷して選択的に半田クリーム3を付着する。本工程の特
徴は半田クリーム5で固着する回路素子はすべてこの工
程で半田クリーム5の印刷を行う点である。
では、中速のチップマウンタを用いて定型部品であるチ
ップコンデンサやチップ抵抗等のチップ部品4を半田ク
リーム3上に仮接着する。
工程の前半では、予めセミパワーのトランジスタ8を固
着した金属片よりなるバンプ7を準備し、異形部品用の
多機能チップマウンタを用いて、所定の導電路2上の半
田クリーム3に仮接着する。
工程の後半では、放熱性の良いヒートシンク10上にパ
ワートランジスタ11を固着したブロックを準備し、同
様に異形部品用の多機能チップマウンタを用いて、所定
の導電路2上の半田クリーム3に仮接着する。この際、
半田クリーム3は溶融されない状態である。
は、半田クリーム3の一括溶融を行い、チップ部品4、
バンプ7およびヒートシンク10の導電路2への固着を
行う。
田クリーム3を加熱溶融処理されることが特徴である。
このN2リフロー半田溶融炉は基板1を載置して定速で
移動する金属メッシュのベルト21と、このベルト21
の下に設けたヒーターブロック22と、基板1の上面に
N2ガスのリフローを行う交互に配置した排出管23と
吸入管24と、上面から基板1を加熱する赤外線ランプ
25から構成されている。赤外線ランプ25とヒーター
ブロック22とで両面から基板1を均一に早く加熱し、
ヒートシンク10上にパワートランジスタ11を固着し
たブロックの最適な固着ができるリフロー条件下(投入
時常温→溶融時約210℃で4〜5秒間→冷却時100
℃以下)で4〜5分間で半田クリーム3を一括して加熱
溶融する。またN2ガスのリフローを矢印で示すように
近接した排出管23と吸入管24とで行うので、フラッ
クスの飛散も無く、半田ボールの発生も無く、銅箔等の
導電路2表面の酸化も防止できる。
プ工程で小信号トランジスタを搭載する導電路2上に先
端に銀ペースト5を付着したスタンプ針で銀ペースト5
を付着する。銀ペーストは有機溶剤で低粘度にしている
が、銀ペースト硬化工程まで加熱工程が無いので有機溶
剤が飛散する恐れはないので、従来のように約7時間放
置なしに直ちに次工程に送る。
タソルダー工程では、前工程付着した銀ペースト5上に
小信号トランジスタのチップ6を半導体用チップマウン
タを用いて載置する。
では、硬化炉内に多数の基板1を収納して、約150℃
で4〜5時間還元雰囲気中で銀ペースト5の硬化をバッ
チ処理で行う。硬化中に発生する有機溶剤は直ちに炉内
から排気されるので、基板1への付着は防止できる。
図9に示す如く細線ボンダー工程に移行する。細線ボン
ダー工程では小信号トランジスタ6およびバンプ7に固
着されたセミパワーのトランジスタのベースおよびエミ
ッタ電極と対応する導電路2とを約50μmの径のアル
ミニウムのボンディング細線9で超音波ボンダーにより
接続する。
は基板1として金属基板を用いた場合の特有の工程であ
り、導電路2と基板1間の絶縁膜に起因する寄生容量を
除去するために導電路2と露出させた金属基板とを接続
するものである。
程では、パワートランジスタ11のベース電極およびエ
ミッタ電極と所定の導電路2との接続を約300μmの
径のアルミニウムのボンディング太線13で超音波ボン
ダーを用いて行う。なお、本工程でクロス配線を必要と
する導電路2間にはジャンパー線を形成する。
の製造方法を実現する製造ラインを図11に示す。
板1はマガジンMに収納されて各工程を流れる。
田印刷工程、チップマウント工程、多機能マウンター工
程(バンプソルダー、パワートランジスタソルダー)お
よび半田溶融工程を1ライン化したことにある。これら
の工程では基板1は連続して流れ、搬送設備は設けな
い。
マガジンMを配置し、ロット番号印刷工程へ基板1を送
る。この工程ではレーザー印刷により基板1の裏面にロ
ット番号を印刷して、次工程の半田印刷工程からの送り
信号待っている。送り信号が来ると次工程に基板1を送
り、次の基板1にロット番号を印刷して待機する。
ずつ基板1が供給されて半田クリーム3のスクリーン印
刷を行い待機する。
ップマウンタでチップ部品4の装着を行い待機する。そ
の後多機能マウンター工程では異形部品用の多機能チッ
プマウンタを用いて、前半でバンプソルダー、後半でパ
ワートランジスタソルダーを行い、直ちに半田溶融工程
に送られ、N2リフロー半田溶融炉内で半田クリーム3
を加熱溶融処理される。アンロード装置ULのマガジン
Mに1枚ずつ収容される。
号トランジスタソルダー工程、銀ペースト硬化工程、細
線ボンダー工程、アースボンダー工程、太線ボンダー工
程と順次マガジンMの形でロード装置L、アンロード装
置ULを用いて流すことで混成集積回路装置を完成させ
る。ただ銀ペースト硬化工程では硬化炉を用いるので、
従来同様に多数のマガジンMを貯めて、バッチ処理で硬
化炉に収納可能な数のマガジンMを収容して処理する。
ボンダー工程および太線ボンダー工程は同一のクリンル
ーム内にて作業できるので、基板1の工程間動線を大幅
に短縮できる利点があり、クリーンルームの環境も維持
し易くなる。
すものと同じであるが、その製造ラインは従来より大幅
に短縮されている。
基板の所望の導電路に半田ペーストで固着するチップ部
品、バンプおよびパワートランジスタを半田クリーム印
刷後に一括してマウントし、導電性ロウ材で固着される
回路素子、バンプおよびパワートランジスタを一括して
マウントし固着し、次に、銀ペーストで固着するチップ
部品、小信号トランジスタソルダーを一括してマウント
し固着した後に、細線ボンダーおよび太線ボンダーを一
括して行うことで、ソルダー工程とボンダー工程との複
数回におよぶ搬送回数を減らすことができ、搬送時間お
よび工程間動線を大幅に短縮することができ、クリーン
ルームの環境も維持し易くなる。
型回路素子とヒートシンクに固着されたパワートランジ
スタ等の非定型回路素子を連続して前記導電路上にマウ
ントし、ボンダー工程を一括することで、各工程の前後
に設けたロード装置L、アンロード装置UL等の搬送設
備が不要となり、設備面積を大幅に削減でき、設備投資
額を抑えることができる。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
する図である。
する図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
する図である。
Claims (4)
- 【請求項1】 混成集積回路基板の所望の導電路に導電
性ロウ材を付着する工程と、 前記導電路上に少なくとも前記導電性ロウ材で固着され
る回路素子を一括してマウントする工程と、 前記導電性ロウ材を溶融炉内で一括溶融して、前記回路
素子を前記導電路に固着する工程と、 前記導電路上に導電ペーストを付着して前記導電ペース
トで固着される回路素子を固着する工程と、 前記回路素子と前記導電路を接続するワイヤーボンディ
ングを一括して行う工程とを具備することを特徴とする
混成集積回路装置の製造方法。 - 【請求項2】 前記導電性ロウ材として半田ペーストを
用いることを特徴とする請求項1記載の混成集積回路装
置の製造方法。 - 【請求項3】 前記導電ペーストとして銀ペーストを用
いることを特徴とする請求項1記載の混成集積回路装置
の製造方法。 - 【請求項4】 前記ワイヤーボンデイングは細線ボンダ
ーと太線ボンダーとで行うことを特徴とする請求項1記
載の混成集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000326297A JP2002134680A (ja) | 2000-10-26 | 2000-10-26 | 混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000326297A JP2002134680A (ja) | 2000-10-26 | 2000-10-26 | 混成集積回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002134680A true JP2002134680A (ja) | 2002-05-10 |
Family
ID=18803511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000326297A Pending JP2002134680A (ja) | 2000-10-26 | 2000-10-26 | 混成集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002134680A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2003096612A1 (ja) * | 2002-05-09 | 2005-09-15 | 新潟精密株式会社 | 暗号装置および方法、暗号システム |
-
2000
- 2000-10-26 JP JP2000326297A patent/JP2002134680A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2003096612A1 (ja) * | 2002-05-09 | 2005-09-15 | 新潟精密株式会社 | 暗号装置および方法、暗号システム |
JP4615308B2 (ja) * | 2002-05-09 | 2011-01-19 | オニシックス グループ エルエー エルエルシー | 暗号装置および方法、暗号システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3886091B2 (ja) | フラットパネル型表示装置及びその製造方法 | |
JPH09330996A (ja) | 電子パッケージ | |
JP2002076589A5 (ja) | ||
CN101072654A (zh) | 回流期间焊料的超声波搅动 | |
JP3219793B2 (ja) | 基板にsmd構成要素を実装する方法 | |
JP2004172211A (ja) | パワーモジュール | |
JP2002134682A (ja) | 混成集積回路装置の製造方法 | |
JP4062191B2 (ja) | 半導体装置及びその製造方法 | |
JP2002134680A (ja) | 混成集積回路装置の製造方法 | |
KR100676353B1 (ko) | 혼성 집적 회로 장치의 제조 방법 | |
JPH118474A (ja) | 多層基板の製造方法 | |
JP2002134683A (ja) | 混成集積回路装置の製造方法 | |
JP2002134687A (ja) | 混成集積回路装置の製造方法 | |
JP3869643B2 (ja) | 混成集積回路装置の製造方法 | |
JP2002134902A (ja) | 混成集積回路装置の製造方法 | |
JP3360778B2 (ja) | 半導体装置の半田付け方法 | |
JP2002134901A (ja) | 混成集積回路装置の製造方法 | |
JP2881088B2 (ja) | 半導体装置の製造方法 | |
JPH1187906A (ja) | 半導体装置およびその実装方法 | |
JP2841825B2 (ja) | 混成集積回路 | |
JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
JP4909283B2 (ja) | 電子回路の製造方法 | |
JPH03200393A (ja) | 印刷配線板及びその製造方法 | |
JPH11168171A (ja) | 混成集積回路装置及びその製造方法 | |
JP2002134893A (ja) | 混成集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |