JPH03200393A - 印刷配線板及びその製造方法 - Google Patents

印刷配線板及びその製造方法

Info

Publication number
JPH03200393A
JPH03200393A JP34016589A JP34016589A JPH03200393A JP H03200393 A JPH03200393 A JP H03200393A JP 34016589 A JP34016589 A JP 34016589A JP 34016589 A JP34016589 A JP 34016589A JP H03200393 A JPH03200393 A JP H03200393A
Authority
JP
Japan
Prior art keywords
chip
circuit board
semiconductor bare
bare chip
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34016589A
Other languages
English (en)
Inventor
Ryoichi Ochiai
落合 良一
Fumio Mitamura
三田村 文男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP34016589A priority Critical patent/JPH03200393A/ja
Publication of JPH03200393A publication Critical patent/JPH03200393A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3415Surface mounted components on both sides of the substrate or combined with lead-in-hole components

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体ベアチップ及びチップ部品を搭載する印刷配線板
、及びその印刷配線板の製造方法に関し、小形で低コス
トであり、また信号の高速化が推進され、且つ半導体ベ
アチップ及びワイヤボンデングされた接続線が損傷する
恐れのない、印刷配線板を提供することを目的とし、 回路基板の一方の片面に、ワイヤボンデングされた半導
体ベアチップが樹脂コーテングされて実装され、他方の
片面に、リフロー半田付けされたチップ部品が、実装さ
れた構成とし、回路基板の一方の片面に、半導体ベアチ
ップをグイボンデングし、次にベアチップ用パッドにワ
イヤボンデングして該半導体ベアチップを実装し、さら
に該半導体ベアチップを樹脂コーテングした後に、該半
導体ベアチップのコーテング層の表面を冷却しつつ、該
回路基板の他方の片面に、チップ部品をリフロー半田付
けして実装するものとする。
〔産業上の利用分野〕
本発明は、半導体ベアチップ及びチップ部品を搭載する
印刷配線板、及びその印刷配線板の製造方法に関する。
OA機器、電子装置9通信装置等の装置の小形化、信号
の高速化、低コスト化に伴い、印刷配線板に半導体ベア
チップ及び抵抗体、コンデンサ等のチップ部品を、高密
度に表面実装した回路モジュールが要求されている。
〔従来の技術〕
第3図の(a)は、搭載部品が表面実装された従来の印
刷配線板の断面図であり、(b)はその製造過程を示す
断面図である。
第3図(a)において、lは、ガラス繊維入りエポキシ
樹脂銅張積層板等の回路基板である。
回路基板lの表面に、ベアチップ用パッド2゜チップ部
品用パッド3を所望に配設し、裏面に回路パターンを形
成しである。そして裏面の回路パターンと表面のパッド
等とをビヤホール4を介して接続している。
また、5は、回路基板1に表面実装する半導体ベアチッ
プであり、IOは、回路基板lに表面実装する抵抗体、
コンデンサ等のチップ部品である。
半導体ベアチップ5は、枠形に配列したベアチップ用パ
ッド2の枠の中央部に、導電性接着剤等を用いてフェー
スアップにグイボンデングされ、さらに、金線等の接続
線6を熱圧着してワイヤボンデングすることで、その電
極と対応するベアチップ用パッド2とが接続されている
接続線6をベアチップ用パッド(或いは電極)にワイヤ
ボンデングするには、回路基板lをヒーター上に載せ、
その裏面を2508C〜400℃に加熱しつつ、ボンデ
ングツールを用いて接続線6の端末をベアチップ用パッ
ド2(或いは電極)に所望の圧力で押圧して接合する。
また、半導体ベアチップ5及び接続線6は、エポキシ樹
脂等の樹脂コーテング層7によって封止されている。
一方、チップ部品10は、チップ部品用パッド3上にリ
フロー半田付けされて実装されている。
詳述すると、まず、チップ部品用パッド3にペースト状
半田をスクリーン印刷する。そして、チップ部品の電極
を対応するチップ部品用パッド上に位置合わせして仮接
着し、回路基板lを赤外線で照射する、或いは回路基板
lを加熱炉へ送り込む等して、250°C〜350℃に
加熱し半田をリフローさせることで、チップ部品用パッ
ドとチップ部品の電極とが半田付けされている。
上述のように、半導体ベアチップ5を実装する際には、
回路基板1の少な(とも裏面側を加熱しなければならな
いし、また、チップ部品10を実装するには回路基板l
の少なくとも実装面を加熱しなければならない。
よって、半導体ベアチップ5を実装し、樹脂コーテング
後に、チップ部品10を実装しようとすると、チップ部
品のりフロー半田付は時に、樹脂コーテング層7か加熱
され膨張し、半導体ベアチップ5や接続線6に応力が付
与されて、半導体ベアチップが損傷したり、或いは接続
線が断線する恐れがある。
したがって、従来は、第3図(b)に図示したように、
先ず回路基板1の実装面のチップ部品用パッド3にペー
スト状半田をスクリーン印刷し、チップ部品10をチッ
プ部品用パッド上に位置合わせして仮接着し、回路基板
lの実装面に赤外線を照射することで、チップ部品IO
をリフロー半田付けする。
その後、半導体ベアチップ5をその実装面にフェースア
ップにダイボンデングし、ベアチップ用パッド2にワイ
ヤボンデングする。そして半導体ベアチップ5及び接続
線6を樹脂コーテングしている。
〔発明が解決しようとする課題〕
しかしながら上記従来の、必要数の半導体ベアチップ及
びチップ部品を、回路基板の片面に実装・した従来の印
刷配線板は、回路基板が大形になるばかりでなく、コス
ト高になる恐れがあった。
また、チップ部品と半導体ベアチップとが、ビヤホール
ー裏面の導体パターン−ビヤホールという伝送路を介し
て接続されているため、信号の伝送路長が長(なり、高
速化に支障をきたすという問題点があった。
本発明はこのような点に鑑みて創作されたもので、小形
で低コストであり、また信号の高速化が推進され、且つ
半導体ベアチップ及びワイヤボンデングされた接続線が
損傷する恐れのない、印刷配線板を提供することを目的
としている。
〔課題を解決するための手段〕
上記の目的を達成するために本発明は、第2図に例示し
たように、回路基板lの一方の片面に、半導体ベアチッ
プ5をダイボンデングし、次にベアチップ用パッド2に
ワイヤボンデングして、半導体ベアチップ5を実装し、
さらに半導体ベアチップ5を樹脂コーテングする。
その後、回路基板1を裏返して、半導体ベアチップ5の
樹脂コーテング層7の表面を冷却しつつ、回路基板lの
他方の片面に、チップ部品10をリフロー半田付けして
実装することで、第1図に例示したように、回路基板l
の一方の片面に所望数の半導体ベアチップ5が実装され
、他方の片面に所望数のチップ部品10が実装された印
刷配線板とする。
〔作用〕
上述のように、回路基板の一方の片面に半導体ベアチッ
プが実装され、他方の片面にチップ部品実装されている
ので、印刷配線板の形状が従来のほぼ半分に縮小される
また、半導体ベアチップとチップ部品とを、1つのビヤ
ホールを介して接続し得ることになり、信号の高速化が
推進される。
一方、他方の片面が空の状態で回路基板の一方の片面に
、先ず半導体ベアチップを実装するのであるから、半導
体ベアチップのワイヤボンデング時に、回路基板の他方
の片面を加熱するのに何等の支障がない。
また、半導体ベアチップを実装し樹脂コーテングした後
に、半導体ベアチップ等をコーテングしている樹脂コー
テング層を冷却しつつ、他方の片面を加熱してチップ部
品のりフロー半田付けを実施している。
したがって、樹脂コーテング層の膨張が阻止され、半導
体ベアチップが損傷したり、或いはワイヤボンデングし
ている接続線が断線する恐れがない。
〔実施例〕
以下図を参照しながら、本発明を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。
第1図は本発明の実施例の断面図、第2図の(a)。
(b)、 (C)は本発明方法の製造工程を示す図であ
る。
第1図において、ガラス繊維入リエボキシ樹脂銅張積層
板等の回路基板lの一方の片面には、所望の位置に枠形
にベアチップ用パッド2を配設し、他方の片面には、所
望の位置に対向して、チップ部品用パッド3を配設し、
さらに回路基板lを貫通するビヤホール4を設けて、回
路基板lの両面のパッド間、或いは回路パターン間等を
接続している。
半導体ベアチップ5は、ベアチップ用パッド2の枠の中
央部に、導電性接着剤等を用いてフェースアップにダイ
ボンデングされ、さらに、半導体ベアチップ5の電極と
ベアチップ用パッド2とを、金線等の接続線6を熱圧着
してワイヤボンデングすることで接続している。
そして、回路基板1に実装された半導体ベアチップ5及
び接続線6は、エポキシ樹脂等の樹脂コーテング層7に
よって封止されている。
一方、回路基板lの他方の片面には、抵抗体。
コンデンサ等のチップ部品10が、チップ部品用パッド
3上にリフロー半田付けされて実装されて、印刷配線板
が構成されている。
上述ように回路基板lの一方の片面に、半導体ベアチッ
プ5を集めて表面実装し、他方の片面にチップ部品10
を集めて表面実装した印刷配線板は、第2図のようにし
て製造される。
先ず第2図(a)に図示したように、半導体ベアチップ
5を、枠形に配列したベアチップ用パッド2の枠の中央
部に、導電性接着剤等を用いてフェースアップにグイボ
ンデングする。
そして、回路基板lをヒーター上に載せ、その裏面を2
50°C〜400℃に加熱しつつ、ボンデングツールを
用いて、接続線6の端末を半導体ベアチップ5の電極に
押圧して熱圧着して接続し、弓き続いてボンデングツー
ルをベアチップ用パッド2上に移動して、接続線6の所
望の個所をベアチップ用パッド2に押圧して熱圧着する
。そして接続線6を切断する。
このような作業を繰り返して、すべての電極と対応する
ベアチップ用パッド2とをワイヤボンデングして接続、
する。
その後、導体ベアチップ5の上部にエポキシ樹脂等のペ
ースト状のコーテング剤を滴下して、半導体ベアチップ
5及びその半導体ベアチップに繋がる接続線6をコーテ
ングし、乾燥し硬化させて、樹脂コーテング層7を設け
る。
次に第2図(b)の如(に、半導体ベアチップの実装面
が下側になるように回路基板1を裏返し、チップ部品用
パッド3の表面に、ペースト状半田11をスクリーン印
刷する。
第2図(C)に示す20は、耐熱性ある弾性体袋(例え
ばゴム袋等)21内に封入された冷媒9例えば水である
。この冷媒20を封入した弾性体袋21は、台上に平た
く広げである。
そして、チップ部品用パッド3上にペースト状半田11
を塗布した回路基板1を、第2図(C)に図示したよう
に、弾性体袋21上にセットして、樹脂コーテング層7
の表面を弾性体袋21に密着させる。
その後、チップ部品10の電極を対応するチップ部品用
パッド3上に位置合わせして仮接着し、回路基板lの上
面に赤外線を照射して、250℃〜350°Cに加熱し
半田をリフローさせ、チップ部品10の電極をチップ部
品用パッド3にリフロー半田付けする。
なお、チップ部品をリフロー半田付けする際に、樹脂コ
ーテング層7を冷却するにあたり、弾性体袋に封入した
冷媒を使用することなく、金属材よりなる水槽を設け、
この水槽の蓋上に、回路基板をセットして、樹脂コーテ
ング層を冷却する等、適宜の冷却手段を採用し得るもの
である。
上述のように、半導体ベアチップ5等をコーテングして
いる樹脂コーテング層7を冷却しつつ、他方の片面を加
熱してチップ部品のりフロー半田付けを実施しているの
で、樹脂コーテング層7の膨張が阻止され、半導体ベア
チップが損傷したり、或いはワイヤボンデングしている
接続線が断線する恐れがない。
〔発明の効果〕
以上説明したように本発明は、回路基板の一方の片面に
、半導体ベアチップを表面実装し、他方の片面にチップ
部品を表面実装した印刷配線板であって、回路基板の両
面に搭載部品を高密度に実装することができ、回路基板
即ち印刷配線板の小形となり、低コストである。
また、信号の伝送路長が短くなり、信号の高速化が促進
れる。
さらにまた、印刷配線板を製造する際に半導体ベアチッ
プが損傷したり、或いはワイヤボンデングされた接続線
が断線する恐れがない。
【図面の簡単な説明】
第1図は本発明の実施例の断面図、 第2図の(a)、 (b)、 (C)は本発明方法の製
造工程を示す図、 第3図は従来例の断面図で、 図において、 lは回路基板、 2はベアチップ用パッド、 3はチップ部品用パッド、 4はビヤホール、 5は半導体ベアチップ、 6は接続線、 7は樹脂コーテング層、 10はチップ部品、 20は冷媒を示す。 第 ■ 口 今 (しン イ々i来イグly)ざ91自シ序つ 暦3図

Claims (2)

    【特許請求の範囲】
  1. (1)回路基板(1)の一方の片面に、ワイヤボンデン
    グされた半導体ベアチップ(5)が樹脂コーテングされ
    て実装され、 他方の片面に、リフロー半田付けされたチップ部品(1
    0)が、実装されてなることを特徴とする印刷配線板。
  2. (2)回路基板(1)の一方の片面に、半導体ベアチッ
    プ(5)をダイボンデングし、次にベアチップ用パッド
    (2)にワイヤボンデングして該半導体ベアチップ(5
    )を実装し、さらに該半導体ベアチップ(5)を樹脂コ
    ーテングした後に、 該半導体ベアチップ(5)のコーテング層(7)の表面
    を冷却しつつ、該回路基板(1)の他方の片面に、チッ
    プ部品(10)をリフロー半田付けして実装することを
    特徴とする印刷配線板の製造方法。
JP34016589A 1989-12-27 1989-12-27 印刷配線板及びその製造方法 Pending JPH03200393A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34016589A JPH03200393A (ja) 1989-12-27 1989-12-27 印刷配線板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34016589A JPH03200393A (ja) 1989-12-27 1989-12-27 印刷配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH03200393A true JPH03200393A (ja) 1991-09-02

Family

ID=18334354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34016589A Pending JPH03200393A (ja) 1989-12-27 1989-12-27 印刷配線板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH03200393A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299810A (ja) * 2001-04-02 2002-10-11 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP2008176906A (ja) * 2006-11-16 2008-07-31 Qimonda North America Corp データ保持特性の低下を防ぐシステム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180894A (ja) * 1984-09-28 1986-04-24 株式会社日立製作所 電子部品の製造方法
JPS61287197A (ja) * 1985-06-13 1986-12-17 株式会社東芝 電子部品の製造方法
JPS63213936A (ja) * 1987-03-02 1988-09-06 Nec Corp 混成集積回路装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180894A (ja) * 1984-09-28 1986-04-24 株式会社日立製作所 電子部品の製造方法
JPS61287197A (ja) * 1985-06-13 1986-12-17 株式会社東芝 電子部品の製造方法
JPS63213936A (ja) * 1987-03-02 1988-09-06 Nec Corp 混成集積回路装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299810A (ja) * 2001-04-02 2002-10-11 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP2008176906A (ja) * 2006-11-16 2008-07-31 Qimonda North America Corp データ保持特性の低下を防ぐシステム

Similar Documents

Publication Publication Date Title
US5969945A (en) Electronic package assembly
JP2949490B2 (ja) 半導体パッケージの製造方法
KR100231276B1 (ko) 반도체패키지의 구조 및 제조방법
JP3541491B2 (ja) 電子部品
JPH08255965A (ja) マイクロチップモジュール組立体
US7554039B2 (en) Electronic device
JPH1050886A (ja) グリッドアレイ半導体パッケージへの導電ポリマボールの接着
JPH03200393A (ja) 印刷配線板及びその製造方法
US6949823B2 (en) Method and apparatus for high electrical and thermal performance ball grid array package
JPH02163950A (ja) 半導体装置の実装体およびその実装方法
JP2974819B2 (ja) 半導体装置およびその製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP3938017B2 (ja) 電子装置
JPH0749804Y2 (ja) 半導体装置
JPH08315877A (ja) 表面実装型コネクタの実装方法
JPH07201894A (ja) 電子部品搭載装置の製造方法
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP3465809B2 (ja) 半導体装置及びその製造方法
JPH1187906A (ja) 半導体装置およびその実装方法
JP2002134682A (ja) 混成集積回路装置の製造方法
JPH0629443A (ja) 混成集積回路の製造方法
JP2599290Y2 (ja) ハイブリッドic
JPS6386462A (ja) ソリツド・ステ−ト・リレ−の製造方法
JPH04151891A (ja) 電子部品の接続装置
JPH0299394A (ja) メモリーカードモジュール