JPS6180894A - 電子部品の製造方法 - Google Patents

電子部品の製造方法

Info

Publication number
JPS6180894A
JPS6180894A JP20174984A JP20174984A JPS6180894A JP S6180894 A JPS6180894 A JP S6180894A JP 20174984 A JP20174984 A JP 20174984A JP 20174984 A JP20174984 A JP 20174984A JP S6180894 A JPS6180894 A JP S6180894A
Authority
JP
Japan
Prior art keywords
wiring board
solder
main surface
chip
electronic components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20174984A
Other languages
English (en)
Inventor
恒雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20174984A priority Critical patent/JPS6180894A/ja
Publication of JPS6180894A publication Critical patent/JPS6180894A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はハイブリッドIC等の電子部品の製造方法、特
に配線基板の両面に電子部品を実装した両面実装型の電
子部品の製造方法に関する。
〔背景技術〕
電子機器は、機能面から高密度実装化が、実装面から小
型化が要請されている。このため、配線基板の表裏面に
それぞれ電子部品を実装することによって実装密度の向
上および小型化を図った技術が開発されている。この配
線基板の表裏面を利用する表裏面実装型電子部品の製造
方法としては、たとえば、工業調査会発行「電子材料J
 1982年5月号、昭和57年5月1日発行、P62
〜P66にも記載されているように、配線基板(印刷配
線板)のスルーホールを利用して下面側の半田を上面に
吸い上げ、上面と下面に仮止めされているチップ部品(
電子部品)を同時に半田で固定する方法、あるいは半田
のリフローによって配線基板の上面に仮止めされたチッ
プ部品を固定した後、噴流半田によるフローによって配
線基板の下面に仮止めされたチップ部品を固定する方法
が知られている。
ところで、本発明者は、配線基板の表裏面へのチップ部
品の固定をいずれも半田リフローで行う方法について検
討して見た。しかし、この方法はつぎのような点に問題
があることが本発明者によって明らかとされた。すなわ
ち、配線基板の表裏面に使用される半田が同一成分のも
のであると、後のりフロ一時に先のリフローによって固
定されたチップ部品の半田が溶けてしまい、チ・ツブ部
品の脱落が生じたり、半田接合強度の劣化が生じる。
そこで、先のリフローに使用する半田を高融点半田(た
とえば、pbが20%、Snが80%となる融点が27
5℃前後の半田)とし、後からリフローする半田を低融
点半田(たとえば、pbが40%、Snが60%となる
融点が183℃程度の半田)とし、後のりフロ一時に先
のリフローによって固定された部分が溶けないようにす
る方法が考えられる。しかし、この方法は、両面実装が
支障なく行えるが、高融点半田に耐えることのできない
部品が実装できなくなり、被実装部品が限定されると言
う新たな問題が生じる。
〔発明の目的〕
本発明の目的は再現性の良い両面実装型電子部品の製造
方法を提供することにある。
本発明の他の目的は低温プロセスが可能な両面実装型の
電子部品の製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明は、配線基板の主面に半田リフローに
よってチップ部品を固定した後、このチップ部品をレジ
ンでコーティングし、その後、配線基板の裏面に半田を
印刷するとともに半田リフローによってチップ部品を裏
面に固定するため、使用する半田としていずれも低融点
半田を使用しでも、先のリフローによって固定されたチ
ップ部品の接合部分が後のりフロ一時の熱によって軟化
してもコーティングされたレジンによって被われかつ支
持されているため、接合部分に異常は起きない。この結
果、本発明によれば、両面実装型の電子部品を低温プロ
セスで再現性よく製造するこ          1と
ができる。
〔実施例〕
第1図は本発明の一実施例による両面実装型の電子部品
を示す断面図、第2図は同じく電子部品の製造に用いら
れる配線基板の断面図、第3図は同じ(配線基板の主面
にチップ部品を固定した状態を示す断面図、第4図は同
じく配線基板の主面のチップ部品をレジンでコーティン
グした状態を示す断面図、第5図は同じく配線基板の裏
面に半田を印刷した状態を示す断面図である。
この実施例では、第1図に示されるように、配線基板1
の主面および裏面の配線層2にそれぞれチップ部品(電
子部品)3が半田4によって固定されている。前記チッ
プ部品3としては、たとえば、両端にそれぞれ電極5を
有するダイオード6およびレジンパッケージ7の両側か
らそれぞれリード8を突出させたトランジスタ9が使用
されている。また、配線基板1の主面に固定(実装)さ
れたチップ部品3はレジンからなる被覆体(コーテイン
グ膜)10で被われている。
つぎに、このような両面実装型電子部品11の製造方法
について第1図〜第5図を参照しながら説明する。
最初に第2図に示されるように、セラミックからなる配
線基板1が用意される。この配線基板1は主面(表面)
および裏面にそれぞれ配線層2が所望パターンに設けら
れている。また、図示しないが、配線基板1の表裏面の
所望配線層2は配線基板lを貫くスルーホールに充填さ
れた導体によって電気的に接続されている。
この配線基板lはその主面の所望配線層部分に半田ペー
スト(クリーム半田)12が印刷される。
この半田ペーストエ2はpbが40%、Snが60%と
なる融点が183°C程度の低融点半田となっている。
つぎに、第3図に示されるように、配線基板1の主面の
配線層2上にはダイオード6、トランジスタ9のような
チップ部品3が位置決め載置され、かつ半田リフロー処
理が施される。この結果、半田ペースト12はリフロー
して半田4となり、各チップ部品3の電極部分(電極5
.リード8)を配線層2に固定する。
つぎに、第4図に示されるように、配線基板1の主面に
はレジンコーティング処理が施される。
この結果、前記チップ部品3はコーテイング膜10によ
って被われかつ保持される。なお、前記コーテイング膜
10を形成するレジンは、後述する後の半田リフロー処
理時の熱によって変形劣化したりすることのない材質が
選ばれる。すなわち、後の半田リフローに使用される半
田は配線基板1の主面において使用される半田ペースト
と同一材質であることから、たとえば、200℃程度の
処理温度に充分耐えることのできる四フフ化エチレン樹
脂、ポリイミド樹脂等が使用される。
つぎに、配線基板1は裏返しにされ、第5図に示される
ように、その裏面(同図では上面)の配線層2の所望部
分に半田ペースト(クリーム半田)13が印刷される。
この半田ペースト13は配線基板1の主面に印刷された
半田ペースト12と同一成分の低融点半田からなってい
る。
つぎに、この配線基板1の裏面の半田ペースト13上に
はダイオード6、トランジスタ9のようなチップ部品3
が載置され、前記配線基板lの主面におけるチップ部品
3の実装と同様な半田リフロー処理によってチップ部品
3が実装され、第1図に示されるような両面実装型電子
部品11が製造される。
なお、前記配線基板lの裏面の半田リフロ一時、配線基
板1の主面に先に実装されたチップ部品3の接合部分も
加熱され、半田4が軟化溶融するが、このチップ部品3
はコーテイング膜10によって被われかつ支持(保持)
されていることから、接合部分がずれたりすることがな
く、チップ部品3の配線基板1からの脱落も生じない。
〔効果〕
(11本発明の両面実装型電子部品の製造方法によれば
、総ての実装用半田として低融点半田を使用しても、先
の半田リフロー処理後に配線基板1の主面に実装された
チップ部品3はコーティング膜10で被われるため、後
の半田リフロー処理時に前記チップ部品3の接合部分が
処理の際の熱で軟化溶融しても、接合部分は、ずれたり
あるいは剥離したりすることはなく、再現性良く両面実
装型の電子部品が製造でき、歩留りの向上が達成できる
という効果が得られる。
(2)上記(1)から、本発明によれば、実装における
リフロー処理は低温処理ができるため、高温度に対して
弱い電子部品の実装も行うことができ、高集積実装化が
達成できるという効果が得られる。
(3)上記(1)から、本発明の両面実装型電子部品は
配線基板1の主面側のチップ部品3がコーテイング膜1
0で被われているため、このコーテイング膜10が保護
膜として作用して、チップ部品3の耐湿性および機械的
強度が向上し、品質が向上するという効果が得られる。
(4)上記(3)から、本発明によれば、両面実装型電
子部品の製造にあって、配線基板1の主面に実装された
チップ部品3はコーテイング膜10で被われていること
から、後の半田リフロー処理は先の半田リフ口し処理と
同一の条件(状態)で行うことができるため、設備等が
簡素化できるという効果が得られる。
(5)上記(1)〜(4)により、品質の優れた両面実
装型の電子部品を高い歩留りで製造することができるた
め、電子部品の製造コストの低減が達成できるという相
乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、配線基板1と
してはセラミック板以外のプリント基板にも前記実施例
同様に実装でき、前記実施例同様な効果が得られる。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるハイブリッド技術に
適用した場合について説明したが、それに限定されるも
のではない。
本発明は少なくとも基板の両面に物品を半田リフローに
よって固定する技術には適用できる。
【図面の簡単な説明】
第1図は本発明の一実施例による両面実装型の電子部品
を示す断面図、 第2図は同じく電子部品の製造に用いられる配線基板の
断面図、 第3図は同じく配線基板の主面にチップ部品を固定した
状態を示す断面図、 第4図は同じく配線基板の主面のチップ部品をレジンで
コーティングした状態を示す断面図、第5図は同じく配
線基板の裏面に半田を印刷した状態を示す断面図である
。 1・・・配線基板、2・・・配線層、3・・・チップ部
品(電子部品)、4・・・半田、5・・・1極、6・・
・ダイオード、7・・・レジンパッケージ、8・・・リ
ード、9・・・トランジスタ、10・・・被覆体(コー
テイング膜)、11・・・両面実装型電子部品、12.
13・・・半箱   1  図 第  3  図

Claims (1)

    【特許請求の範囲】
  1. 1、配線基板の主面に半田リフローによって電子部品を
    固定する工程と、前記配線基板の主面に固定された電子
    部品を被覆体で被う工程と、前記配線基板の裏面に半田
    を印刷する工程と、前記印刷された半田のリフローによ
    って配線基板の裏面に仮止めされた電子部品を固定する
    工程と、を有することを特徴とする電子部品の製造方法
JP20174984A 1984-09-28 1984-09-28 電子部品の製造方法 Pending JPS6180894A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20174984A JPS6180894A (ja) 1984-09-28 1984-09-28 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20174984A JPS6180894A (ja) 1984-09-28 1984-09-28 電子部品の製造方法

Publications (1)

Publication Number Publication Date
JPS6180894A true JPS6180894A (ja) 1986-04-24

Family

ID=16446300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20174984A Pending JPS6180894A (ja) 1984-09-28 1984-09-28 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JPS6180894A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200393A (ja) * 1989-12-27 1991-09-02 Fujitsu Ltd 印刷配線板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200393A (ja) * 1989-12-27 1991-09-02 Fujitsu Ltd 印刷配線板及びその製造方法

Similar Documents

Publication Publication Date Title
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
US6259155B1 (en) Polymer enhanced column grid array
JPS5921047A (ja) リ−ドレスチツプキヤリア
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JPS6180894A (ja) 電子部品の製造方法
JP3360778B2 (ja) 半導体装置の半田付け方法
JPH02163950A (ja) 半導体装置の実装体およびその実装方法
JPH0529363A (ja) 配線基板
JPH063821B2 (ja) 両面保護コート型tab用テープキャリア
JP3423174B2 (ja) チップ・オン・ボード実装構造およびその製造方法
JP3331146B2 (ja) Bga型半導体装置の製造方法
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JPS63244631A (ja) 混成集積回路装置の製造方法
JPS60120588A (ja) 印刷配線板
JPH05136201A (ja) 半導体装置用電極と実装体
JPS61290799A (ja) 電子部品の製造方法
JPH0680701B2 (ja) ピン付チツプキヤリア
JPS63211655A (ja) 半田埋め込みレジストシ−ト
JP3465809B2 (ja) 半導体装置及びその製造方法
JPS59204265A (ja) 混成集積回路の製造方法
JPS58103198A (ja) 電子部品の取付け方法
JPH04159767A (ja) 混成集積回路
JPH1056097A (ja) 半導体装置及びその製造方法
JPH11145613A (ja) 半導体装置およびその製造方法ならびに電子装置
JPS61287197A (ja) 電子部品の製造方法