JP2881088B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2881088B2
JP2881088B2 JP5055248A JP5524893A JP2881088B2 JP 2881088 B2 JP2881088 B2 JP 2881088B2 JP 5055248 A JP5055248 A JP 5055248A JP 5524893 A JP5524893 A JP 5524893A JP 2881088 B2 JP2881088 B2 JP 2881088B2
Authority
JP
Japan
Prior art keywords
circuit board
flux
electronic component
semiconductor device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5055248A
Other languages
English (en)
Other versions
JPH06268028A (ja
Inventor
一明 柄澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5055248A priority Critical patent/JP2881088B2/ja
Publication of JPH06268028A publication Critical patent/JPH06268028A/ja
Application granted granted Critical
Publication of JP2881088B2 publication Critical patent/JP2881088B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、詳しくは、回路基板の電極と半導体素子等の電
子部品の電極とを半田バンプにより接合する技術に適用
することができ、特に、回路基板の予備加熱温度を下げ
ても所望の熱圧着温度まで加熱することができ、半田を
酸化し難くし本止め接合を良好に行って安定した電極接
合部を得ることができる半導体装置の製造方法に関す
る。
【0002】半導体装置を高速動作させるためには、半
導体素子を高速動作させるだけでなく、総配線長を短く
する必要があり、この総配線長を短くするためには、半
導体部品の小型化、接合ピッチの狭小化等の技術が必要
である。この具体的な技術には、リードレスチップキャ
リア(LCC)やフリップチップ接合等、半田を用いて
半導体素子等の電子部品と回路基板とを接合する技術が
あり、これは総配線長を短くする有効な技術である。
【0003】さて、フラックスは、一般に半導体素子等
の電子部品と回路基板を位置合わせする際に、電子部品
と回路基板が位置ずれしないように仮に固定する機能を
有する他、電子部品と回路基板の半田接合の際、半田−
電極間に充分な濡れ性を生じさせる機能を有する反面、
洗浄した後にフラックス残渣が残されると、フラックス
中に含まれる活性成分が接合部の腐蝕を引き起こし、半
導体装置の信頼性を低下させる他、洗浄廃液の処理液及
び洗浄液の有害性等の問題がある。
【0004】また、総配線長を短くするためには、半田
接合部が微細になるに連れて半田接合を用いるフラック
スの洗浄が困難になっており、特にフリップチップ接合
においては、半導体素子−回路基板間が狭いために、フ
ラックスの洗浄が困難である他、充分に洗浄されたかど
うかの確認も困難であるという問題がある。このような
問題を解決するためには、洗浄を必要としないフラック
スの開発が行われているが、できればフラックスを用い
ずに接合するのが望ましい。
【0005】
【従来の技術】従来、回路基板の電極と半導体素子等の
電子部品の電極との接合は、ヒータ上に直接回路基板を
配置した状態で熱圧着により半田バンプで仮固定した
後、フラックスを用いて熱処理により半田バンプで本止
め接合していた。
【0006】
【発明が解決しようとする課題】しかしながら、上記し
たような従来の半導体装置の製造方法では、ヒータ上に
直接回路基板を配置した状態で、半導体素子を回路基板
上に熱圧着で仮固定する際、回路基板が熱伝導性に優れ
ているもの、例えばSiやAIN製であると、半導体素
子を加熱した時に熱が熱伝導性の良い回路基板から逃げ
てしまい、回路基板の予備加熱温度を高くしないと、所
望の熱圧着温度まで加熱することができない。例えば、
Si回路基板上にSi半導体素子を熱圧着する場合、熱
圧着温度240℃に加熱するのには、半導体素子の加熱
温度は250℃必要であり、ヒータによる回路基板の予
備加熱温度は215℃も必要である。このように回路基
板の温度が高過ぎると、半田が酸化して酸化膜が生じ、
この酸化膜が支障になってその後の本止め接合を良好に
行い難く、安定した電極接合部を得難いという問題があ
る。特に、この問題は、フラックスによる接合部の腐蝕
やフラックスの洗浄不良等の問題のないフラックスレス
接合による場合では顕著になる傾向がある。例えば、マ
ルチチップモジュール等で複数の半導体素子を一度に熱
圧着する際には、本止め接合を1個ずつ行うため、後か
ら本止め接合する先に熱圧着が終了した半導体素子と回
路基板の半田接合部が酸化してしまい、この結果、その
後の本止め接合が良好に行われないことがある。
【0007】そこで本発明は、回路基板の予備加熱温度
を下げても所望の熱圧着温度まで加熱することができ、
半田を酸化し難くすることができ、本止め接合を良好に
行って安定した電極接合部を得ることができる半導体装
置の製造方法を提供することを目的としている。
【0008】
【課題を解決するための手段】本発明による半導体装置
の製造方法は上記目的達成のため、回路基板とヒータの
間に該回路基板よりも熱伝導率の低い部材を配置した状
態で該回路基板上に少なくとも1つ以上の電子部品を熱
圧着により半田バンプで仮固定する工程を含むものであ
る。 本発明においては、前記仮固定した後にフラック
スを用いずに熱処理により前記電子部品を前記回路基板
上に前記半田バンプで本止め接合して実装する工程を含
む場合に好ましく適用させることができ、この場合、半
田バンプで仮固定しているので、仮固定しないでフラッ
クスを用いて半田付けで一度に本止め接合する場合より
も電子部品の電極と回路基板の電極との位置ずれを低減
することができ、しかも、フラックスレスで本止め接合
するので、フラックスによる接合部の腐触の問題やフラ
ックスの洗浄不良の問題を解決することができ、安定し
た電極接合部を得ることができる。
【0009】本発明に係る電子部品には、LCC(リー
ドレス・チップ・キャリア)、半導体素子等が挙げら
れ、本発明には、特にマルチチップモジュール等で複数
の半導体素子等が好ましく適用させることができる。
【0010】
【作用】本発明では、後述する実施例の如く、半導体素
子の電子部品1の電極2上に半田バンプ3を形成する
か、あるいは回路基板4の電極5上に半田バンプ3を形
成し、この半田バンプ3により電子部品1の電極2と回
路基板4の電極5とを熱圧着する際、回路基板4とヒー
タ6の間に回路基板4よりも熱伝導率の低い部材7を挟
んだ状態で熱圧着するように構成したため、半導体素子
の電子部品1を加熱した際、従来のヒータ上に直接回路
基板を配置した状態で熱圧着する場合よりも回路基板4
よりも熱伝導率の低い部材7により回路基板4から熱が
逃げるのを抑制することができる。このため、回路基板
4の予備加熱温度を下げても所望の熱圧着温度まで加熱
することができるので、従来の場合よりも半田バンプ3
を酸化し難くすることができる。しかも、ほとんど酸化
しない状態で半田バンプで本止め接合することができる
ので、本止め接合を良好に行って安定した電極接合部を
得ることができる。
【0011】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は本発明の各実施例に則した半導体装置の製
造方法を示す図である。図1において、1は半導体素子
等の電子部品であり、2は電子部品1に形成された電極
であり、3は半田バンプであり、4は回路基板であり、
5は回路基板4に形成された電極であり、6はヒータで
あり、7は回路基板4とヒータ6の間に配置された回路
基板4よりも熱伝導率の低い部材である。
【0012】(実施例1)次に、本発明の実施例1を図
1を用いて説明する。まず、図1に示す如く、13mm
□の半導体素子の電子部品1の電極2上に鍍金法を用い
てSn−95Pb(Sn:5wt%,Pb95wt%)
半田バンプ3を形成した後、この半田バンプ3にフラッ
クスを塗布し、350℃に加熱することによって半田バ
ンプ3表面の酸化膜を除去した。次いで、フラックスを
トリクレンで洗浄し、半田バンプ3表面を清浄にした
後、半導体素子の電子部品1の電極2上の半田バンプ3
と44mm□でSi製の回路基板4上のAu電極5とを
位置合わせして、これらを突き合わせて240℃,3k
gfで3分熱圧着した。この際、回路基板4とヒータ6
の間に回路基板4よりも熱伝導率の低い部材7(0.6
mm厚で60mm□)を挟み熱圧着した。なお、回路基
板4よりも熱伝導率の低い部材7は0.6mm厚で60
mm□のアルミナからなるものを用いた。この時、図2
に示す如く、240℃で熱圧着を行うのに、比較例(前
述した従来法と同様で、熱伝導率の低い部材7を配置し
ない以外の構成は本実施例と同じとする)では、回路基
板4を215℃まで予備加熱しなければならなかったの
に対し、本実施例では、195℃に予備加熱することで
所望の熱圧着温度に到達した。そして、4つの半導体素
子の電子部品1を1枚のSi回路基板4上に熱圧着し
た。この後、400℃、N2 (80%)+H2 (20
%)雰囲気中で、10分加熱することによって、全ての
半導体素子の電子部品1をフラックスを用いずに良好に
接合することができた。
【0013】(実施例2)次に、本発明の実施例2を実
施例1と同様図1を用いて説明する。まず、図1に示す
如く、13mm□の半導体素子の電子部品1の電極2上
に鍍金法を用いてSn−95Pb(Sn:5wt%,P
b:95wt%)半田バンプ3を形成した後、この半田
バンプ3にフラックスを塗布し、350℃に加熱するこ
とによって半田バンプ3表面の酸化膜を除去した。次い
で、フラックスをトリクレンで洗浄し、半田バンプ3表
面を清浄にした後、半導体素子の電子部品1の電極2上
の半田バンプ3と、44mm□でAIN製の回路基板4
上のAu電極5とを位置合わせして、これらを突き合わ
せて240℃、3kgfで3分熱圧着した。この際、回
路基板4とヒータ6の間に回路基板4よりも熱伝導率の
低い部材7を挟み熱圧着した。なお、回路基板4よりも
熱伝導率の低い部材7は0.6mm厚で60mm□のア
ルミナからなるものを用いた。この時、240℃で熱圧
着を行うのに、図2に示す如く、比較例(前述した従来
と同様で熱伝導率の低い部材7を配置しない以外の構成
は本実施例と同じとする)では回路基板4を215℃ま
で予備加熱しなければならなかったのに対し、本実施例
では、195℃に予備加熱することで所望の熱圧着温度
に到達した。そして、4つの半導体素子の電子部品1を
1枚のAIN回路基板4上に熱圧着した。この後、40
0℃、N2 (80%)+H 2 (20%)雰囲気中で、1
0分加熱することによって、フラックスを用いずに全て
の半導体素子の電子部品1を良好に接合することができ
た。
【0014】(実施例3)次に、本発明の実施例3を実
施例1,2と同様図1を用いて説明する。まず、図1に
示す如く、44mm□でSi製の回路基板4の電極5上
に鍍金法を用いてSn−95Pb(Sn:5wt%,P
b:95wt%)半田バンプ3を形成した後、この半田
バンプ3にフラックスを塗布し、350℃に加熱するこ
とによって半田バンプ3表面の酸化膜を除去した。次い
で、フラックスをトリクレンで洗浄し、半田バンプ3表
面を清浄にした後、回路基板4の電極5上の半田バンプ
3に13mm□の半導体素子(LCC)の電子部品1上
の電極2を位置合わせして、これらを突き合わせて24
0℃,3kgfで3分熱圧着した。この際、回路基板4
とヒータ6の間に回路基板4よりも熱伝導率の低い部材
7(0.6mm厚で60mm□のアルミナからなる)を
挟み、4つの半導体素子の電子部品1(LCC)を1枚
の回路基板4上に熱圧着した。この後、400℃、N2
(80%)+H 2 (20%)雰囲気中で、10分加熱す
ることによって、フラックスを用いずに全ての半導体素
子の電子部品1を良好に接合することができた。
【0015】(実施例4)次に、本発明の実施例4を実
施例1〜3と同様図1を用いて説明する。まず、図1に
示す如く、44mm□でAIN製の回路基板4の電極5
上に鍍金法を用いてSn−95Pb(Sn:5wt%,
Pb:95wt%)半田バンプ3を形成した後、この半
田バンプ3にフラックスを塗布し、350℃に加熱する
ことによって半田バンプ3表面の酸化膜を除去した。次
いで、フラックスをトリクレンで洗浄し、半田バンプ3
表面を清浄した後、回路基板4の電極5上の半田バンプ
3に、13mm□の半導体素子(LCC)の電子部品1
上の電極2を位置合わせして、これらを突き合わせて2
40℃、3kgfで3分熱圧着した。この際、回路基板
4とヒータ6の間に回路基板4よりも熱伝導率の低い部
材7(0.6mm厚で60mm□のアルミナからなる)
を挟み、4つの半導体素子(LCC)の電子部品1を1
枚の回路基板4上に熱圧着した。この後、400℃、N
2 (80%)+H2 (20%)雰囲気中で、10分加熱
することによってフラックスを用いずに全ての半導体素
子の電子部品1を良好に接合することができた。
【0016】
【発明の効果】本発明によれば、回路基板の予備加熱温
度を下げても所望の熱圧着温度まで加熱することがで
き、半田を酸化し難くすることができ、本止め接合を良
好に行って安定した電極接合部を得ることができるとい
う効果がある。
【図面の簡単な説明】
【図1】本発明の各実施例に則した半導体装置の製造方
法を示す図である。
【図2】本発明と比較例に則した回路基板温度プロファ
イルを示す図である。
【符号の説明】
1 電子部品 2 電極 3 半田バンプ 4 回路基板 5 電極 6 ヒータ 7 熱伝導率の低い部材
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/60 311 H01L 21/603

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 回路基板(4)とヒータ(6)の間に該
    回路基板(4)よりも熱伝導率の低い部材(7)を配置
    した状態で該回路基板(4)上に少なくとも1つ以上の
    電子部品(1)を熱圧着により半田バンプ(3)で仮固
    定する工程を含むことを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 前記仮固定した後にフラックスを用いず
    に熱処理により前記電子部品(1)を前記回路基板
    (4)上に前記半田バンプ(3)で本止め接合する工程
    を含むことを特徴とする請求項1記載の半導体装置の製
    造方法。
JP5055248A 1993-03-16 1993-03-16 半導体装置の製造方法 Expired - Fee Related JP2881088B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5055248A JP2881088B2 (ja) 1993-03-16 1993-03-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5055248A JP2881088B2 (ja) 1993-03-16 1993-03-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06268028A JPH06268028A (ja) 1994-09-22
JP2881088B2 true JP2881088B2 (ja) 1999-04-12

Family

ID=12993298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5055248A Expired - Fee Related JP2881088B2 (ja) 1993-03-16 1993-03-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2881088B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3147845B2 (ja) 1998-02-13 2001-03-19 日本電気株式会社 チップ部品接合装置および方法
JP2009105119A (ja) * 2007-10-22 2009-05-14 Spansion Llc 半導体装置及びその製造方法
JP6186884B2 (ja) * 2013-05-23 2017-08-30 富士通株式会社 電極、電子部品、電子装置および電極の接合方法
JP5621021B2 (ja) * 2013-07-29 2014-11-05 スパンションエルエルシー 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH06268028A (ja) 1994-09-22

Similar Documents

Publication Publication Date Title
KR910002454B1 (ko) 필름 캐리어 및 이 필름 캐리어를 이용한 본딩방법
KR20040055734A (ko) 플립 칩 방법
JP2001338947A (ja) フリップチップ型半導体装置及びその製造方法
JPH03166739A (ja) 半田付け方法
JPH0831835A (ja) 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
JPS60262430A (ja) 半導体装置の製造方法
JP3509507B2 (ja) バンプ付電子部品の実装構造および実装方法
JP2881088B2 (ja) 半導体装置の製造方法
JP3998484B2 (ja) 電子部品の接続方法
JPH11265967A (ja) Lsi実装基板の構造及びその製造方法
JPS6349900B2 (ja)
JPH1022334A (ja) 半導体装置
JP3480570B2 (ja) 半導体チップ、その取り外し方法および半導体装置
JP3198555B2 (ja) 半導体装置の実装方法
JP3423727B2 (ja) フリップチップ接合方法
JP3257011B2 (ja) 半導体装置の組立方法
JP2570626B2 (ja) 基板の接続構造及びその接続方法
JPH02234447A (ja) 半導体集積回路素子の接続方法
JP3417281B2 (ja) バンプ付電子部品の実装方法
JPH07153795A (ja) 電子部品の実装方法
JPH05218136A (ja) フリップチップ・ボンディング方法
JPH10335805A (ja) 電子部品の実装方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JPH0983128A (ja) 半導体モジュールの接合構造
JPH05136216A (ja) 半導体取付装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110129

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees