KR910002454B1 - 필름 캐리어 및 이 필름 캐리어를 이용한 본딩방법 - Google Patents

필름 캐리어 및 이 필름 캐리어를 이용한 본딩방법 Download PDF

Info

Publication number
KR910002454B1
KR910002454B1 KR1019870010660A KR870010660A KR910002454B1 KR 910002454 B1 KR910002454 B1 KR 910002454B1 KR 1019870010660 A KR1019870010660 A KR 1019870010660A KR 870010660 A KR870010660 A KR 870010660A KR 910002454 B1 KR910002454 B1 KR 910002454B1
Authority
KR
South Korea
Prior art keywords
film carrier
bonding
low melting
metal
conductor wiring
Prior art date
Application number
KR1019870010660A
Other languages
English (en)
Other versions
KR880004733A (ko
Inventor
히로다까 나까노
쓰네까즈 요시노
Original Assignee
가부시끼가이샤 도시바
아오이 죠이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 아오이 죠이찌 filed Critical 가부시끼가이샤 도시바
Publication of KR880004733A publication Critical patent/KR880004733A/ko
Application granted granted Critical
Publication of KR910002454B1 publication Critical patent/KR910002454B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.

Description

필름 캐리어 및 이 필름 캐리어를 이용한 본딩방법
제1도(a) 내지 제1도(d)는 본 발명의 한 실시예를 나타낸 간단한 모형도.
제2도(a) 내지 제2도(d)는 본 발명의 다른 실시예를 나타낸 간단한 모형도.
제3도(a) 내지 제3도(d)는 본 발명의 다른 실시예를 나타낸 간단한 모형도.
제4도(a) 및 제4도(b)는 본 발명의 다른 실시예를 나타낸 간단한 모형도.
제5도(a) 및 제5도(b)는 한 실시예에서 사용되는 가압기구의 설명도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 소자 2 : 필름 캐리어
12 : 전극단자 21 : 폴리이미드 수지 테이프
25 : 동박(銅箔=전극 리이드) 27, 27 : 활성 합금
125 : 시이트
본 발명은 전자부품 특히 반도체 소자 등의 전극단자(패드) 위에 외부도체 배선(외부 리이드)을 일괄 접합하는 필름 캐리어와 필름 캐리어를 이용한 본딩방법에 관한 것이다.
근래에 100핀을 초과하는 반도체 소자, 예를 들면 초 LSI, 게이트 배열, LCD 드라이버가 널리 사용되고 있으며 이 반도체 소자는 각종의 가정용 전화기, 전자제품, 산업용 기기 분야로 진출되고 있다.
특히 소형 액정 TV는 가정용 또는 휴대용으로서 사용되고 소형화, 박형화의 요망이 크다.
이와 같은 기술 동향에 있어서 반도체 소자의 본딩방법으로서 필름 캐리어가 주목되어 각종 연구가 진행되고 있다.
이 필름 캐리어를 이용하는 본딩방법이라 함은 일본 특개소 57-152147호 공보에 기재되어 있는 바와 같이 필름 캐리어의 리이드로 다른 기판위에 형성한 금속돌기를 접합시켜 이 단계에서 리이드에 금속돌기를 전사(轉寫)하고 이 리이드에 형성된 금속돌기가 반도체 소자 위에 알루미늄으로 된 전극 단자와 용이하게 열 압착에 의해서 접합되는 것을 중요한 취지로 한다.
이때 금속 리이드와 금속 돌기와의 접합은 Au-Sn 금속돌기와 알루미늄으로 된 전극 단자와의 접합에는 Au-Al을 사용하는 편이 바람직하다.
다음에 일반적으로 사용되고 있는 필름 캐리어에 대하여 설명하기로 한다.
이 캐리어를 이용하는 본딩방법은 수지 필름위의 배선을 반도체 소자의 전극 단자에 열 압착으로 접합하는 방법이다.
간단하게 이 접합방법을 설명하면 반도체 소자의 Al로된 전극 단자위에 Ti/Ni/Pd/Au 등을 적층하고 필름 캐리어의 Cu로 된 배선위에는 Sn을 피착한다.
이것에 450℃ 내지 500℃로 가열하여 200 내지 1000kg/cm1(100μm×100μm의 1단자당 20 내지 100g)의 압력을 가해서 금주석공정(金銀共晶)에 의하여 접합하는 방법이다.
본 발명자들이 이 일본 특개소 57-152147호 공보에 기재된 기술을 여러가지로 연구해 보았던바, 다음의 문제가 있는 것이 판명되었다.
제일 먼저 금속돌기를 리이드에 전사하기 위한 작업과 IC와의 실제의 접속을 하는 작업을 두번하지 않으면 안되는 문제가 있었다.
두번째로 금속돌기는 당초 금 도금 등으로 형성하나 리이드에 천사할때에 압력에 의해서 변형되어 경도(硬度)가 증가된다. 반도체 소자의 알루미늄 전극 단자와 접합하기 위해서는 리이드에 전사할때 이상의 압력이 필요하게 된다.
이때 완전한 접합을 얻기 위해서는 50 내지 100g/단자 정도의 압력이 필요하며, 100핀을 초과할 경우는 10kg 이상의 전체 압력이 필요하게 된다.
단위 면적 압력에 환산하게 되면 1t/cm2에 가까운 압력으로 되어 IC와 접합할때에 IC가 손상을 받을 염려가 현저하게 생기는 문제가 있다.
세번째로 이 본딩에는 고정밀도의 위치 맞춤이 필요하게 되어 그 설비가 매우 고가의 것이된다.
투자 금액면에서도 같은 류의 설비를 두대 이상 갖추고 양산화 하는 것은 경제적이 아니어서 현실성이 희박하다.
네번째로 액정 디바이스 등의 구동 단자와 전기적인 접합을 얻기 위해서 아우터 리이드 본딩이 필요하게 된다.
예를 들면 액정 디바이스의 구동단자의 경우에서는 유리기판의 끝부분에 구동용 단자가 소정의 피치로 나란히 놓여져 있으며 테이프 캐리어에 놓여진 같은 피치의 아우터 리이드 본딩 단자와 위치 조정을 하여 접속을 한다.
이때 완전한 전기적 접속을 얻기 위하여 구동용 단자 및 테이프 캐리어의 아우터 리이드 본딩단자에 땜납 도금 등을 미리 해두고 용융 접합하는 방법이 일반적이다.
이 경우의 땜납 도금을 하는 설비, 비용은 실제적으로 도장가격면에서 큰 비중을 차지한다.
또한 유리기판의 단자부분만은 땜납을 용융 접합하므로 유리에 균열이 생기기 쉬우며 경제상의 문제점도 큰 장애로 된다.
다섯번째로 필름 캐리어를 이용한 이너 리이드 본딩방법은 450℃ 내지 500℃의 가열 및 가압공정에 의해서 반도체 소자의 파괴 등 원하지 않는 문제가 생긴다.
또한 아우터 리이드 본딩은 250℃ 내지 350℃의 가열을 필요로 하며 땝납 등을 용융 접합할때 고온으로부터 실온으로 냉각된 온도 왜곡(이곳의 온도 왜곡이라고 하는 것은 기체와 반도체 소자와의 열 팽창계수의 차를 말함) 때문에 박리, 균열 등이 발생하여 신뢰성이 적다는 문제점이 있다.
또한 컬러 표시를 하는 액정표시기(예를 들면 a-Si형 TFT)의 컬러 필터의 내열온도는 150℃ 정도이므로 이와 같은 높은 온도에서는 컬러 필터가 악화되는 문제도 있다.
본 발명은 전술한 문제점에 비추어서 이루어진 것이며, 낮은 압력으로 접합하고 또한 전자부품 예를 들면 반도체 소자 액정 디바이스의 유리 등에 손상을 주는 일없이 확실한 접합을 높은 신뢰성하에서 할 수 있는 필름 캐리어 및 이 필름 캐리어를 이용한 본딩방법을 제공하는데 그 목적이 있다.
전술한 목적을 달성하기 위하여 본 발명의 필터 캐리어는 기판위에 설치된 도체 배선의 적어도 한쪽 끝부분에 저융점의 접합용 금속을 배치한 것을 특징으로 한다.
또한 본 발명의 필름 캐리어를 이용한 본딩방법은 기판에 형성된 도체 배선에 접합용 금속을 배치하는 제1의 공정과, 전자부품의 전극 단자와 이 기판의 도체 배선의 저 융점 접합용 금속을 위치 맞춤하는 제2의공정과, 이 전자부품의 전극 단자와 이 기판의 도체 배선을 접합하는 제3의 공정을 구비한 것을 특징으로 한다.
본 발명은 기판의 도체 배선과 전자부품의 전극단자와의 사이에 접합용 금속을 사이에 끼우고 이 접합용 금속을 용융시키지 않고서도 낮은 온도로 열로 압착하여 접합함으로서 일회의 작업으로 일괄적으로 본딩을 완성시킬 수 있다.
이하 본 발명의 한 실시예에 관하여 제1도(a) 및 제1도(b)를 참조로 하여 설명하기로 한다.
제1도(a)에서 필름 캐리어(2)의 기판, 예를 들면 장척(長尺)의 폴리이미드 수지 테이프(21)에는 반도체소자 등을 접합하기 위한 이너 리이드 구멍(22)과 액정 디바이스 등의 구동단자를 접합하기 위한 아우터 리이드 구멍(23)이 테이프(21)의 양쪽에 설치된 스프로킷(24)을 기준으로 하여 커팅 디바이스에 의해서 구멍이 뚫리게 된다.
이어서 이 테이프(21)위에 전극용 동박(25)을 접착부재(26)로 맞붙인다.
이어서 동박(25)위에 저 융점의 활성 합금박(27)을 열 압착에 의해서 접합한다.
이 활성 합금박(27)은 예를 들면 Sb를 포함하는 Pb-Sn 합금이며 그 두께는 50 내지 150μm의 사이로 하면 좋으며 압력 50 내지 100kg/cm2, 온도 145 내지 180℃(온도는 조성에 의해서 변화한다)에서 용이하게 동박(25)과 열 압착으로 이어 맞춘다.
그후 사진 식각 기술에 의해서 활성 합금(27)을 식각하여 이너 리이드의 반도체 소자(12)의 단자부에 해당하는 부분과 아우터 리이드(23)에 해당하는 부분만 남긴다.
활성 합금(27)의 에칭은 염산 등으로 간단하게 할 수 있으나 배선용 동박(25)을 보호하기 위하여 활성 합금(27)과의 접합 경계부에 Cr, Mo, Ti 등의 불활성 금속을 배설하여 두어도 좋다.
이렇게 하면 동박(25)과 활성 합금(27)의 접합을 좋은 조건에서 할 수 있으며 활성 합금(27)을 에칭할때에 동박(25)을 보호할 수 있다.
이어서 재차 사진 식각 기술에 의해서 동박(25)을 에칭하여 전극용의 배선 및 반도체 소자 등과 접합하는 이너 리이드, 액정 디바이스 등과 접합하는 아우터 리이드를 형성한다.
그리고 마지막으로 산화에 의한 약화를 방지하기 위하여 Sn 또는 Au를 두께 0.05 내지 2μm 정도 도금하여 필름 캐리어가 완성된다.
이 보호금속 Sn, Au는 반도체 소자 등의 단자부에 접속하게 되면 활성 합금(27)중에 열확산 하기 위한 열압착에는 전혀 영향이 없다.
또한 이와 같은 산화 방지 금속으로서는 Au가 확산하기 쉽고, 특히 우수하다.
더구나 산화 방지 금속은 접합용의 활성 합금과 반도체 소자 등의 단자부를 이어 맞추기 직전에 활성 합금(27)의 산화막을 제거하는 공정을 넣게되면, 특별히 필요로 하지는 않는다.
예를 들면 묽은 염산(HCl)으로 에칭한 다음 순수(純水)로 헹구고 N2블로우에 의한 건조를 하면 좋다.
이와 같이해서 본 발명의 본딩방법에 사용하는 필름 캐리어(2)가 완성된다.
다음에 이너 리이드 본딩에 관한 열 압착 공정에 관하여 제1도(b)를 참조로 해서 설명하기로 한다.
또한 설명에 있어서는 전자부품 예를 들면 반도체 소자를 예로 들기로 한다.
전자부품 예를 들면 반도체 소자(1)위에는 절연체층으로서 산화막(11)을 사이에 두고 알루미늄으로 된 전극단자(12)가 여러개 형성되어 있다.
더구나 이 전극단자(12)의 내부쪽에는 기능희로부(13)가 형성되어 있다.
이 반도체 소자(1)의 전극단자(12)로 필름 캐리어(2)의 동박 즉 전극 리이드(25)를 접합하기 위해서는 전극 리이드(25)와 접합단자(12)를 위치 맞춤을 하고 공구(3)로 화살표(4)의 방향으로 가압, 가열한다.
이것에 의해서 낮은 융점 활성 합금은 전극 리이드(25)와 전극단자(12) 사이에서 가압, 가열되어 소성 변형되는 동시에 전극 리이드(25)와 전극단자(12)가 열압착되어 낮은 온도, 낮은 압력으로 확실한 높은 신뢰도로 접합이 된다.
또한 장척의 테이프 상태로 소정의 피치 만큼 옮겨가면서 차례로 이너 리이드 본딩이 완료된다.
이어서 필요하면 장척의 테이프 상태로 테스트 패드를 탐칭을 대여 반도체 소자(1)의 전기특성을 첵크하여 불량품을 제거하는 검사를 하여도 좋으나 본 발명의 방법에 의하면 반도체 소자(1)의 이너 리이드 본딩에 의한 불량 발생은 전무하다는 것이 확인되었다.
아우터 리이드 본딩에 의한 열압착 공정에 관해서 설명하기로 한다.
반도체 소자(1)가 이너 리이드 본딩된 장척의 테이프는 아우터 리이드 본딩을 하기 직전에 각 반도체 소자마다 분리되어 아우터 리이드 및 반도체 소자로의 입력 단자부는 필요에 따라서 단자 정형(整形)이 이루어진다.
제1도(c)에 분리된 실시예를 나타내었다. 아우터 리이드 본딩방법에 본 발명의 필름 캐리어를 이용한 본딩방법을 적용하였을 경우도 전술한 이너 리이드 본딩의 실시예와 동일한 순서로 동일하게 실시할 수 있다.
제1도(d)에 나타낸 바와 같이 액정 표시소자(3)의 외부 가장자리로 끌어내어져 있는 구동용 접속단자(31)와 테이프 캐리어(28)의 아우터 리이드의 위치 맞춤을 하고 나서 열 압착 작업을 하면 좋다.
또한 반도체 소자(1)의 입력단자(29)는 배선이 된 유리 에폭시 기판(4)의 소정의 위치(41)에 동일하게 열압착하는 것으로서 액정표시 소자를 동작시킬 수 있다.
즉 본 발명의 본딩방법에서 사용한 Sb를 포함하고 있는 저 융점을 활성 합금은 유리 산화물 재료 및 금속하고도 용이하게 접합할 수 있다.
이 메카니즘은 (합금) -(첨가물)-(접합물), 예를 들면(합금)-Sb-O-(접합물)의 결합으로 설명된다.
따라서 반도체 소자의 알루미늄 금속으로 형성되어 있는 전극 단자의 표면이 약간 산화되어 있어도 대부분 문제없이 접합할 수 있는 효과가 있다.
또한 액정 디바이스 등은 투명 전극 SnO2, In2O3그밖에 특정한 재료로 구성되어 있는 일이 많다.
그러나 전술한 이유에 의해서 어떠한 재료를 구동용 단자에 이용하여도 활성 합금으로 접속되고 땜납 도금 등의 특별처리도 필요치 않게 되므로 제조상의 잇점이 크다.
전술한 바와 같이 본 발명의 한 실시예에서는 저융점 접합용 금속에 저융점 활성 합금을 사용하였으나 본 발명은 이것에 한정되는 것은 아니며 열압착할 수 있는 금속이라면 무엇이던지 좋다.
다음에 한 실시예에 있어서 설명한 저융점 활성금속에 관해서 상세히 설명하기로 한다.
저융점 활성 금속이라함은 기본적으로는 저융점 땜납 합금과 계면의 결합성을 향상시키는 원소로 된 조성물이다.
이 저융점 땜납 합금은 예를 들면 Pb-Sn, Sn-Zn(극 Pb, Sn, Zn, Cd, Bi의 어떠한 두원소 이상으로 된 조성물)로 되어있다.
이 저융점 땜납 합금에 예를 들면 Sb 등의 계면의 결합성을 향상시키는 원소를 포함시킨다. 그렇게 되면이 저 융점 활성 금속과 반도체 소자의 전극단자와의 계면의 결합성을 향상시킬 수 있다. 또한 산소와 잘화합하는 원소 즉 산소와 친화력이 강한 원소 예를 들면 Zn, Al, Ti, Si, Cr, Be, 희토류 원소를 첨가하면 저융점 땜납의 결합이 더욱 강화된다.
또한 저융점화 할려면 In, Bi, Cd 등을 첨가하면 좋다. 이 경우 특히 저 융점화에는 In을 사용하는 것이 좋다는 것을 본 발명자들은 실험적으로 확인하였다.
이상의 점을 근거로 본 발명의 한 실시예에서 사용한 저융점 활성금속을 구체적으로 설명한다.
즉 실시예에서 사용한 저융점 활성 금속이라 함은 Pb-Sn-Zn 합금에 활성금속으로서 Sb를 첨가한 것이며 용융상태에서 초음파를 부가함으로써 유리에도 견고하게 접합한다.
또한 반 용융상태의 열압착에도 유리 그밖의 산화물 금속과 견고하게 접합한다. 융점을 변화시킬려면 Pb-Sn-Zn의 혼합비를 바꾸면 좋다. 또한 저융점에서 점화할려면 In, Bi, Cd 등을 첨가하는 것으로 달성된다.
또한 열 압착성의 기본적인 특성이 대폭적으로 변화하지 않을 정도의 다른 불순물(모든 원소를 의미한다)을 수 %정도 함유하여도 특별히 본딩 특성에 영향은 없다.
본 발명의 한 실시예에 있어서는 그와 같은 저융점 활성금속의 반용융 상태의 열압착 기구를 응용한 것이다.
저융점 활성 금속조성의 Pb, Sn, Zn, Sb 조성을 적당히 선택함으로써 연화온도 165℃, 용융 온도 195℃ 정도의 활성금속을 얻는 것이 용이하다.
전술한 실시예에서는 위에서 설명한 활성금속중에서도 저융점을 실현할 수 있는 Pb-Sn-In 계의 합금을 사용하였다.
즉 Pb 20중량%, Sn 66중량%, In 10중량%, Sb 2중량%, Zn 2중량%로 된 저융점 활성 금속이다.
이 저융점 활성 금속의 연화점은 134℃, 융점은 160℃이며, 열압착할 수 있는 온도범위는 이 사이에 있으며 특히 150℃에서 열 압착을 한다. 이 저융점 활성금속이 금속은 물론 유리 산화물하고도 용이하게 접합할 수 있는 메카니즘은 앞에서 설명한 바와 같으므로 투명 전극 재료로서 알려진 SnO2, In2O3, I.T.O 등 하고도 용이하게 접합되며 이 저융점 활성금속은 고체 디바이스 또는 전극 배선기판용 접합재료로서 유효성이 매우 크다.
특히 액티브 매트릭스형 액정 디바이스에서는 반도체 소자를 다수 사용하므로 이 효과는 현저하다.
더구나 액정 표시기의 리이드 배선에 사용되는 Mo, Cr, Ta 등의 금속에 대해서도 이 저융점 활성금속을 사용해서 접합이 용이하게 이루어지는 것은 물론이다.
또한 일반적으로 반도체 소자의 전극단자는 알루미늄 금속으로 형성되어 있으며 이 전극 단자의 표면이 산화되어서 Al3O3피막이 존재하는 것을 접합성의 약화, 저 신뢰성의 커다란 원인으로 들 수 있다.
그러나 전술한 저융점 활성금속을 사용한 본딩방법의 실시예에 의하면 전극단자 등에 Al2O3막이 존재하고 있어도 접합 특성은 전혀 문제가 없어지므로 높은 신뢰성을 유지할 수 있다.
다음에 본 발명의 다른 실시예에 관하여 제2도(a) 및 제2도(b)를 참조로 하여 설명하기로 한다.
제2도(a)에 있어서 필름 캐리어(2)의 기판은 적어도 160℃이상의 내열성이 있는 투명 내열기판 예를 들면 장척의 폴리에스테르 수지 테이프(21)에는 반도체 소자 등을 접합하기 위한 이너 리이드부(22)와 액정디바이스 등의 구동단자를 접합하기 위한 아우터 리이드부(23)가 테이프(21)의 양쪽에 설치된 스프로킷(24)을 기준으로 해서 위치가 설정된다(실선으로 위치를 나타냄). 이어서 이 테이프(21) 위에 저융점 접합형 금속박(25)을 접착부재(26)에 의해서 맞붙인다.
이 저융점 접합용 금속박(25)은 예를 들면 Sb를 포함하고 있는 Pb-Sn 합금이며 그 두께는 50 내지 150μm사이를 선정하면 좋다.
그 다음 사진 식각 기술에 의해서 저융점 접합용 금속박(25)을 애칭하여 접합용 리이드 겸 도체 배선으로 한다.
저융점 접합용 금속박(25)의 에칭은 염화 제2철염산 등으로 간단하게 할 수 있다. 이이서 이너 리이드부와 아우터 리이드부 및 입력단자부이외를 제거하고 반도체 소자의 접합시 보호하며 그후의 내구성을 증대시키기 위하여 도료의 도포 또는 예를 들면 폴리에스텔 수지 테이프로 된 다른 필름(28)을 접합부재(27)에 의해서 맞붙인다.
다른 필름(28)의 두께는 20 내지 50μm 정도이면 충분하다(사선으로 나타냄). 그리고 마지막으로 산화에 의한 약화를 방지하기 위하여 Sn, Au를 두께 0.05 내지 2μm 정도 도금하여 필름 캐리어가 완성된다.
이 보호금속 Sn, Au는 반도체 소자 등의 단자부에 접합할때에 활성금속(25)중에 열 확산하므로 열압착에는 전혀 영향이 없다.
또한 이와 같은 산화방지 금속으로서는 Au가 확산하기 쉽고 특히 뛰어나다. 더구나 산화방지 금속은 접합용의 활성 합금과 반도체 소자 등의 단자부를 접합하기 직전에 활성 합금(25)의 산화막을 제거하는 공정을 넣게 되면 특히 필요로 하게 되지 않는다.
예를 들면 묽은 염산(HCl)의 에칭을 한다음 순수로 헹구고 N2블로우에 의한 건조를 하면 좋다.
이와 같이 해서 본 발명의 다른 실시예인 필름 캐리어(2)는 완성된다. 이어서 열압착 공정에 대하여 설명하기로 한다. 또한 설명에 있어서는 전자부품 예를 들면 반도체 소자를 예로 들기로 한다.
제2도(b)에 있어서 전자부품 예를 들면 반도체 소자(1)위에는 절연층으로서의 산화막(11)을 거쳐서 알루미늄으로 된 전극단자(12)가 여러개 형성되어 있으며, 이 전극단자(12)의 안쪽에는 기능 회로부(13)가 형성되어 있다.
이 반도체 소자(1)의 전극단자(12)로 필름 캐리어(2)의 저융점 활성 합금 리이드(25)를 접합하기 위해서는 전극 리이드(25)와 접합단자 (12)의 위치 맞춤을 하여 공구(3)로 화살표(4)의 방향으로 가압, 가열한다.
이것에 의해서 저융점 활성 합금은 투명 내열 기판(21)과 전극단자(12)와의 사이에서 가압, 가열되어 소성(塑性) 변형하는 동시에 전극 리이드(25)와 접합단자(12)가 열 압착되어 저온도, 저압력으로 확실한 고신뢰도의 접합을 할 수 있다.
이어서 아우터 리이드 본딩에 관한 열압착 공정에 관하여 설명하겠다. 반도체 소자(1)가 이너 리이드 본딩된 장척의 투명 내열기판은 아우터 리이드 본딩을 하기 직전에 각 단위마다 분리되어 아우터 리이드 및 반도체 소자로의 입력 단자는 필요에 따라서 단자 정형이 이루어진다.
제2도(c)에 각 단위마다 분리된 실시예를 나타내었다(이 경우 반도체 소자 2개가 단위이다).
아우터 리이드 본딩방법에 본 발명의 필름 캐리어를 이용한 본딩방법을 적용하였을 경우도 전술한 이너리이드 본딩의 실시예와 동일한 순서로 동일하게 실시할 수 있다.
제2도(d)에 나타낸 바와 같이 액정 표시 소자(3)의 외부 가장자리에 끝어내어져 있는 구동용 접속단자(31)와 테이프 캐리어의 아우터 리이드(28)의 위치 맞춤을 하고나서 열 압착 작업을 하면 좋다.
또한 반도체 소자(1)의 입력단자(29)는 배선된 유리 에폭시 기판(4)의 소정의 위치(41)에 동일하게 열압착하는 것으로서 액정 표시소자를 동작시컬 수 있다. 이어서 본 발명의 다른 실시예에 관해서 제3도(a) 및 제3도(b)를 참조로 해서 설명하기로 한다.
제3도(a)에 있어서 필름 캐리어(2)의 기판, 예를 들면 장척의 폴리이미드 수지 테이프(21)에는 반도체소자 등을 접합하기 위한 이너 리이드부(22)와 프린트 기판의 단자를 접합하기 위한 아우터 리이드부(23)가 테이프(21)의 양쪽에 설치된 스프로킷(24)을 기준으로 해서 위치가 결정된다.
이너 리이드부(22)에 두께 20 내지 50μm의 시이트(125)를 맞붙여서 볼록부를 형성하고 있다. 또는 프레스 등에 의해서 수지 테이프(21)를 변경시켜도 좋다.
다음에 시이트(125)위에 저융점 활성 합금(이하 활성 합금이라칭항)(127)을 접착부재(26)에 의해서 접합한다.
이 활성 합금(127)은 예를 들면 Sb를 함유하는 Pb-Sn합금이며, 그 두께는 50 내지 150μm의 사이를 선정하면 좋다.
그후 사진 식각 기술에 의해서 활성 합금(127)을 에칭하여 이너 리이드의 반도체 소자(12)의 단자부에 상당하는 부분과 아우터 리이드(23)에 상당하는 부분 및 전극 배선을 형성한다.
활성 합금(127)의 에칭은 염산 등으로 간단하게 할 수 있다. 그리고 마지막으로 산화로 인한 약화를 방지하기 위하여 Sn 또는 Au를 두께 0.05 내지 2μm정도로 도금해서 필름 캐리어가 완성된다.
이 보호금속 Sn, Au는 반도체 소자 등의 단자부에 접합할때에 활성 합금(127)속에 열확산 하기 위한 열압착에는 전혀 영향이 없다.
또한 이와 같은 산화방지 금속으로서는 Au가 확산되기 쉬우며 특히 우수하다.
더구나 산화방지 금속은 접합용의 활성 합금과 반도체 소자 등의 단자부를 접합하기 직전에 활성 합금(127)의 산화막을 제거하는 공정을 넣게되면 특히 필요하지 않다.
예를 들면 묽은 염산(HCl)을 에칭한 다음 순수 헹금을 하여 N2블로우에 의한 건조를 하면 좋다.
이와 같이 해서 본 발명의 본딩방법에 사용하는 필름 캐리어(2)는 완성된다. 또한 최후에 배선금속을 보호하기 위하여 이너 리이드부 및 아우터 러이드부 이외를 20 내지 50μm 두께의 시이트로 맞붙여도 좋다.
더구나 잠선(131)은 반도체 소자를 배치하는 부분이며 점선(132)은 개개의 필름 캐리어로 절단하는 절단선을 나타내고 있다.
다음에 이너 리이드부의 열압착 공정에 관해서 제3도(b)를 참조로 해서 설명하기로 한다.
또한 설명하는데 있어서 전자부품 예를 들면 반도체 소자를 예를 들기로 하겠다.
전자부품 예를 들면 반도체소자(1) 위에는 절연층으로서의 산화막(11)을 거쳐서 알루미늄으로 된 전극단자(12)가 여러개 형성되어 있으며 이 전극단자(12)의 내부쪽에는 기능회로부(13)가 형성되어 있다.
이 반도체 소자(1)의 전극단자(12)로 필름 캐리어(2)의 활성 합금 즉 전극 리이드(127)를 접합하기 위해서는 전극 리이드(127)와 접합단자(12)의 위치 맞춤을 하여 공구(3)로 화살표(4)의 방향으로 가압가열한다.
이것에 의하여 저융점 활성 합금은 볼록부를 형성하는 시이트(25)와 전극단자(12)의 사이에서 가압 가열되어 소성 변형하는 동시에 전극 라이드(127)와 전극단자(12)가 열압착되어 저온도, 저압력으로 확실한 고신뢰도의 접합을 할수 있다.
이어서 프린트 기판의 단자로 전기적 접속을 하는 아우터 리이드 본딩 공정에 관하여 설명하기로 한다. 장척의 테이프는 아우터 리이드 본딩을 하기 직전에 각 반도체 소자마다 절단된다.
제3도(c)에 실시예를 나타낸다. 유리 에폭시로된 프린트 기판(3)에는 전기배선이 되어 있으며 테이프 캐리어 상의 반도체 소자를 본딩하기 위한 리이드(31) 및 반도체 소자(1)를 받아들이는 오목부(32)가 형성되어 있다.
따라서 테이프 캐리어의 아우터 리이드와 프린트 기판의 배선을 위치 맞춤하여서 이너 리이드 본딩과 같은 순서로 열압착을 하면 된다.
이어서 본 발명의 필름 캐리어에 사용되는 도체 배선의 실시상태에 관해서 설명하기로 한다.
제4도(a)에 있어서 도체 배선(200)은 동박위에 저융점 활성 합금박을 배치 형성하였다. 이 도체 배선(200)은 사진 식각 기술을 사용해서 형성하나 이 형성법은 다음과 같이 하면 좋다. 즉 이 도체 배선(200)의 한쪽끝부분 즉 피착물 예를 들면 IC칩 등과 접합하는 부분을 A라 한다.
또한 이 A에 연속되어 피착체와 대향하는 (IC칩 등하고는 접합하지 않으나 IC칩의 단면에 대응하는 위치에 있다는 뜻) 도체 배선(200)의 부분을 B로하며 이 B에 연속해서 피착제와 대향하지 않는 도체 배선 부분을 C로 한다.
또한 A의 폭을 WA, 높이를 hA, B의 폭을 WB, 높이를 hB, C의 폭을 WC, 높이를 hC로 하였을 경우, hB＜hC
Figure kpo00002
hA 관계를 충족시키는 것이 바람직하다
즉 B의 선폭(WB)을 A의 선폭(WA)보다 작게 함으로써 에칭에 의해서 A에 접합할 수 있는 충분한 두께의 저융점 활성 금속박을 남기고 B의 높이(hB)를 A의 높이(hA)보다도 낮게 할 수 있다.
이것에 의해서 도체 배선의 A와 IC칩을 접합할때 B의 높이(hB)를 A의 높이(hA) 보다도 낮게하고 B가 A와 IC칩과의 접합에 악영향을 끼치는 것을 방지할 수 있다.
또한 본 발명자들이 실험한 결과 에칭에 의해서 높이가 낮은 B부를 형성하려면 다음과 같이하면 좋다는 것이 판명되었다.
즉 A부의 한쪽의 대략 중심점(201)과 이 한쪽에 인접되어 있는 다른쪽의 중심점(201)과의 간격(피치)을 P로 하였을 경우, 60μm≤P
Figure kpo00003
200μm의 범위의 경우는 고밀도이며 더구나 정밀도가 좋게 접합을 할 수 있다.
이 범위를 충족시키는 패턴에 배치되는 전극 단자의 폭 WA은 0.35 P
Figure kpo00004
WA
Figure kpo00005
0.75 P에 있으며 또한 B부의 높이가 낮아지는 선폭(WB)은 0.2 P
Figure kpo00006
WB
Figure kpo00007
0.5 P이면 좋다. 또한 이때 WC는 0.5 P
Figure kpo00008
WC
Figure kpo00009
0.75 P이면 좋다.
또한 B부를 낮게 형성하려면 에칭 이외의 방법으로서 B의 높이(hB)를 프레스로 기계적으로 눌러서 hB＜hC≤hA 할 수도 있다.(제4도(b) 참조).
이 경우는 전술한 바와 같이 B의 선폭(WB)을 A의 선폭(WA), C의 선폭(WC)보다 작게할 필요는 없고 프레스 성형전의 선폭은 WA=WB=WC가 좋다. 그렇다고는 하지만 프레스 성형후의 B부의 선폭(WB)은 제4도(b)에 나타낸 바와 같이 다른 것 보다도 굵어진다.
다음에 본 발명에 사용되는 열 압착기구를 제5도(a) 및 제5도(b)에 따라서 설명하기로 한다. 이 경우의 필름 캐리어는 한 실시예에서 설명한 것을 사용한다.
제5도(a)는 공구(3)가 전극단자(12)위에 전극 리이드(25)와 접합 리이드(27)를 밀어붙인 상태를 나타내고 있다.
제5도(a)에 있어서 반도체 소자를 고정하는 지그(jig)에는 100 내지 120℃의 온도 바이어스를 걸어두고, 공구(3)의 온도 히이터를 켜고 수초 걸려서 활성 합금(27) 온도를 145 내지 155℃로 가열한다.
이 온도까지 상승한 다음 공구(3)의 가열 하이터를 끄고 10 내지 100kg/cm2정도로 가압하였다.
또한 연화점 온도(134℃) 이하까지 냉각한 다음 공구(3)를 떼어낸다. 이 열압착으로 활성 합금(27)위의 금 도금 또는 Sn도금은 활성 합금(27)속으로 확산된다.
전술한 바와 같이 해서 전극 리이드(25)와 전극단자(12)를 접합한 상태를 제5도(b)에 나타낸다.
더구나 이 실시예에서는 활성 금속의 반 용융상태의 소성 변형시의 압력을 접합하는데 이용하고 있으므로 활성 금속의 용융온도 보다 높은 온도로까지 가열하는 것은 경제성 저하의 큰 요인으로 되므로 충분한 관리가 필요하게 된다.
더구나 공구(3)의 가압을 10 내지 100kg/cm2로한 이유는 전극단자의 면적을 100μm2로 하게되면 1 내지 10g/1 단자이며 일반적인 금 펌프를 사용한 필름 캐리어 방식의 압력에 비교해서 1/10이하의 압력으로 충분하기 때문이다.
종래의 방법에 의하면 1 패드당 50 내지 100g의 가압력을 필요로하고 전극단자 아래의 SiO2절연막에 균열이 생기기 쉽고 경제적으로 큰 장애가 생기고 있었다.
그런데 본 발명에 의하면 1 패드당 1 내지 10g의 가압력으로 충분하며 이것으로 완전히 반도체 소자와 필름 캐리어의 접합을 달성시킬 수 있다.
이것으로 인해서 반도체 소자의 파괴가 생기지않고 높은 경제성과 또한 매우 양산성이 뛰어난 효과도 있다.
전술한 바와 같이 본 발명의 필름 캐리어 및 이 필름 캐리어를 이용한 본딩방법에서는 반도체 소자에 가압하는 압력이 낮으므로 종래의 필름 캐리어와 같이 가압력에 의해서 반도체 소자에 손상을 줄 위험이 없다.
또한 저온에서 전자부품의 전극단자와 접합할 수 있으므로 접합시의 고온으로부터 실온으로 냉각하였을 경우의 온도차가 작으므로 온도 왜곡의 발생을 방지할 수 있다.
이것에 따라서 전자부품의 전극단자와 필름 캐리어와의 박리 균열 등이 발생하는 것을 방지할 수 있다.
특히 본 발명은 전술한 실시예에서도 나타낸 바와 같이 저융점 활성금속의 재료의 혼합비율을 조정함으로써 단자간의 접합에 필요한 온도를 150℃정도로 할 수 있음으로 컬러 표시를 하는 액정표시기(예를 들면 a-Si형 TFT)의 컬러 필터 및 a-Si형 TFT의 내열온도(150℃) 이상으로 되는 일 없이 컬러필터 및 a-Si형 TFT의 약화를 방지할 수 있는 효과도 있다.
전술한 구성에 의하면 본 발명의 필름 캐리어 및 이 필름 캐리어를 이용한 본딩방법은 다음과 같은 효과가 있다.
첫째, 전자부품 예를 들면 반도체 소자, 액정 디바이스의 구동단자에 특별한 특수가공도 필요로 하지 않으며 일괄적으로 이너 리이드 본딩 및 아우터 리이드 본딩이 된다.
둘째, 저압력 저온도로 확실히 고신뢰도의 이너 리이드 본딩, 아우터 리이드 본딩이 되며 반도체소자 및 액정 디바이스의 유리 등에 손상을 주는 것이 방지된다.
셋째, 전자부품위에 하등의 특수한 가공도 필요로 하지 않고 한번이 작업으로 일괄 본딩이 되어 설비를 증설할 필요가 없게 되므로 경제적인 효과도 크다하겠다.

Claims (21)

  1. 기판과, 이 기판에 설치된 도체 배선과, 이 도체 배선의 적어도 한쪽끝 부위에 배치된 저융점 접합용금속을 구비한 것올 특징으로 하는 필름 캐리어.
  2. 제1항에 있어서, 전술한 저융점 접합용 금속이 배치된 한쪽끝부분이 본딩부인 것을 특징으로 하는 필름 캐리어.
  3. 제2항에 있어서, 전술한 본딩부는 전술한 도체 배선의 이너 리이드부 또는 아우터 리이드부인 것을 특징으로 하는 필름 캐리어.
  4. 제3항에 있어서, 전술한 도체 배선의 이너 리이드부와 아우터 리이드부의 어느 하나의 입력단자부 이외의 부분에는 도료 또는 기체가 배치되어 있는 것을 특징으로 하는 필름 캐리어.
  5. 제3항에 있어서, 전술한 이너 리이드부는 오목헝상으로 되어 있는 것을 특징으로 하는 필름 캐리어.
  6. 제1항에 있어서, 전술한 도체 배선의 일단부를 A로 하고, 전술한 A에 연속해서 피착체와 대향하는 전술한 도체 배선의 부분을 B로 하고, 전술한 B에 연속하여 전술한 피착체와 대향하지 않는 전술한 도체배선부분을 C로하며, 전술한 A의 높이를 hA, 전술한 B의 높이를 hB, 전술한 C의 높이를 hC로하였을 경우, hB＜hC≤hA가 성립되는 것을 특징으로 하는 필름 캐리어.
  7. 제1항에 있어서, 전술한 도체 배선은 저융점 접합용 금속으로 된 것을 특징으로 하는 필름 캐리어.
  8. 제1항에 있어서, 전술한 저융점 접합금속은 저융점 땜납합금과 계면의 결합성을 향상시키는 원소를 주성분으로 하는 금속으로되어 있는 것을 특징으로 하는 필름 캐리어.
  9. 제8항에 있어서, 전술한 저융점 접합금속은 저융점 땜납 합금, 산소와 친화력이 강한 원소 그리고 계면 결합성을 향상시키는 원소를 주성분으로 하는 금속으로 되어 있는 것을 특징으로 하는 필름 캐리어.
  10. 제8항 또는 제9항에 있어서, 전술한 저융점 땜납합금은 Pb, Sn, Zn, Cd, Bi중 둘을 선택한 원소와 In을 주성분으로 하는 합금인 것을 특징으로 하는 필름 캐리어.
  11. 제8항 또는 제9항에 있어서, 전술한 계면의 결합성을 향상시키는 원소는 Sb인 것을 특징으로 하는 필름 캐리어.
  12. 제9항에있어서, 전술한 산소와 친화력이 강한 원소는 Zn, Al, Ti, Si, Cr, Be, 희토류 원소중에서 적어도 하나를 선택하여서 된 것을 특징으로 하는 필름 캐리어.
  13. 제9항에 있어서, 전술한 저융점 활성 금속이라 함은 Pb-Sn-In 이 주성분, Zn-Sb가 부첨가물, Al, Ti, Si, Cr, Be를 미량의 첨가물로 한 합금인 것을 특징으로 하는 필름 캐리어.
  14. 기판에 형성된 도체 배선상에 저융점 접합용 금속을 배치하는 제1의 공정과, 전자부품의 전극단자와 이 기판의 도체 배선의 저융점 접합용 금속을 위치 맞춤하는 제2의 공정과, 전술한 전자부품의 전극단자와 전술한 기판의 도체 배선을 상기 저융점 접합용 금속을 이용하여 접합하는 제3의 공정을 구비한 것을 특징으로 하는 필름 캐리어를 이용한 본딩방법.
  15. 제14항에 있어서, 전술한 제1의 공정은 전술한 기판에 형성된 도체의 배선상의 적어도 이너 리이드부를 볼록형으로 하고 또한 적어도 이 볼록형위에 저융점 접합용 금속을 배치하는 공정으로 된 것을 특징으로 하는 필름 캐리어를 이용한 본딩방법.
  16. 제14항에 있어서, 전술한 제1의 공정은 전술한 기판에 형성된 도체 배선에 계면의 결합성을 향상시키는 원소와 저융점 땜납 합금을 주성분으로 하는 금속 조성물을 배치하는 것을 특징으로 하는 필름 캐리어를 이용한 본딩방법.
  17. 제14항에 있어서, 전술한 제1의 공정은 전술한 기판에 형성된 도체 배선에 산소와 친화력이 강한 원소와, 저융점 땜납합금과, 계면의 결합성을 향상시키는 원소를 주성분으로 하는 금속 조성물을 배치하는 것을 특징으로 하는 필름 캐리어를 이용한 본딩방법.
  18. 제17항 또는 제18항에 있어서, 전술한 제1의 공정에서의 저융점 땜납합금은 Pb, Sn, Zn, Cd, Bi중 적어도 두가지가 선택된 원소와 In을 주성분으로 하는 합금인 것을 특징으로 하는 필름 캐리어를 이용한 본딩방법.
  19. 제17항 또는 제18항에 있어서, 전술한 제1의 공정에서의 계면의 결합성을 향상시키는 원소는 Sb인 것을 특징으로 하는 필름 캐리어를 이용한 본딩방법.
  20. 제18항에 있어서, 전술한 제1의 공정에서의 산소와 친화력이 강한 원소는 Zn, Al, Ti, Si, Cr, Be, 희토류 원소에서 선택된 적어도 하나로 된 것을 특징으로 하는 필름 캐리어를 이용한 본딩방법.
  21. 제18항에 있어서, 전술한 제1의 공정은 전술한 기판에 형성된 도체 배선에 Pb-Sn-In가 주성분, Zn-Sb가 부첨가물, Al, Ti, Si, Cr, Be를 미량의 첨가물로 하는 합금 조성물을 배치하는 것을 특징으로 하는 필름 캐리어를 이용한 본딩방법.
KR1019870010660A 1986-09-25 1987-09-25 필름 캐리어 및 이 필름 캐리어를 이용한 본딩방법 KR910002454B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP22476486 1986-09-25
JP224764 1986-09-25
JP61-224764 1986-09-25
JP24416486 1986-10-16
JP244164 1986-10-16
JP61-244164 1986-10-16
JP256823 1986-10-30
JP61-256823 1986-10-30
JP25682386 1986-10-30

Publications (2)

Publication Number Publication Date
KR880004733A KR880004733A (ko) 1988-06-07
KR910002454B1 true KR910002454B1 (ko) 1991-04-22

Family

ID=27330949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870010660A KR910002454B1 (ko) 1986-09-25 1987-09-25 필름 캐리어 및 이 필름 캐리어를 이용한 본딩방법

Country Status (4)

Country Link
US (2) US4808769A (ko)
EP (1) EP0264648B1 (ko)
KR (1) KR910002454B1 (ko)
DE (1) DE3785720T2 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170931A (en) * 1987-03-11 1992-12-15 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US4935312A (en) * 1987-06-25 1990-06-19 Nippon Mining Co., Ltd. Film carrier having tin and indium plated layers
US4888665A (en) * 1988-02-19 1989-12-19 Microelectronics And Computer Technology Corporation Customizable circuitry
US5081561A (en) * 1988-02-19 1992-01-14 Microelectronics And Computer Technology Corporation Customizable circuitry
US4959278A (en) * 1988-06-16 1990-09-25 Nippon Mining Co., Ltd. Tin whisker-free tin or tin alloy plated article and coating technique thereof
DE3824865A1 (de) * 1988-07-21 1990-01-25 Productech Gmbh Herstellen von loetflaechen
JPH0266480A (ja) * 1988-08-31 1990-03-06 Murata Mfg Co Ltd センサ素子の組立て実装方法
DE3829538A1 (de) * 1988-08-31 1990-03-08 Siemens Ag Verfahren zum verbinden eines halbleiterchips mit einem substrat
JPH0267731A (ja) * 1988-09-02 1990-03-07 Toshiba Corp はんだバンプ形半導体装置とその製造方法
KR900015278A (ko) * 1989-03-17 1990-10-26 도모마쓰 겡고 칩 캐리어
US4979664A (en) * 1989-11-15 1990-12-25 At&T Bell Laboratories Method for manufacturing a soldered article
JP2891432B2 (ja) * 1989-12-27 1999-05-17 田中電子工業株式会社 半導体材料の接続方法，それに用いる接続材料及び半導体装置
US5010757A (en) * 1990-01-29 1991-04-30 The United States Of America As Represented By The Secretary Of The Air Force Method of forming dimples in a conductive substrate
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
JPH07123133B2 (ja) * 1990-08-13 1995-12-25 株式会社東芝 フィルムキャリア構造
JP2940269B2 (ja) * 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
JPH06310839A (ja) * 1993-04-27 1994-11-04 Matsushita Electric Ind Co Ltd フレキシブル印刷回路板への電子部品の実装方法
DE4316175A1 (de) * 1993-05-14 1994-11-17 Daimler Benz Ag Lötverbindung und Lötverfahren
US5596171A (en) * 1993-05-21 1997-01-21 Harris; James M. Package for a high frequency semiconductor device and methods for fabricating and connecting the same to an external circuit
US5572140A (en) * 1993-08-25 1996-11-05 Sunright Limited Reusable carrier for burn-in/testing on non packaged die
US5530376A (en) * 1993-08-25 1996-06-25 Sunright Limited Reusable carrier for burn-in/testing of non packaged die
US5373627A (en) * 1993-11-23 1994-12-20 Grebe; Kurt R. Method of forming multi-chip module with high density interconnections
US5391514A (en) * 1994-04-19 1995-02-21 International Business Machines Corporation Low temperature ternary C4 flip chip bonding method
DE69522390T2 (de) 1994-06-09 2002-02-14 Honda Giken Kogyo K.K., Tokio/Tokyo Gegenstand hergestelt durch Verbinden von zwei Bauteilen und Hartlotzusatzmetall
JP2793528B2 (ja) * 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
US6006981A (en) * 1996-11-19 1999-12-28 Texas Instruments Incorporated Wirefilm bonding for electronic component interconnection
KR100244580B1 (ko) 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
EP1109214A1 (de) * 1999-12-16 2001-06-20 Infineon Technologies AG Anordnung und Verfahren zur Kontaktierung von Schaltkreisen
DE60109339T2 (de) * 2000-03-24 2006-01-12 Texas Instruments Incorporated, Dallas Verfahren zum Drahtbonden
US6429042B1 (en) * 2000-04-04 2002-08-06 General Electric Company Method of reducing shear stresses on IC chips and structure formed thereby
US6580165B1 (en) * 2000-11-16 2003-06-17 Fairchild Semiconductor Corporation Flip chip with solder pre-plated leadframe including locating holes
US6445069B1 (en) 2001-01-22 2002-09-03 Flip Chip Technologies, L.L.C. Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
DE10125372B4 (de) * 2001-05-23 2007-09-13 Infineon Technologies Ag Mischung zur Verwendung als Antireflexionsschicht, Substrat mit einer Antireflexionsschicht und Verfahren zur Herstellung einer Antireflexionsschicht
JP3898077B2 (ja) * 2001-11-13 2007-03-28 株式会社フジクラ フレキシブルプリント配線板の製造方法
WO2004084294A1 (en) * 2003-03-18 2004-09-30 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device, semiconductor device obtained by means of said method, and device for carrying outsuch a method
JP5159273B2 (ja) * 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 電子装置の製造方法
JP5732631B2 (ja) * 2009-09-18 2015-06-10 ボンドテック株式会社 接合装置および接合方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3031747A (en) * 1957-12-31 1962-05-01 Tung Sol Electric Inc Method of forming ohmic contact to silicon
US3544857A (en) * 1966-08-16 1970-12-01 Signetics Corp Integrated circuit assembly with lead structure and method
US3646670A (en) * 1968-07-19 1972-03-07 Hitachi Chemical Co Ltd Method for connecting conductors
GB1256518A (ko) * 1968-11-30 1971-12-08
US3968075A (en) * 1969-02-24 1976-07-06 Doucette Edward I Molding composition and articles molded therefrom
US3744121A (en) * 1970-08-15 1973-07-10 Asahi Glass Co Ltd Process for soldering difficultly solderable metals, such as si, ge, al, ti, zr and ta
US3680198A (en) * 1970-10-07 1972-08-01 Fairchild Camera Instr Co Assembly method for attaching semiconductor devices
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
GB1339660A (en) * 1971-11-20 1973-12-05 Ferranti Ltd Supports for semiconductor devices
JPS5221980B2 (ko) * 1972-02-19 1977-06-14
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US3811186A (en) * 1972-12-11 1974-05-21 Ibm Method of aligning and attaching circuit devices on a substrate
US3986255A (en) * 1974-11-29 1976-10-19 Itek Corporation Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein
DE2554691C2 (de) * 1974-12-10 1982-11-18 Western Electric Co., Inc., 10038 New York, N.Y. Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
JPS5916404B2 (ja) * 1975-09-10 1984-04-16 日本電気株式会社 半導体装置
JPS5295972A (en) * 1976-02-09 1977-08-12 Hitachi Ltd Semiconductor element
US4142662A (en) * 1978-01-27 1979-03-06 Bell Telephone Laboratories, Incorporated Method of bonding microelectronic chips
US4209355A (en) * 1978-07-26 1980-06-24 National Semiconductor Corporation Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
US4332341A (en) * 1979-12-26 1982-06-01 Bell Telephone Laboratories, Incorporated Fabrication of circuit packages using solid phase solder bonding
FR2492164B1 (fr) * 1980-10-15 1987-01-23 Radiotechnique Compelec Procede de realisation simultanee de liaisons electriques multiples, notamment pour le raccordement electrique d'une micro-plaquette de semiconducteurs
WO1982002457A1 (en) * 1980-12-30 1982-07-22 Finn John B Die attachment exhibiting enhanced quality and reliability
JPS57152147A (en) * 1981-03-16 1982-09-20 Matsushita Electric Ind Co Ltd Formation of metal projection on metal lead
JPS58151037A (ja) * 1982-03-02 1983-09-08 Mitsubishi Metal Corp 半導体装置用ｐｂ合金ろう材
US4666078A (en) * 1982-04-20 1987-05-19 Seiko Epson Kabushiki Kaisha Electroless plated terminals of display panel
FR2541044A1 (fr) * 1983-02-21 1984-08-17 Ebauchesfabrik Eta Ag Procede de montage d'une plaquette de circuit integre sur un substrat
SU1199502A1 (ru) * 1983-05-20 1985-12-23 Предприятие П/Я А-3759 Способ пайки многослойных печатных плат
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate

Also Published As

Publication number Publication date
US4857671A (en) 1989-08-15
DE3785720T2 (de) 1993-08-12
US4808769A (en) 1989-02-28
EP0264648B1 (en) 1993-05-05
DE3785720D1 (de) 1993-06-09
KR880004733A (ko) 1988-06-07
EP0264648A1 (en) 1988-04-27

Similar Documents

Publication Publication Date Title
KR910002454B1 (ko) 필름 캐리어 및 이 필름 캐리어를 이용한 본딩방법
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
KR100401224B1 (ko) 플렉시블배선기판의 제조방법
US4887760A (en) Bonding sheet for electronic component and method of bonding electronic component using the same
JP3262497B2 (ja) チップ実装回路カード構造
US4542259A (en) High density packages
US6556268B1 (en) Method for forming compact LCD packages and devices formed in which first bonding PCB to LCD panel and second bonding driver chip to PCB
JP2756184B2 (ja) 電子部品の表面実装構造
JP2000151095A (ja) プリント配線基板に対する部品のはんだ付け方法、プリント配線基板の作製方法
EP0262580A2 (en) Method of electrically bonding two objects
KR100568496B1 (ko) 주석-인듐 합금층을 갖는 필름 회로 기판
JP2002368159A (ja) 半導体装置およびその製造方法
JP3279470B2 (ja) 半導体装置およびその製造方法
JP3243684B2 (ja) デバイスの実装構造
US6373545B1 (en) Repairable TFT-LCD assembly and method for making in which a separation tape positioned between two anisotropic conductive films
JP2798040B2 (ja) 半導体装置の製造方法
JPS63226039A (ja) フィルムキャリアおよびこのフィルムキャリアを利用したボンディング方法
JP2809298B2 (ja) 表面実装用基板を用いた半導体装置
JP2894172B2 (ja) 半導体装置
JP3034126B2 (ja) 端子の接合方法
JPS63124431A (ja) フイルムキヤリア
JP2002368038A (ja) フリップチップ実装方法
JP2001085595A (ja) 半導体装置及びそれを用いた電子装置及びその製造方法
JP2000294586A (ja) 半導体装置及び半導体装置の製造方法
JPH06268028A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19940323

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee