FR2541044A1 - Procede de montage d'une plaquette de circuit integre sur un substrat - Google Patents

Procede de montage d'une plaquette de circuit integre sur un substrat Download PDF

Info

Publication number
FR2541044A1
FR2541044A1 FR8302462A FR8302462A FR2541044A1 FR 2541044 A1 FR2541044 A1 FR 2541044A1 FR 8302462 A FR8302462 A FR 8302462A FR 8302462 A FR8302462 A FR 8302462A FR 2541044 A1 FR2541044 A1 FR 2541044A1
Authority
FR
France
Prior art keywords
layer
substrate
windows
pads
solder material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8302462A
Other languages
English (en)
Inventor
Wilhelm Salathe
Harry Zust
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebauchesfabrik ETA AG
Original Assignee
Ebauchesfabrik ETA AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebauchesfabrik ETA AG filed Critical Ebauchesfabrik ETA AG
Publication of FR2541044A1 publication Critical patent/FR2541044A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/044—Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

LE PROCEDE DE MONTAGE CONSISTE A DEPOSER SUR LE SUBSTRAT 3 PORTANT LES PISTES CONDUCTRICES 4 UNE COUCHE DE SUBSTANCE ISOLANTE 6 PRESENTANT DES FENETRES 7 DECOUVRANT LES PLAGES DE RACCORDEMENT 5 DES PISTES 4. ENSUITE, UNE COUCHE DE MATERIAU DE SOUDURE 8 EST DEPOSEE AU FOND DES FENETRES. IL N'Y A PLUS ALORS QU'A POSER LA PLAQUETTE 1 SUR LE SUBSTRAT 3 MAINTENU HORIZONTALEMENT, LES PLOTS 2 S'ENGAGEANT DANS LES FENETRES 7, ET A FAIRE FONDRE LA SOUDURE. LA PLAQUETTE 1 FLOTTERA ALORS LIBREMENT SUR LES MASSES DE SOUDURE POUR PRENDRE UNE POSITION OPTIMALE. APRES SOLIDIFICATION DE LA SOUDURE, IL SUBSISTE UNE PARFAITE LIAISON ELECTRIQUE ET METALLIQUE ENTRE LES PLOTS 2 ET LES PISTES CONDUCTRICES 4.

Description

PROCEDE DE MONTAGE D'UNE PLAQUETTE DE CIRCUIT
INTEGRE SUR UN SUBSTRAT
La présente invention concerne le montage d'une plaquette de circuit intégré dont l'une des faces est munie d'une série de plots de contact, ou "bumps", sur un substrat comportant des pistes conductrices dont les extrémités forment des plages de raccordement disposées selon un motif correspondant à celui des plots de contact de la plaquette.
La technique généralement utilisée à l'heure actuelle pour ce type de montage ou le raccordement se fait directement entre les plots de contact de la plaquette et les pistes du substrat, sans faire intervenir de fils ou de pattes de connexion, est le soudage par thermocompression. Dans ce procédé, la plaquette est positionnée sur le substrat de manière que ses plots viennent s"appuyer sur les plages de raccordement des postes conductrices, puis la jonction est réalisée par l'action simultanée d'une pression mécanique exercee sur la plaquette en direction du substrat et de la chaleur. La soudure se produit par diffusion réciproque du matériau dont on a préalablement revêtu les plots et les plages de raccordement et qui est le plus souvent constitue par de l'Or.
Outre les désavantages liés à la nécessité de revêtir les plots et les plages de raccordement avec un métal précieux, et à celle de positionner de façon très -précise la plaquette sur le substrat avant l'opération de thermocompression, ce procédé donne lieu à des difficultés lieues à l'obligation d'exercer une pression sur la plaquette. Cette pression doit en effet être suffisante pour garantir une bonne liaison entre les surfaces à souder, mais également pour assurer qu'une telle liaison existe bien au niveau de tous les plots de contact, malgré d'éventuelles variations de hauteur de ces plots, ou d'épaisseur ou encore de planéité des pistes conductrices du substrat, qui seront alors absorbées par des déformations différentes de ces surfaces.Il est clair que les contraintes ainsi exercées sur les plots, les pistes conductrices ou le substrat risquent de conduire à la détérioration de certains de ces éléments, ou même d'influencer la tenue d'autres éléments voisins disposés sur le substrat.
C'est pourquoi l'objet de l'invention est de proposer un nouveau procédé de montage des plaquettes qui permette de les souder sur un substrat sans qu'il soit nécessaire ni de revêtir les plots, ni de positionner très précisément les plaquettes sur le substrat, ni de leur appliquer la moindre contrainte. Ce procédé permet par ailleurs de réaliser des soudures à l'Etain-Plomb malgré les faibles dimensions des plaquettes et des plots, et accessoirement de protéger l'ensemble du substrat contre lthumidite, les poussières etc. par une couche de substance isolante.
L'invention sera bien comprise à la lecture de la description suivante, faite en liaison avec les dessins joints, dont les figures 1 à 5 représentent en coupe la plaquette et le substrat à differen- tes étapes d'un mode de réalisation particulier du procédé de l'invention.
Dans la figure 1 on a représenté une plaquette de circuit intégré 1 munie de plots de contact 2. Ces plots de contact sont par exemple au nombre d'une dizaine, et leur hauteur est d'environ 22 vm. La plaquette 1 doit être montée sur un substrat 3 comportant des pistes conductrices 4 par exemple en Cuivre à l'extrémité desquelles sont prévues des plages de raccordement 5.
Pour réaliser le montage de la plaquette il convient tout d'abord de préparer le substrat de manière à le recouvrir d'une couche de substance isolante 6 (figure 2), à l'exception de fenêtres 7 (figure 3) disposées selon le même motif que les plots de la plaquette de manière à découvrir les plages de raccordement 5. Selon le mode de réalisation préférentiel de l'invention, cette couche est obtenue par enduction de la totalité de la surface du substrat 3 au moyen d'une laque époxyde photosensible, du type de celle disponible sur le marché sous la dénomination "Ciba Lack Probimer 52", puis insolation partielle de la couche et attaque chimique de celle-ci à l'endroit des fenêtres. De préférence, l'épaisseur de la couche isolante 6 est de l'ordre de 20 vm, au moins au voisinage des plages de raccordement 5.La forme des fenêtres 7 est par exemple mais non obligatoirement carrée, de dimensions 0,35 x 0,35 mm environ.
Dans une étape ultérieure, on dépose alors de façon sélective, sur les plages de raccordement 5 découvertes par les fenêtres 7, une couche de matériau de soudure 8 (figure 4) d'une épaisseur comprise entre 5 et 10 vm environ et inférieure à l'épaisseur de la couche 6.
De préférence on utilise un alliage d'Etain et de Plomb, que l'on dépose par immersion du substrat dans un bain -de ce matériau en fusion. L'uniformité de la couche 8, de même que l'élimination- des traces de matériau de soudure en dehors des plages de raccordement découvertes 5, est assurée en passant ensuite le substrat dans une installation de nivellement par l'air chaud, dite "hot air levelling", d'un type connu.
Comme on le voit dans la figure 5, le montage de la plaquette 1 est ensuite réalisé en déposant celle-ci sur le substrat ainsi préparé et maintenu dans une position sensiblement horizontale. Les plots 2 s'engagent partiellement dans les fenêtres 7.
Il suffit alors d'apporter à l'ensemble ainsi constitué la chaleur nécessaire pour amener le matériau de soudure 8 à la fusion, par exemple en chauffant le substrat par sa partie inférieure, comme indiqué par le flèches Q. Dans ces conditions, sous l'effet des tensions superficielles de la soudure en fusion et de la surface des plots, la plaquette qui reste libre de flotter sur les différentes masses de soudure en fusion, viendra se placer d'elle-même dans la position optimale permettant à la soudure d'enrober la base de chaque plot.
Après refroidissement et solidification de la soudure, on obtient ainsi une liaison électrique et mécanique entre chaque plot 2 et la plage de raccordement 5 correspondante des pistes conductrices 4.
Bien qu'elle ait été décrite en relation avec l'un de ses modes de réalisation particuliers, la présente invention. ne s'y trouve nullement limitée, mais elle est au contraire susceptible de nombreuses modifications et variantes qui apparaîtront à l'homme du métier.

Claims (7)

REVENDICATIONS
1.- Procédé de montage d'une plaquette de circuit intégré, dont l'une des faces est munie d'une série de plots de contact, sur un substrat comportant des pistes conductrices dont les extrémités forment des plages de raccordement disposées selon un motif correspondant a celui des plots de contact de la plaquette, caractérisé en ce que l'on::
- recouvre la surface du substrat d'une couche de substance
isolante, à l'exception de fenêtres disposées également
selon le motif des plots de la plaquette de manière à
découvrir les plages de raccordement des pistes
conductrices, puis
- dépose une couche de matériau de soudure sur les plages de
raccordement des pistes conductrices découvertes par les
fenêtres, puis
- dépose la plaquette de circuit intégré sur le substrat
maintenu dans une position sensiblement horizontale, le plot
de contact de la plaquette étant dispose en regard des
fenêtres correspondantes, puis
- fournit à l'ensemble ainsi constitué la chaleur nécessaire
pour amener le matériau de soudure a la fusion, la plaquette
étant alors libre de se placer, sous l'effet des tensions de
surface, de telle manière que chacun de ses plots vienne au
contact de la zone correspondante de matériau de soudure en
fusion, et enfin
- laisse se solidifier le matériau de soudure.
2. Procédé selon la revendication 1, caractérisé en ce que la couche de substance isolante formant les fenêtres est obtenue par le dépôt, t'insolation partielle puis l'attaque chimique d'une couche de laque du type photoépoxyde.
3. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que les dimensions des fenêtres sont de l'ordre de 0,35 x 0,35 mm.
4. Procédé selon l'une des revendications 1 à 3, caractérisé en ce que l'épaisseur de la couche de substance isolante, au moins au voisinage des plages de raccordement, est de l'ordre de 20 vm.
5.Procédé selon l'une des revendications 1 à 4, caractérisé en ce que- l'épaisseur de la couche de matériau de soudure est comprise entre 5 et 10 um environ.
6. Procédé selon l'une des revendications 1 à 5, caractérisé en ce que le dépôt de la couche de matériau de soudure est obtenu par immersion du substrat revêtu de la couche de substance isolante dans un bain de ce matériau en fusion, puis passage dans une installation de nivellement par l'air chaud d'un type connu.
7. Procédé selon l'une des revendications 1 à 6, caractérisé en ce que le matériau de soudure est un alliage d'Etain et de Plomb.
FR8302462A 1983-02-21 1983-02-14 Procede de montage d'une plaquette de circuit integre sur un substrat Withdrawn FR2541044A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3305952A DE3305952A1 (de) 1983-02-21 1983-02-21 Verfahren zum anbringen einer platte mit integrierter schaltung auf einem substrat

Publications (1)

Publication Number Publication Date
FR2541044A1 true FR2541044A1 (fr) 1984-08-17

Family

ID=6191397

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8302462A Withdrawn FR2541044A1 (fr) 1983-02-21 1983-02-14 Procede de montage d'une plaquette de circuit integre sur un substrat

Country Status (2)

Country Link
DE (1) DE3305952A1 (fr)
FR (1) FR2541044A1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0191434A2 (fr) * 1985-02-15 1986-08-20 International Business Machines Corporation Connexion à brasure entre une puce microélectronique et un substrat et son procédé de fabrication
EP0246447A2 (fr) * 1986-05-06 1987-11-25 International Business Machines Corporation Barrière organique de brasure pour dispositif semi-conducteur
FR2644632A1 (fr) * 1988-04-22 1990-09-21 Commissariat Energie Atomique Element de detection constitue de barrettes de detecteurs

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3785720T2 (de) * 1986-09-25 1993-08-12 Toshiba Kawasaki Kk Verfahren zum herstellen eines filmtraegers.
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
US5189507A (en) * 1986-12-17 1993-02-23 Raychem Corporation Interconnection of electronic components
DE3827473A1 (de) * 1987-09-09 1989-03-30 Siemens Ag Leiterplatte zum bestuecken mit smd-bausteinen
DE3824008A1 (de) * 1988-07-15 1990-01-25 Contraves Ag Elektronische schaltung sowie verfahren zu deren herstellung
US4985601A (en) * 1989-05-02 1991-01-15 Hagner George R Circuit boards with recessed traces
US5055637A (en) * 1989-05-02 1991-10-08 Hagner George R Circuit boards with recessed traces
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
AU637874B2 (en) * 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
FR2671933B1 (fr) * 1991-01-18 1996-12-13 Ramy Jean Pierre Procede d'integration de materiau de brasure dans la fabrication des circuits et des boitiers pour l'electronique.
JP2702839B2 (ja) * 1991-11-20 1998-01-26 シャープ株式会社 配線基板の電極構造
JP3215424B2 (ja) * 1992-03-24 2001-10-09 ユニシス・コーポレイション 微細自己整合特性を有する集積回路モジュール
US5924623A (en) * 1997-06-30 1999-07-20 Honeywell Inc. Diffusion patterned C4 bump pads
DE10101359A1 (de) * 2001-01-13 2002-07-25 Conti Temic Microelectronic Verfahren zur Herstellung einer elektronischen Baugruppe
DE102019126908A1 (de) * 2019-10-08 2021-04-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von funktionellen Gegenständen, funktioneller Gegenstand

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3429040A (en) * 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
FR2121168A5 (fr) * 1970-12-30 1972-08-18 Lucas Industries Ltd

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3429040A (en) * 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
FR2121168A5 (fr) * 1970-12-30 1972-08-18 Lucas Industries Ltd

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 25, no. 4, septembre 1982, New York (US) *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0191434A2 (fr) * 1985-02-15 1986-08-20 International Business Machines Corporation Connexion à brasure entre une puce microélectronique et un substrat et son procédé de fabrication
EP0191434A3 (en) * 1985-02-15 1987-11-19 International Business Machines Corporation Improved solder connection between microelectric chip and substrate and method of manufacture
EP0246447A2 (fr) * 1986-05-06 1987-11-25 International Business Machines Corporation Barrière organique de brasure pour dispositif semi-conducteur
EP0246447A3 (en) * 1986-05-06 1988-01-13 International Business Machines Corporation Organic solder barrier for a semiconductor device
FR2644632A1 (fr) * 1988-04-22 1990-09-21 Commissariat Energie Atomique Element de detection constitue de barrettes de detecteurs
EP0462345A1 (fr) * 1988-04-22 1991-12-27 Commissariat A L'energie Atomique Elément de détection constitué de barrettes de détecteurs

Also Published As

Publication number Publication date
DE3305952A1 (de) 1984-08-23

Similar Documents

Publication Publication Date Title
FR2541044A1 (fr) Procede de montage d'une plaquette de circuit integre sur un substrat
EP0091072B1 (fr) Procédé d'encapsulation de composants semi-conducteurs, et composants encapsulés obtenus
FR2727569A1 (fr) Element de connexion et procede de connexion mettant en oeuvre cet element
FR2742687A1 (fr) Procede de fourniture de soudure, appareil de fourniture de soudure et procede de soudage
JP2000114301A (ja) 半田バンプの形成方法および半田バンプの実装方法
EP0159208B1 (fr) Procédé de fabrication de circuits électroniques de puissance miniaturisés
JPH0647531A (ja) 集積回路の外部リード接合方法および装置
EP0717442B1 (fr) Support de connexion d'un circuit intégré à un autre support par l'intermédiare de boules
EP0188838B1 (fr) Boîtier pour composant électronique
CH643089A5 (en) Method of mounting an integrated circuit board on a substrate
FR2483282A1 (fr) Procede de fixation d'une preforme de soudure a un couvercle pour boitiers hermetiquement fermes
EP0351268A1 (fr) Procédé de soudure des fils de connexions extérieures sur un composant électronique
FR2790905A1 (fr) Composant electrique de puissance a montage par brasage sur un support et procede de montage correspondant
EP0117804B1 (fr) Procédé de fabrication d'une cavité hyperfréquence, et cavité obtenue par ce procédé
FR2822591A1 (fr) Assemblage de composants d'epaisseurs diverses
JPS63204620A (ja) ハイブリッド厚膜回路におけるボンデイングワイヤとコンタクト領域との間の接続形成方法
FR2722916A1 (fr) Element de connexion et procede de connexion mettant en oeuvre cet element
FR2620569A1 (fr) Procede pour calibrer l'epaisseur d'une soudure d'un composant electronique sur un substrat
JPH09148693A (ja) フリップチップ実装用基板及びその製造方法
US7481352B2 (en) Method for ablating points of contact (debumping)
FR2555010A1 (fr) Procede de brasage a la vague et capteur capillaire de brasure mettant en oeuvre ce procede
FR2571547A1 (fr) Circuit hybride reportable sur un support comportant un reseau d'interconnexion a haute densite
JP3366932B2 (ja) 接点バンプとその製法
US6299055B1 (en) Manufacturing processes of service boxes and their parts
FR2505367A1 (fr) Procede d'etamage d'une couche conductrice disposee sur un dielectrique et son application a un circuit multicouches pour circuit hybride

Legal Events

Date Code Title Description
ST Notification of lapse