JP3215424B2 - 微細自己整合特性を有する集積回路モジュール - Google Patents

微細自己整合特性を有する集積回路モジュール

Info

Publication number
JP3215424B2
JP3215424B2 JP51677293A JP51677293A JP3215424B2 JP 3215424 B2 JP3215424 B2 JP 3215424B2 JP 51677293 A JP51677293 A JP 51677293A JP 51677293 A JP51677293 A JP 51677293A JP 3215424 B2 JP3215424 B2 JP 3215424B2
Authority
JP
Japan
Prior art keywords
input
solder
holes
output pads
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP51677293A
Other languages
English (en)
Other versions
JPH07505501A (ja
Inventor
アクハベイン，モハンマド
エコノミー，ケン・ウォルター
Original Assignee
ユニシス・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニシス・コーポレイション filed Critical ユニシス・コーポレイション
Publication of JPH07505501A publication Critical patent/JPH07505501A/ja
Application granted granted Critical
Publication of JP3215424B2 publication Critical patent/JP3215424B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16111—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/80138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8014—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Description

【発明の詳細な説明】 発明の背景 この発明は、１つまたは２以上の集積回路チップが相
互接続部材上に装着され、各チップ上の複数の入力／出
力パッドが相互接続部材上の対応する入力／出力パッド
に接続されるようになっているタイプの、集積回路モジ
ュールに関する。
先行技術における上述のタイプの集積回路モジュール
では、相互接続部材は１つのチップを保持する、または
複数のチップを保持する基板を含んでいる。この基板は
セラミック、シリコン、またはエポキシガラスで作るこ
とができる。基板内、および／または基板上に何千もの
パターニングされた導電性信号ラインが提供される。そ
してこれらの信号ラインは入力／出力パッドを含み、こ
れらの入力／出力パッドは各チップ上の入力／出力パッ
ドと一致するパターンで配列される。そのような先行技
術の相互接続部材の一例が、1988年１月26日に発行され
たエイチ・ボラ（H.Vora）による「多孔性基板上で集積
回路チップをパッケージングしかつ電気的に相互接続す
るためのモジュール、およびその製造方法（Module for
Packaging and Electrically Interconnecting Integr
ated Circuit Chips on a Porous Substrate,and Metho
d of Fabricating Same）」と題された米国特許第4,72
1,831号で説明されている。
そこにおいて図１で参上番号10は相互接続モジュール
を示し、参照番号12はチップを示し、または図２では参
照番号21は相互接続モジュール上の入力／出力パッドを
示すものである。
ここで、上述のタイプの集積回路モジュールを製造す
る場合に何らかの方法で解決される必要のある技術的な
問題とは、チップが相互接続モジュールに取付けられる
ときに、如何に各チップ上の入力／出力パッドを相互接
続モジュール上の対応する入力／出力パッドと整合させ
るかということである。これは難しい問題である、とい
うのは入力／出力パッドは典型的には寸法が小さく（た
とえば10ミル）、総数が大きく（たとえば100個）、か
つチップが相互接続部材の上に置かれていると、チップ
に遮られて見えなくなってしまうからである。しかしな
がら、もしチップ上の入力／出力パッドがモジュール上
の対応する入力／出力パッドと不整合になったならば、
すべての電気信号（データ信号、制御信号、電力および
接地信号を含む）が、チップへおよびチップから誤った
経路付けをされてしまい、その結果得られる構造は完全
に動作不能なものとなるであろう。
先行技術では、この如何にチップ上の入力／出力パッ
ドを相互接続モジュール上の入力／出力パッドに整合さ
せるかという問題は、専用の整合機を用いることによっ
て克服されてきた。しかしこれらの整合機は非常に複雑
なものであり、したがって非常に高価である。たとえば
そのような整合機の１つで、アメリカン・オプティカル
・コーポレイション（American Optical Corporation）
のリサーチ・ディバイシズ・ディビジョン（Research D
evices Division）による「Ｍ−９」と呼ばれるもの
は、赤外線を提供してチップを「透視」し、それによっ
てチップ上の入力／出力パッドと相互接続モジュール上
の入力／出力パッドとがどの時点で一直線上に並ぶかを
みるというものである。しかしこの機械にかかる費用は
100,000ドルを上回る。マイクロ・ロボティックス・シ
ステムズ・インコーポレイテッド（Micro Robotics Sys
tems,Inc.）からのMRSI−503Mと呼ばれる別の機械は、
２つの光学経路を備えた光学プローブを提供し、チップ
と基板とが互いにかぶさって位置付けられるとそれらの
光学経路がその間に嵌まるので、チップおよび基板の入
力／出力パッドをみて整列させることができるというも
のである。しかしこの機械もまた100,000ドルを超える
費用がかかる。さらに、上で述べた費用は双方の機械に
おける手動で操作されるバージョンについてのものであ
って、オートメーション化されたバージョンは200,000
ドルを上回る費用がかかる。
したがって、この発明の主な目的は、チップ上および
相互接続モジュール上に新規かつ微細な物理的特性を含
み、それによりそれらの入力／出力パッドが如何なる整
合装置もなしに自己整合することが可能になる、改良さ
れた集積回路モジュールを提供することである。
発明の簡単な概要 この発明に従い、微細自己整合特性を有する集積回路
モジュールは、ａ）表面上にあるパターンの複数個の入
力／出力パッドを有する集積回路チップと、ｂ）集積回
路チップ上のパッドのパターンと一致するパターンの入
力／出力パッドを含む表面を有する相互接続部材とを備
え、かつｃ）表面の一方は1/2から50ミルの深さの予め
定められた数の穴を有し、他方の表面は1/2から50ミル
の高さの予め定められた数の突出部を有していて、これ
らの突出部は穴に嵌まるような形にされており、双方の
表面上の入力／出力パッドが整合したときに表面が互い
に対して摺動してしまうことを防ぐ。この構造では、チ
ップを相互接続部材の上に位置付けて２つの表面が突出
部によって分離されるようにし、突出部が穴の中に落ち
て摺動動作が止まるまで、チップを相互接続部材の上で
ランダムな方向に手で滑らせるステップによって、チッ
プ上の入力／出力パッドが如何なる整合装置もなしに相
互接続部材上の入力／出力パッドと自動的に整合され
る。この摺動動作の停止が、整合が起こったということ
を示している。その後、整合された入力／出力パッドは
それらの間にはんだペーストをリフローすることによっ
て一緒に接合される。
図面の簡単な説明 本発明の様々な好ましい実施例が添付の図面との関連
でここにおいて詳細に説明される。
図１は、この発明の第１の実施例である集積回路モジ
ュールの拡大側面図である。
図1Aは、図１の一部をさらに拡大した図である。
図2Aから2Fは、図１のモジュールの一部をさらに拡大
した図であって、モジュールが製造される好ましいプロ
セスを示す。
図3Aから3Cは、図2Aから2Fのプロセスによって製造さ
れた実際のモジュールにおけるある部分の顕微鏡写真で
ある。
図４は、図１のモジュールの第１の変形である別の集
積回路モジュールの一部を示す拡大図である。
図５は、図１のモジュールの第２の変形である別の集
積回路モジュールの一部を示す拡大図である。
図６は、図１のモジュールの第３の変形である別の集
積回路モジュールの一部を示す拡大図である。
図７は、図１のモジュールの第４の変形である別の集
積回路モジュールの一部を示す拡大図である。
図８は、図１のモジュールの第５の変形である別の集
積回路モジュールの一部を示す拡大図である。
詳細な説明 ここで図１および図1Aを参照すると、これらは本発明
の好ましい一実施例である集積回路モジュール10の図で
ある。このモジュール10は、複数個の集積回路チップ11
と、これらのチップのための相互接続部材12とを含む。
参照番号11a、11b、および11cは、本発明に関連のチッ
プ11の各々における主要な部分を示す。同様に、参照番
号12a、12b、12c、12d、12e、および12fは、この発明の
関連の相互接続部材12の主要な部分を示す。
部分11aは、シリコンダイであって、この上には従来
の集積回路製造プロセスのいずれかによって何千ものト
ランジスタが作られている。部分11bはダイ11aの表面上
の入力／出力パッドである。また、部分11cはリフロー
されたはんだの突起であって、これはリフローされる前
に、入力／出力パッド11bの１つに取付けられるが、相
互接続部材12には取付けられない。
部分12aは入力／出力ピンである。部分12bは同時に火
を通された多層セラミック基板であって、セラミック層
の上に置かれ、セラミック層を通る、何千ものパターニ
ングされた導電性信号ライン（図示せず）を有する。部
分12cはいくつかのポリイミド層のスタックであって、
各ポリイミド層の上に何千ものパターニングされた導電
性の信号ライン（図示せず）を有し、これは基板12b上
に集積される。部分12dはポリイミドスタック12c上の入
力／出力パッドである。部分12eはフォトレジストの層
であって、入力／出力パッド12dの各々の上に穴を有す
る。また、部分12fはリフローされたはんだフィレット
であって、これはリフローされる前に入力／出力パッド
12dに取付けられ、フォトレジスト層12eにおける穴を部
分的に充填したものである。
各チップ11上に、入力／出力パッド11bの何らかの特
定のパターンで配列され、相互接続部材12上では、入力
／出力パッド12dが整合するパターンにおいて配列され
る。入力／出力パッド11bおよび12dにおけるこれらの整
合パターンは、はんだ11cおよび12fがリフローされる前
に整合されなければならない。さもなければ、入力／出
力パッド11bおよび12dが不整合となったならば、これら
のパッドがチップ11と相互接続部材12との間で伝える電
気信号が、正しく経路付けされないだろう。
そこで本発明に従い、入力／出力パッド11bは単には
んだの突起11cをフォトレジスト層12eの穴の中に位置付
けることによって、自動的に入力／出力パッド12dと整
合される。この、はんだの突起11cを層12eの穴の中に位
置付けることは、如何なる高価な整合装置もなしに、以
下のステップによって容易になしとげられる。すなわ
ち、ａ）はんだの突起11cがフォトレジスト層12eの上に
置かれるようにチップ11を相互接続部材12上に位置付け
るステップ、および、ｂ）はんだの突起11cがフォトレ
ジスト層の穴の中に落ち、摺動が止まるまで、チップ11
をフォトレジスト層12e上でランダムな方向に手で滑ら
せるステップ、である。この摺動動作の停止は、感触で
知ることができ、整合が起こったということを示してい
る。その後、整合した入力／出力パッドを接合するよう
に、はんだ11cおよび12fがリフローされる。
上述のステップａ）およびｂ）が克服する、整合の問
題における困難を十分に認識するため、図１および図1A
ではモジュール10は部分11aから11cと12aから12fとがす
べて見えるように拡大されているということを想起され
たい。しかしながら、実際のモジュール10においては、
部分11b、11c、12c、12d、12e、および12fの寸法は微細
なものである。
特定的には、はんだの突起11cは1/2ミルから50ミルの
間の高さであり、パターニングされた層12eは1/2ミルか
ら50ミルの間の厚みであり、層12eに設けられた、はん
だの突起が中に落ち込む穴の深さは、その層の厚みより
も少ない。しかしながらこれらの穴は、感触で分かるよ
うに少なくとも１ポンドの力で穴の側壁がはんだの球体
の摺動動作に抵抗するようにするためには、少なくとも
1/2ミルの深さがなければならない。好ましくは、摺動
に抵抗する力を余分に提供し、チップ11と相互接続部材
12との間での平坦さの変動に対処するため、はんだの突
起が中に落ち込む層12eの穴は、少なくとも１ミルの深
さである。また好ましくは、はんだの突起11cのパッキ
ング密度を高めるため、これらの突起は、１から20ミル
の高さであり、層12eは１から20ミルの厚みである。
図１および1Aのモジュールでは、チップ11のどの１つ
における入力／出力パッド11bの総数も数千であり得
る。そのようなパッドは各々一辺が１ミルと50ミルとの
間であり、パッド同士の間隔は層12eの厚みと同じくら
い小さいものであり得る。当然、はんだの突起11cが中
に落ち込むための穴をパターニングされたレジスト層12
eに設けることなしには、入力／出力パッドを手で整合
させることは本質的に不可能である。
次に図2Aから2Fを参照すると、これらはモジュール10
を製造するための完全なプロセスを示す。このプロセス
においては最初に相互接続部材12の部分12cおよび12dを
フォトレジストのパターニングされていない層で覆い、
入力／出力パッド12dの上でのみ光を遮断するマスクを
介してこのパターニングされていないフォトレジスト層
を紫外光で露光し、露光されていないフォトレジストを
取除くことによって、パターニングされたフォトレジス
ト層12eが形成される。図2Aはこのステップの結果を示
すものである。ここでは、入力／出力パッドの上で光を
遮断するマスクは、たとえばカール・サス・コーポレイ
ション（Karl Suss Corporation）から出ているモデルM
A56Wなどのマスク整合装置によってこれらのパッドと１
ミクロンの10分の１の範囲内で整合される得る。
その後、図2Bで示されるように、フォトレジスト層12
eにおける開口部がはんだのペースト12f′で充填され
る。これははんだのペースト12f′を「スクイージィ」
を用いて開口部の中に押込むことによってなしとげられ
る。適切な材料の一例は、ヘラエウス・インコーポレイ
テッド（Heraeus,Inc.）の−400のメッシュサイズを有
する目の細かいはんだのペーストである。
続いて、図2Bの構造が予め定められた時間の間高温に
さらされ、それによりはんだのペースト12f′の一部が
気化させられて取除かれ、フィレット12fが残る。図2C
はこのステップの結果を示す。この、高温による気化ス
テップは図2Bの構造を赤外加熱用ベルト炉に通すことに
よって行なわれ、この炉は使用されている特定のはんだ
の関数として設定される予め定められた温度プロファイ
ルを有するものである。上のステップの一例として、実
際の一部分が220℃のピーク温度に30秒間さらされた。
上述のステップに続き、入力／出力パッド11bに取付
けられたはんだの突起11cを有する集積回路チップ11が
図2Cの構造の上に置かれる。図2Dはこのステップの結果
を示す。チップ11上にはんだの突起11cを製造するに
は、チップ上にステンシルが、そのステンシルの開口部
が入力／出力パッド11bだけを露出するように、位置付
けられ、ステンシルの開口部を介してはんだのペースト
が入力／出力パッド11bの上に押出される。ステンシル
はチップ11から持上げられて外され、はんだは表面張力
により球体を形成するまで加熱される。ここでは、はん
だのペーストのためのステンシルはエム・ピィ・エム・
コーポレイション（MPM corporation）から出ているモ
デルAP−20などのスクリーンプリンタを用いて入力／出
力パッド11bに＋または−１ミルの範囲内で整合され
る。
その後チップ11上の入力／出力パッド11bは、はんだ
の突起11cがフォトレジスト層12eにおける穴の中に落ち
るまでチップ11をランダムな方向に摺動させることによ
って相互接続部材12の入力／出力パッド12dと整合され
る。この整合ステップは感触のみによって行なわれる。
精密な視覚による整列装置は必要ではない。チップにお
けるはんだの突起11cがフォトレジスト層12eにおける穴
の中に捉えられたためにチップ11がそれ以上摺動するこ
とができなくなると、整列がなしとげられたということ
である。
上述の整合ステップに続き、はんだの突起11cは入力
／出力パッド11bおよび12dを物理的に接合するためにリ
フローされる。図2Fはこのステップの結果を示す。ここ
でも、リフローは図2Eの構造を数秒の間はんだが柔らか
くなるのに十分な高さの温度にさらすことによってなし
とげられる。
ここで図3Aから3Cに目を向け、製造における様々な段
階での実際のモジュール10のいくつかの顕微鏡写真を説
明する。図3Aから始めると、これは入力／出力パッド12
dのみの上方に開口部を備えるフォトレジスト層12eが上
に形成された、相互接続部材12を示す。この顕微鏡写真
は前述の図2Aに対応するものである。
次に図3Bはフォトレジスト層12eの穴がはんだのペー
スト12fで部分的に充填された後の相互接続部材12を示
す。この顕微鏡写真は前述の図2Cに対応するものであ
る。
図3Aおよび3Bでは、フォトレジスト層12eは４ミルの
厚みしかなく、層12eの穴は直径が僅か７ミルであり、
また各列における穴の間の端から端までの間隔も７ミル
しかない。はんだのペースト12fで部分的に充填された
後の穴の深さは２ミルである。結果として穴から穴まで
のピッチが14ミルとなる、これらの微細な寸法は、写真
に印された尺度によって明らかにされている。
最後に、図3Cははんだの突起11cが入力／出力パッド1
1b上に形成された後のチップ11を示す。この顕微鏡写真
では、チップ11は前述の図2Aおよび2Dで示したようにな
っている。この顕微鏡写真でも、はんだの突起11cは僅
か３から４ミルの高さである。
この発明の好ましい一実施例を、この実施例を製造す
るための好ましいプロセスとともに以上で詳細に説明し
てきた。しかしながら、それに加えて、発明の性質およ
び精神から逸脱することなくこの実施例には様々な変形
がなされ得る。これらの変形のいくつかが、図４から８
に示される。
ここで図４を考慮すると、これは集積回路モジュール
10に対する第１の変形20の詳細を示すものである。この
変形されたモジュール20は（相互接続部材12上に層12e
を含むのではなく）チップ11上にパターニングされたフ
ォトレジスト層21を含み、かつ（チップ11上に突起11c
を含むのではなく）相互接続部材12上にはんだの突起22
を含む。層21はチップ11の入力／出力パッド11bの上に
それぞれ開口部を有し、これらの開口部ははんだのフィ
レット23で部分的に充填されている。モジュール20の他
の部分はすべて前に説明したモジュール10と同じであ
り、同様な部分は同様な参照番号によって認識される。
次に図５に目を向けると、これは集積回路モジュール
の別の変形された実施例30を示すものである。モジュー
ル30では、相互接続部材12上にポリイミド層のスタック
31が含まれ、そのスタック31の一番上の層は入力／出力
パッド12dの上方にスルーホールを有する。このスタッ
ク31の一番上の層は前に説明したモジュール10のフォト
レジスト層12cの代わりとなるものである。モジュール3
0における他のすべての部分はモジュール10におけるも
のと同じであり、それらは同様な参照番号で認識され
る。
次に図６を考慮すると、これはさらに別の変形された
実施例40を詳細に示すものである。このモジュール40
は、フォトレジスト層12cにおけるはんだのフィレット1
2fが除かれていること以外は前に説明したモジュール10
と同じものである。ここでは、はんだの突起11cがフォ
トレジスト層12eの厚みよりも大きくされているので、
はんだの突起11cは整合が起こると相互接続部材12の入
力／出力パッド12d上に直接載ることになる。ここで
も、モジュール10とモジュール40とで同様な部分は同じ
参照番号を有する。
次に図７を参照して、これはさらに別の変形された実
施例50を示すものである。モジュール50では、相互接続
部材12上にフォトレジスト層51が提供され、層51に１ま
たは２以上の開口部がパターニングされ、各開口部はチ
ップ11上のいくつかのはんだの突起11cのグループにお
ける周囲の長さに一致する周囲の長さを有する。はんだ
の突起11cのグループ全体がフォトレジスト層51におけ
る開口部の中に落ちると、そのグループにおけるすべて
のはんだの突起11cが相互接続部材12上のそれらに対応
する入力／出力パッド12dと整合する。この実施例50で
は、各チップ11につき層51内に複数の開口部が設けられ
てもよいし、各チップにつき開口部が１つだけ設けられ
てもよい。
次に図８に移ると、これはさらに別の変形された実施
例60を示すものである。このモジュール60では、相互接
続部12上にポリイミド層のスタック61が提供され、この
スタック61の一番上の層をいくつかの間隔をあけられた
開口部が貫き、かつチップ11上にスタック61の開口部に
嵌まるように形作られたフォトレジストの層62が提供さ
れる。レジスト層62がスタック61の開口部内にあれば、
チップ11上の入力／出力パッド11bは相互接続部材12上
の入力／出力パッド12dと整合している。スタック61の
一番上の層におけるこれらの開口部は、チップ11の２つ
の端のそばの細長いスロット、またはチップの各角のそ
ばの１つの長方形など、様々なパターンを有することが
できる。モジュール60における代替例としては、ポリイ
ミドスタック61の一番上の層は、各チップ11につきそれ
ぞれ開口部を唯１つだけ持つこともできる。たとえば、
開口部はチップ11の周辺全体に沿ったスロットであり
る。前述のものと同じく、フォトレジスト層62はスタッ
ク61の一番上の層における開口部の中に嵌まるようにパ
ターニングされる。
図１から図８までのすべての実施例に対するさらに別
の変形としては、パターニングされたフォトレジスト層
を異なった絶縁材料で作ることができる。たとえば、こ
れらの層（図１の部分12e、図４の部分21、図６の部分1
2e、図７の部分51、および図８の部分62）は、ポリイミ
ドでも、二酸化シリコンでも、または窒化シリコンでも
作ることができる。同様に図５および８におけるポリイ
ミドの一番上の層（スタック31および61における一番上
の層）を、フォトレジスト、または二酸化シリコン、ま
たは窒化シリコンなどの他の材料で作ることもできる。
同様に、図１から８におけるすべての実施例は、ポリ
イミドスタック12cをセラミック基板12b上の付加的なセ
ラミック層で代用することによって変形できる。この変
形では、相互接続部材の入力／出力パッド12dは、一番
上のセラミック層の上に載るだろう。また、基板の上に
セラミック層を余分に１つ付加えることもできるだろ
う。この層において、図１、図2Aから2F、および図3Aか
ら3Cにおける層12eの穴に対応する整列穴がパターニン
グされる。同じく、この追加のセラミック層は図５のス
タック31における一番上の層の穴、または図７における
層51の穴、または図８におけるスタック61の一番上の層
の穴に対応する穴を有することもできる。
上述の実施例すべてに対するさらにもう１つの別の変
形としては、チップ11を、互いに接着されそのスタック
の１つの表面に入力／出力リードを有するチップのスタ
ックで代用することができる。そのようなチップのスタ
ックはたとえば1990年９月25日に発行された米国特許第
4,959,749号で説明されている。したがって、この明細
書および後に記載する請求の範囲において、「チップ」
という誤は単一のチップを意味することもあるし、チッ
プのスタックを意味することもある。
図１から図８の実施例、およびそれらに対する上述の
変形に通有の構造的特徴は、チップ11と相互接続部材12
とには、整合されなければならない入力／出力パッドを
そなえたそれぞれの表面があり、この整合をなしとげる
には、表面の一方が深さ1/2ミルから50ミルの穴を少な
くとも１つ有し、他方の表面が高さ1/2ミルから50ミル
のある一定数の突出部を有しており、双方の表面におけ
る入力／出力パッドが整合されたときには、この突出部
が穴の側壁に嵌まりかつそれを捉えるということであ
る。これらの突出部は（図１から７までの実施例でのよ
うに）入力／出力パッドを延長したものであり得るし、
または（図８の実施例でのように）入力／出力パッドか
らは分離したものでもあり得る。さらに、突出部が嵌ま
り込む穴は（図１から５の実施例でのように）複数個設
けられることもあり得るし、（図７および８の実施例で
のように）単一の穴が設けられることもあり得る。
したがって、本発明は多くの異なった構造において実
施され得るため、本発明は図１から図８に示した詳細な
構造のうちの如何なる特定の１つにも限定されるもので
はなく、この後に記載する請求の範囲によって規定され
るということが理解されるべきである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エコノミー，ケン・ウォルター アメリカ合衆国、92029 カリフォルニ ア州、エスコンディード、シルバー・ク リーク・グレン、252 (56)参考文献 特開 昭57−95640（ＪＰ，Ａ) 特開 平１−196843（ＪＰ，Ａ) 特開 平３−82048（ＪＰ，Ａ) 特開 平４−137540（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】ａ）表面上に、あるパターンの複数個の入
    力／出力パッド（11b）を有する集積回路チップ（11）
    と、ｂ）前記集積回路チップ上のパッドの前記パターン
    に一致するパターンの入力／出力パッド（12d）を備え
    た表面を有する相互接続部材（12）とにおいて用いるた
    めの、前記２つの表面上の前記入力／出力パッドを整合
    させかつ接合する方法であって、 前記２つの表面の第１のものの上に、その上の前記入力
    ／出力パッドを内包する深さ12.7〜1270ミクロン（0.5
    〜50ミル）の穴を予め定められた数備える電気的絶縁層
    （12e）を形成し、前記２つの表面の第２のものの上の
    前記入力／出力パッドの各々の上に高さ12.7〜1270ミク
    ロン（0.5〜50ミル）の単一のはんだの球体（11c）を形
    成するステップと、 はんだペーストを前記絶縁層の前記穴へ押し込めること
    によって前記穴を前記はんだペーストで充填するステッ
    プ（図2B）と、 前記穴の各々から前記はんだペーストの一部を気化する
    ステップ（図2C）と、 前記はんだの球体が前記穴に対し不整合となうように、
    前記はんだの球体を前記絶縁層と接触させて位置付ける
    ステップ（図2D）と、 前記はんだの球体が前記絶縁層における前記穴の中に落
    ち込むまで、前記はんだの球体を前記絶縁層上でランダ
    ムな方向に摺動させるステップ（図2E）と、 前記はんだの球体を、それらが前記穴の中にあるとき
    に、リフローするステップ（図2F）とを含む、方法。
  2. 【請求項２】前記２つの表面のうち前記第１のものは複
    数の穴を有し、前記２つの表面のうち前記第２のものは
    各穴につきそれぞれ１つのはんだの球体を有する、請求
    項１に記載の方法。
  3. 【請求項３】前記２つの表面のうち前記第１のものは複
    数の穴を有し、前記２つの表面のうち前記第２のものは
    各穴につきいくつかのはんだの球体からなるグループの
    それぞれを有する、請求項１に記載の方法。
  4. 【請求項４】前記２つの表面のうち前記第１のものはた
    だ１つの穴を有し、前記２つの表面のうち前記第２のも
    のはそのすべてが前記１つの穴の中に嵌まる複数のはん
    だの球体を有する、請求項１に記載の方法。
  5. 【請求項５】前記穴を備える前記絶縁層は前記相互接続
    部材上にあり、前記はんだの球体は前記集積回路チップ
    上にある、請求項１に記載の方法。
  6. 【請求項６】前記穴を備える前記絶縁層は前記集積回路
    チップ上にあり、前記はんだの球体は前記相互接続部材
    上にある、請求項１に記載の方法。
  7. 【請求項７】前記絶縁層は、フォトレジスト、ポリイミ
    ド、二酸化シリコン、窒化シリコン、およびセラミック
    より選択される材料からなる、請求項１に記載の方法。
JP51677293A 1992-03-24 1993-03-23 微細自己整合特性を有する集積回路モジュール Expired - Fee Related JP3215424B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US85659292A 1992-03-24 1992-03-24
US856,592 1992-03-24
PCT/US1993/002602 WO1993019487A1 (en) 1992-03-24 1993-03-23 Integrated circuit module having microscopic self-alignment features

Publications (2)

Publication Number Publication Date
JPH07505501A JPH07505501A (ja) 1995-06-15
JP3215424B2 true JP3215424B2 (ja) 2001-10-09

Family

ID=25324019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51677293A Expired - Fee Related JP3215424B2 (ja) 1992-03-24 1993-03-23 微細自己整合特性を有する集積回路モジュール

Country Status (3)

Country Link
US (1) US5341564A (ja)
JP (1) JP3215424B2 (ja)
WO (1) WO1993019487A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170049765A (ko) * 2015-10-28 2017-05-11 삼성디스플레이 주식회사 디스플레이 장치

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5338208A (en) * 1992-02-04 1994-08-16 International Business Machines Corporation High density electronic connector and method of assembly
US5824569A (en) * 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
US5496775A (en) * 1992-07-15 1996-03-05 Micron Semiconductor, Inc. Semiconductor device having ball-bonded pads
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
US5766670A (en) * 1993-11-17 1998-06-16 Ibm Via fill compositions for direct attach of devices and methods for applying same
US5525838A (en) * 1993-04-08 1996-06-11 Citizen Watch Co., Ltd. Semiconductor device with flow preventing member
US6414506B2 (en) 1993-09-03 2002-07-02 Micron Technology, Inc. Interconnect for testing semiconductor dice having raised bond pads
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
US5578874A (en) * 1994-06-14 1996-11-26 Hughes Aircraft Company Hermetically self-sealing flip chip
SE9402082L (sv) * 1994-06-14 1995-12-15 Ericsson Telefon Ab L M Optisk miniatyrkapsel
US6169328B1 (en) * 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
DE29500428U1 (de) * 1995-01-12 1995-03-30 Hewlett Packard Gmbh Verbindungsbauteil
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5724229A (en) * 1996-03-27 1998-03-03 Unisys Corporation Electromechanical assembly having a lid which protects IC chips and holds contact springs
US6310484B1 (en) 1996-04-01 2001-10-30 Micron Technology, Inc. Semiconductor test interconnect with variable flexure contacts
US6148512A (en) * 1996-04-22 2000-11-21 Motorola, Inc. Method for attaching an electronic device
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US5740605A (en) * 1996-07-25 1998-04-21 Texas Instruments Incorporated Bonded z-axis interface
US6831361B2 (en) 1997-01-24 2004-12-14 Micron Technology, Inc. Flip chip technique for chip assembly
US6221753B1 (en) * 1997-01-24 2001-04-24 Micron Technology, Inc. Flip chip technique for chip assembly
US5891754A (en) * 1997-02-11 1999-04-06 Delco Electronics Corp. Method of inspecting integrated circuit solder joints with x-ray detectable encapsulant
US6045030A (en) * 1997-03-13 2000-04-04 Raytheon Company Sealing electronic packages containing bumped hybrids
US6016060A (en) * 1997-03-25 2000-01-18 Micron Technology, Inc. Method, apparatus and system for testing bumped semiconductor components
US5953623A (en) * 1997-04-10 1999-09-14 International Business Machines Corporation Ball limiting metal mask and tin enrichment of high melting point solder for low temperature interconnection
US6040702A (en) * 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
US6107122A (en) * 1997-08-04 2000-08-22 Micron Technology, Inc. Direct die contact (DDC) semiconductor package
US6072326A (en) * 1997-08-22 2000-06-06 Micron Technology, Inc. System for testing semiconductor components
US6018249A (en) * 1997-12-11 2000-01-25 Micron Technolgoy, Inc. Test system with mechanical alignment for semiconductor chip scale packages and dice
JP3625646B2 (ja) 1998-03-23 2005-03-02 東レエンジニアリング株式会社 フリップチップ実装方法
US6189208B1 (en) 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
JP3056192B1 (ja) * 1999-01-18 2000-06-26 富山日本電気株式会社 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法
US6190940B1 (en) * 1999-01-21 2001-02-20 Lucent Technologies Inc. Flip chip assembly of semiconductor IC chips
US6242935B1 (en) 1999-01-21 2001-06-05 Micron Technology, Inc. Interconnect for testing semiconductor components and method of fabrication
US6819127B1 (en) 1999-02-19 2004-11-16 Micron Technology, Inc. Method for testing semiconductor components using interposer
US6242932B1 (en) 1999-02-19 2001-06-05 Micron Technology, Inc. Interposer for semiconductor components having contact balls
US6222280B1 (en) 1999-03-22 2001-04-24 Micron Technology, Inc. Test interconnect for semiconductor components having bumped and planar contacts
US6410415B1 (en) 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
US6437591B1 (en) 1999-03-25 2002-08-20 Micron Technology, Inc. Test interconnect for bumped semiconductor components and method of fabrication
US6396291B1 (en) 1999-04-23 2002-05-28 Micron Technology, Inc. Method for testing semiconductor components
US6285203B1 (en) 1999-06-14 2001-09-04 Micron Technology, Inc. Test system having alignment member for aligning semiconductor components
JP3213292B2 (ja) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6331453B1 (en) 1999-12-16 2001-12-18 Micron Technology, Inc. Method for fabricating semiconductor packages using mold tooling fixture with flash control cavities
CN1383197A (zh) * 2001-04-25 2002-12-04 松下电器产业株式会社 半导体装置的制造方法及半导体装置
JP3835352B2 (ja) * 2002-06-03 2006-10-18 株式会社デンソー バンプの形成方法及びバンプを有する基板と他の基板との接合方法
US6720246B1 (en) * 2003-01-23 2004-04-13 Silicon Integrated Systems Corp. Flip chip assembly process for forming an underfill encapsulant
US20040232562A1 (en) * 2003-05-23 2004-11-25 Texas Instruments Incorporated System and method for increasing bump pad height
US20060068521A1 (en) * 2004-09-29 2006-03-30 Song-Hua Shi Method of fabricating microelectronic package using no-flow underfill technology and microelectronic package formed according to the method
US20060278979A1 (en) * 2005-06-09 2006-12-14 Intel Corporation Die stacking recessed pad wafer design
US7652374B2 (en) * 2006-07-31 2010-01-26 Chi Wah Kok Substrate and process for semiconductor flip chip package
JP5078500B2 (ja) 2006-08-30 2012-11-21 三洋電機株式会社 素子搭載用基板、半導体モジュールおよび携帯機器
US20080061448A1 (en) * 2006-09-12 2008-03-13 International Business Machines Corporation System and method for thermal expansion pre-compensated package substrate
US7993940B2 (en) * 2007-12-05 2011-08-09 Luminus Devices, Inc. Component attach methods and related device structures
US8424748B2 (en) * 2009-12-21 2013-04-23 Intel Corporation Solder in cavity interconnection technology
US8497575B2 (en) * 2010-02-22 2013-07-30 Stats Chippac Ltd. Semiconductor packaging system with an aligned interconnect and method of manufacture thereof
US8877567B2 (en) * 2010-11-18 2014-11-04 Stats Chippac, Ltd. Semiconductor device and method of forming uniform height insulating layer over interposer frame as standoff for semiconductor die
US10153180B2 (en) * 2013-10-02 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bonding structures and methods
KR101504306B1 (ko) * 2014-02-03 2015-03-30 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10566301B2 (en) 2017-11-17 2020-02-18 General Electric Company Semiconductor logic device and system and method of embedded packaging of same
US10276523B1 (en) * 2017-11-17 2019-04-30 General Electric Company Semiconductor logic device and system and method of embedded packaging of same
US10396053B2 (en) 2017-11-17 2019-08-27 General Electric Company Semiconductor logic device and system and method of embedded packaging of same
US10211141B1 (en) * 2017-11-17 2019-02-19 General Electric Company Semiconductor logic device and system and method of embedded packaging of same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL292051A (ja) * 1962-04-27
US3214827A (en) * 1962-12-10 1965-11-02 Sperry Rand Corp Electrical circuitry fabrication
US3380155A (en) * 1965-05-12 1968-04-30 Sprague Electric Co Production of contact pads for semiconductors
JPS5211862A (en) * 1975-07-18 1977-01-29 Matsushita Electric Ind Co Ltd Semiconductor device
US4072816A (en) * 1976-12-13 1978-02-07 International Business Machines Corporation Integrated circuit package
JPS55115344A (en) * 1979-02-28 1980-09-05 Hitachi Ltd Method of forming projected electrode
JPS56148840A (en) * 1980-04-22 1981-11-18 Citizen Watch Co Ltd Mounting structure for ic
JPS57210638A (en) * 1981-06-18 1982-12-24 Mitsubishi Electric Corp Hybrid integrated circuit
JPS593958A (ja) * 1982-06-29 1984-01-10 Elna Co Ltd 角形チツプ部品とその取付装置
FR2541044A1 (fr) * 1983-02-21 1984-08-17 Ebauchesfabrik Eta Ag Procede de montage d'une plaquette de circuit integre sur un substrat
US4565314A (en) * 1983-09-09 1986-01-21 At&T Bell Laboratories Registration and assembly of integrated circuit packages
JPS6072663A (ja) * 1983-09-28 1985-04-24 Fujitsu Ltd 低融点金属球接続方法
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
US4836435A (en) * 1986-05-12 1989-06-06 International Business Machines Corporation Component self alignment
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
DE3735455A1 (de) * 1987-03-18 1988-09-29 Telefonbau & Normalzeit Gmbh Elektrische bauelemente
US4912545A (en) * 1987-09-16 1990-03-27 Irvine Sensors Corporation Bonding of aligned conductive bumps on adjacent surfaces
JPH01183841A (ja) * 1988-01-18 1989-07-21 Mitsubishi Electric Corp リードフレーム
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
JP2548602B2 (ja) * 1988-04-12 1996-10-30 株式会社日立製作所 半導体実装モジュール
JPH0214536A (ja) * 1988-07-01 1990-01-18 Oki Electric Ind Co Ltd フリップチップ実装構造
FR2635916B1 (fr) * 1988-08-23 1990-10-12 Bull Sa Support de circuit integre de haute densite et son procede de fabrication
JPH0272642A (ja) * 1988-09-07 1990-03-12 Nec Corp 基板の接続構造および接続方法
FR2646558B1 (fr) * 1989-04-26 1994-04-01 Commissariat A Energie Atomique Procede et machine d'interconnexion de composants electriques par elements de soudure
JPH03184353A (ja) * 1989-12-13 1991-08-12 Sumitomo Metal Mining Co Ltd バンプ付フィルムキャリア及びその製造方法
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5007163A (en) * 1990-04-18 1991-04-16 International Business Machines Corporation Non-destructure method of performing electrical burn-in testing of semiconductor chips
JPH0429338A (ja) * 1990-05-24 1992-01-31 Nippon Mektron Ltd Ｉｃの搭載用回路基板及びその搭載方法
US5075965A (en) * 1990-11-05 1991-12-31 International Business Machines Low temperature controlled collapse chip attach process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170049765A (ko) * 2015-10-28 2017-05-11 삼성디스플레이 주식회사 디스플레이 장치
KR102349281B1 (ko) 2015-10-28 2022-01-11 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
JPH07505501A (ja) 1995-06-15
US5341564A (en) 1994-08-30
WO1993019487A1 (en) 1993-09-30

Similar Documents

Publication Publication Date Title
JP3215424B2 (ja) 微細自己整合特性を有する集積回路モジュール
US6404043B1 (en) Panel stacking of BGA devices to form three-dimensional modules
US4251852A (en) Integrated circuit package
US5239448A (en) Formulation of multichip modules
EP1353374B1 (en) Semiconductor chip assembly and method of making the same
US6320256B1 (en) Quick turn around fabrication process for packaging substrates and high density cards
JP2996510B2 (ja) 電子回路基板
US20060216860A1 (en) Flip chip interconnection having narrow interconnection sites on the substrate
US20080179740A1 (en) Package substrate, method of fabricating the same and chip package
US20030164551A1 (en) Method and apparatus for flip-chip packaging providing testing capability
KR950013337A (ko) 금속규화물 및 규화티탄층의 형성방법
US20120132463A1 (en) Printed wiring board and method for manufacturing the same
JP2007511103A (ja) バンプ−オン−リードフリップチップ相互接続
JP2002314257A (ja) 多層回路基板、その製造方法および電気アセンブリ
JP3927783B2 (ja) 半導体部品
US6437436B2 (en) Integrated circuit chip package with test points
US6537852B2 (en) Spacer - connector stud for stacked surface laminated multichip modules and methods of manufacture
US5924623A (en) Diffusion patterned C4 bump pads
JPH0529537A (ja) 半導体モジユール構造
JPH0258793B2 (ja)
JP2001244366A (ja) 半導体集積回路装置及びその製造方法
US6229219B1 (en) Flip chip package compatible with multiple die footprints and method of assembling the same
TWI752202B (zh) 貼附有支撐體的印刷電路板及該印刷電路板的製造方法
JP2004079693A (ja) 半導体装置及びその製造方法
JP3227930B2 (ja) 複合半導体装置及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070727

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees