JPH0429338A - Ｉｃの搭載用回路基板及びその搭載方法 - Google Patents

Ｉｃの搭載用回路基板及びその搭載方法

Info

Publication number
JPH0429338A
JPH0429338A JP2134783A JP13478390A JPH0429338A JP H0429338 A JPH0429338 A JP H0429338A JP 2134783 A JP2134783 A JP 2134783A JP 13478390 A JP13478390 A JP 13478390A JP H0429338 A JPH0429338 A JP H0429338A
Authority
JP
Japan
Prior art keywords
light
mounting
circuit board
bump
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2134783A
Other languages
English (en)
Inventor
Yasuyuki Tanaka
康行 田中
Chikafumi Omachi
大町　親文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2134783A priority Critical patent/JPH0429338A/ja
Priority to US07/776,340 priority patent/US5250469A/en
Priority to DE19914191065 priority patent/DE4191065T/de
Priority to PCT/JP1991/000680 priority patent/WO1991018415A1/ja
Publication of JPH0429338A publication Critical patent/JPH0429338A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating processes for reflow soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of flexible or folded printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/304—Protecting a component during manufacturing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07235—Applying EM radiation, e.g. induction heating or using a laser
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明はＩＣチップを回路基板に接続搭載する為のＩＣ
搭載用回路基板に関し、更に詳細に云えば、レーザー光
若しくは赤外線光等の照射光による照射エネルギーの加
熱溶融作用の下で回路基板に形成したバンプとＩＣチッ
プのパッドとを電気的に接続処理する手法に採用して最
適なＩＣ搭載用回路基板及び該回路基板に対するＩＣ７
ｉ載方法に関する。
［従来技術とその問題点」 接合バンプな用いてＩＣチップを回路基板に実装する公
知の方法としては、ＩＣチップのポンディングパッド側
に形成したバンプ或いはチップキャリアテープ側のリー
ドフィンガーに設けたバンプを用いて熱融着又は超音波
ボンディングで接続するタブ方式の他、ＩＣチップ側に
形成したバンプと回路基板の導体パターンを半田で接続
するフリップチップ方式等が一般的なものとして採用さ
れている。
回路基板に対するＩＣチップの斯かる実装手法に於いて
、タブ方式の場合では、ＩＣチップ側にバンプを形成す
る為の手段に多数の工程を要するのでコスト高の問題が
ある。そこで、リードフィンガーの先端にバンプを転写
する方法も採用される傾向にあるが、この手法ではバン
プ製作の為の専用治具のほか、転写ボンディング工程が
必要であって、その上、高密度化にも限度がある。そし
て、この両手法ではリードフィンガーの支持体はない為
その機械的強度は弱く、また、それらリードフィンガー
の間には絶縁体がないので、ボンディング用パッドを千
鳥状に配置することも不可能でありる。更に、リードフ
ィンガーの斯かる突出構造に為にリードフィンガーは変
形し易く、Ｘ、Ｙ、ｚ方向とも位置精度を保持すること
は困難である。
他方に於いて、フリップチップ方式の場合では上記同様
ＩＣチップ側にバンプを形成するので、これには多数の
工程を要し、コスト高となる他、回路基板のパッド周辺
に対し半田流れ防止タムを形成する必要があってコスト
高となり、且つ高密度化を図る上でも限界がある。
そこで、絶縁層の一方面に所要の回路導体パタンを形成
し、この回路導体パターンの所要部位に電気的に接合さ
れると共に上記絶縁層を貫通して回路基板外部に突出す
るように半田部材などで構成し得るＩＣパッド接合用バ
ンプを設けたＩＣ搭載用回路基板の構造では、既述の如
き従来法の諸問題を好適１こ解消し得る手段として実用
度は極めて高い。このＩＣ搭載用回路基板にＩＣチップ
を実装するには、回路基板のバンプ上にＩＣチップのパ
ッドを配置させるように両者を位置合せした状態でリフ
ロー炉を通して半田バンプな溶融させることによって、
回路基板にＩＣチップを接続搭載する手法が一般的に採
用される。
しかし、半田バンプのリフロー手段によるＩＣチップと
の接続手法では、リフロー炉を通過する際の熱衝撃によ
ってＩＣチップが損傷を受けること、回路基板とＩＣチ
ップとの熱膨張差によってもＩＣチップの損傷が発生す
る等の問題がある。
「発明の目的及び構成」 本発明は上記事情を考慮し、絶縁層の一方面に形成した
所要の回路導体パターンに於ける所要の部位に電気的に
接合され且つ上記絶縁層貫通して回路基板外部に突出す
るＩＣパッド接合用バンプな備えるような構造のＩＣ搭
載用回路基板にＩＣチップを接続搭載する際に、ＩＣチ
ップに熱衝撃或いは熱応力による悪影響を与えることな
くＩＣチップを斯かる回路基板に良好に搭載することの
可能なＩＣ搭載用回路基板並びにその為の最適なＩＣ搭
載方法を提供するものである。
その為に本発明のＩＣ搭載用回路基板によれば、絶縁層
の一方面に形成された所要の回路導体パターンを備え、
該回路導体パターンに於ける所要の部位に電気的に接合
され且つ上記絶縁層を貫通して回路基板外部に突出する
ＩＣパッド接合用バンプを具備し、上記回路導体パター
ン側には上記バンプに対する加熱溶融の為の照射光を透
過可能な透光性絶縁被覆層を備えるように構成したもの
である。
ここで、上記透光性絶縁被覆層の外面には上記バンプの
位置と対応する個所を除いた他の領域を遮光する為の遮
光用マスク部材を備えることができ、斯かる遮光用マス
ク部材は、上記透光性絶縁被覆層の該当領域に適宜な金
属材料からなる遮光性部材を蒸着して構成することが可
能である他、上記バンプの位置と対応する個所に透孔を
設けた金属板等の遮光性部材で構成し、該遮光性部材を
上記透光性絶縁被覆層の外面に接合して構成することも
好適である。
上記の如きＩＣ搭載用回路基板にＩＣチップを接続搭載
する為の手法としては、絶縁層の一方面に所要の回路導
体パターンを形成すると共に、該回路導体パターンに於
ける所要の部位に電気的に接合され且つ上記絶縁層を貫
通して回路基板外部に突出するＩＣパッド接合用バンプ
な形成すると共に、上記回路導体パターン側には上記バ
ンプに対する加熱溶融の為の照射光を透過可能な透光性
絶縁被覆層を形成してなるＩＣ搭載用回路基板を予め製
作し、上記バンプ上にＩＣチップを配置した状態で上記
透光性絶縁被覆層側から上記バンプ部位に集中的に与え
た照射光の作用で該バンプを加熱溶融しながら上記ＩＣ
チップのパッドと該バンプとを電気的に接続する方法を
採用できる。
上記の手法に於いて、上記バンプ部位に対する加熱溶融
用照射光の集中的な供給手段としては、上記ＩＣ搭載用
回路基板の透光性絶縁被覆層側に一体的に形成した遮光
用マスク部材を介して行うか又は上記ＩＣ搭載用回路基
板の透光性絶縁被覆層側に別体に配置形成した遮光用マ
スク部材を介して行うことことが可能であり、更には光
透過性の良い基材上に形成した上記の如き別体の遮光用
マスク部材を上記透光性絶縁被覆層側に配置して行うこ
とも好適である。
そして、搭載すべきＩＣチップをＩＣホルダーで保持し
ながら上記バンプ上に配置し且つ該ＩＣホルダーによる
上記ＩＣチップに対する予熱状態で上記バンプとＩＣチ
ップのパ・ンドとの接続処理を行う手段の採用も勿論可
能であり、この方式の場合にはＩＣホルダーに対してＩ
Ｃチップの上記バンプに対する位置決め機能を具備させ
ることもＩＣの好適な搭載手法である。
「実　施　例」 以下、図示の実施例を参照しながら本発明を更に説明す
る。第１図は本発明の一実施例に従って構成したＩＣ搭
載用回路基板の概念的な要部断面構成図を示し、同図に
於いて】は例えばポリイミドフィルム等の適宜な絶縁樹
脂フィルムからなる可撓性の絶縁層を示し、この絶縁層
１の裏面には接着層を介するか又は介することなく形成
された所要の回路導体パターン２を具備し、後述の如く
搭載すべきＩＣチップとの関連に於いてこの回路導体パ
ターン２の所要部位には一端が該回路導体パターン２に
接合されると共に他端が絶縁層１を貫通してこの回路基
板外部に突出するように構成されたＩＣパッド接合用バ
ンプ３を備える。
絶縁層１の一方面に設ける回路導体パターン２を構成す
るには、接着層を有する可撓性銅張積層板か若しくは無
接着剤型可撓性銅張積層板に対する周知のフォトリング
ラフィ手段の採用によって任意に回路導体パターン２を
形成できるものであるが、一連の工程によりＩＣパッド
接合用バンプ３を一体的に構成する手法としては、可撓
性絶縁層１と回路導体パターン２の為の導電層との間に
例えば接着剤層を有しない無接着剤可撓性片面導電積層
板等を用意し、該積層板に於ける上記絶縁層１側から上
記導電層に達する穿孔を形成し、メツキ手段でその穿孔
に充填した導電性部材により一端が上記導電層に密着し
他端が該絶縁層ｌから突出する如きＩＣパッドの為の接
合用バンプ３を形成した後、該接合用バンプ３との関連
に於いて上記導電層に対して所要の回路導体パターン２
を形成するためのパターンニング処理を施すという方法
を基本的に採用することが出来る。
ＩＣパッド接合用バンプ３は上記の如き一層の回路導体
パターン２に対して形成する手法の他、斯かる回路導体
パターンが二層以上となるような多層回路基板に対して
も上記手法を応用してＩＣパッド接合用バンプ３を同様
に具備させることが可能である。このような多層回路基
板に上記の如きＩＣパッド接合用バンプ３を形成する一
手法としては、先ず、外層の回路用導電層を除き内層の
回路用導電層には予め所要の回路導体パターンを形成し
、該内外層各回路用導電層に対して相互の導通を形成す
べき所要部位に於いて上記各導電層にその孔径が例えば
漸次増大するような態様を以って導通用孔を形成した後
、この内外層各回路用導電層を絶縁層の介在下に相互に
積層接合し、次に上記各導電層に相互導通を形成すべき
対応個所の上記各絶縁層を除去して各導電層部分が段状
等に露出する孔部を形成し、該段状孔部に層間導通部材
を形成した後、上記外層の回路用導電層に対して所要の
回路導体パターンニング処理を施し、最後にこの回路基
板外部に突出するような態様で上記層間導通部材上にＩ
Ｃパッド接合用バンプ３を形成するという方法を採用す
ることが出来る。
上記の如き手法によって構成可能なＩＣパッド接合用バ
ンプ３は、以下のようにＩＣチップとの接続手段として
レーザー光又は赤外線光等にょろり８射光エネルギーで
このバンプ３を加熱溶融する手法を採用する為に有利な
如く該バンプ３の全部を上記叩射光エネルギーで加熱溶
融可能な半田等の部材で構成することも出来るが、上記
バンプ３に於ける少なくとも半球状突出部分を上記の如
き照射光エネルギーで加熱溶融してＩＣチップとの所要
の接続を図れるように同様な半田部材などで部分的に構
成することも可能である。
ＩＣチップのパッドと電気的に接合する為の斯かるバン
プ３を有する回路導体パターン２の外面にはそれを保護
する為に適当な絶縁被覆層を設けるものであるが、上記
の如く照射光エネルギーの作用でバンプ３を効率よく加
熱溶融可能な如く、エポキシ系、アクリル系又はイミド
系等の適宜な接着剤４を介して透明なポリイミド系フィ
ルム等の適当な透光性絶縁被覆層５を形成するのが好適
である。このような透光性絶縁被覆層５を備える構造に
よって、この被覆層５の下方部位からヤグレーザ−や炭
酸ガスレーザー若しくは赤外線等の高い熱エネルギーを
有する照射光をバンプ３の部位に向けて局部集中的に照
射しながら該バンプ３を加熱溶融してＩＣチップのパッ
ドと迅速な電気的接合処理を施すことが可能となる。ま
た、その加熱溶融用照射光装置の簡易化等を図る上でも
、透光性絶縁被覆層５の側には第２図の如く適当な遮光
用マスク部材６を配設するのが好適である。
即ち、斯かる遮光用マスク部材６は同図に示すように、
透光性絶縁被覆層５の外面部位であってバンプ３の形成
位置と対応する個所の照射開放部６Ａを除く他の面にク
ロム、銅又はアルミニウム等の遮光性部材を蒸着手段で
一体的に形成するか若しくは例えばステンレス製シート
を用いて上記態様で該当部位に透孔を穿設して製作し、
これを透光性絶縁被覆層５の裏面に貼着するか又は単に
別体な状態で配置することも出来る。また、透光性絶縁
被覆層５の外面にマスク部材６を配置する手法に代えて
、後述の如く例えば石英ガラス等の良好な光透過性基材
１２の上面に上記態様で形成した遮光用マスク部材１１
を設けて透光性絶縁被覆層５の外面に配設することもで
き、遮光用マスク部材の配設態様は種々の方式を採用で
きる。
上記の如き遮光用マスク部材６を配設したＩＣ搭載用回
路基板にＩＣチップを接続搭載するには、第３図の如く
バンプ３上にＩＣチップ７のパッド８を接触配置させた
状態でこの回路基板の下方部からヤグレーザ−１炭酸ガ
スレーザー又は赤外線等の高い熱エネルギーの照射光を
供給することとなるが、透光性絶縁被覆層５の裏面は照
射開放部６Ａを除く他の部位が遮光用マスク部材６によ
り遮光されている為、その照射光は照射開放部６Ａから
バンプ３の部位にのみ集中的に供給される。
従って、ＩＣチップ７は熱的悪影響による損傷等を受け
る虞なく、照射開放部６Ａから供給される集中的な熱エ
ネルギーの作用によってバンプ３の加熱溶融下にＩＣチ
ップ７の電極パッド８と良好な電気的接続が達成される
こととなる。
また、第４図に示すＩＣの搭載手法の場合は、石英ガラ
ス等の光透過性の良好な別体の基材１２の上面に既述の
如き遮光用マスク部材１１を形成した遮光用マスク手段
上に回路基板を載置配装する一方、ＩＣチップ７の為の
真空吸引式ホルダー９を用いて行うＩＣの他の方式を示
す。この搭載方法の場合では、搭載すべきＩＣチ・ンプ
７は真空吸引孔１０の吸着作用でＩＣホルダー９によっ
て保持され且つ画像認識装置等との協働で回路基板のバ
ンプ３上に正確に移動しまた適度な予熱作用を受けた状
態でその電極パッド８とバンプ３との位置合せが自動的
に処理されるもので、光透過性基材１２の下方部位から
供給される照射光は照射開放部１１Ａを通って上記態様
と同様にバンプ３の部位のみを効率よく加熱溶融してＩ
Ｃ電極パ・ノド８との所期の接続処理を好適に終了する
ことが可能となる。
「発明の効果」 本発明は以上のとおり、回路導体パターンに於ける所要
部位に電気的に接合され且つ該回路導体パターンを支持
する絶縁層を貫通して回路基板外部に突出するＩＣパッ
ド接合用バンプを形成し、上記回路導体パターン側には
上記バンプに対する加熱溶融の為の照射光を透過可能な
マスク手段を配設可能な透光性絶縁被覆層を形成したＩ
Ｃ搭載用回路基板を構成し、この回路基板に於ける上記
バンプ上にＩＣチップを配置した状態で上記透光性絶縁
被覆層側から上記バンプ部位に集中的に与えた照射光の
作用で該バンプを加熱溶融しながら上記ＩＣチップのパ
ッドと該バンプとを電気的に接続するＩＣの搭載手法に
よって、ＩＣチップに好ましくない熱的損傷を与えるこ
となく回路基板のバンプとＩＣチップのパッドとを良好
な電気・機械的特性で相互接続処理することができる。
接続部位に対する照射光の局部集中的な加熱を行う方式
である為、回路基板並びにＩＣチップの双方に好ましく
ない熱応力を発生させることなく回路基板に対するＩＣ
チップの最適な搭載処理を行うことが可能である。
回路基板に対するＩＣチップの斯がる搭載手法は、バン
プに対するリフロ一方式の加熱溶融接続と異なり、相互
接続に必要なバンプ部位に対する局部集中的な加熱溶融
方式である為、熱的なエネルギー効率は極めて良好であ
り、また装置構成も小型低コストに実現できる。
【図面の簡単な説明】
第１図は本発明の一実施例に従って構成されたＩＣ搭載
用回路基板の概念的な要部断面構成図、第２図は同じく
他の実施例に従って遮光用マスク部材を具備すべく構成
したＩＣ搭載用回路基板の概念的な要部断面構成図、 第３図はその回路基板によるＩＣチップの接続格結処理
の態様説明図、そして、 第４図は遮光用透過性手段とＩＣホルダーとを用いた伯
のＩＣ搭載方法を説明する図である。 ｌ　・　　可　　撓　　性　　絶　　縁　　層２　回路
導体パターン ３：　　ＩＣパッド接合用バンプ ４　：　　被　　覆　　用　　接　　着　　剤５　透光
性絶縁被覆層 ６　遮光用マスク部材 ７：ＩＣチ　　　ッ　　　プ ８：ＩＣパ　　　　　ッ　　　　　　ド９　・　　　Ｉ
Ｃホ　　ル　　ダ １０　・　　真　　　空　　　吸　　　引　　　孔第 図 第 図 第 図 ＋１１１１

Claims (10)

    【特許請求の範囲】
  1. （１）絶縁層の一方面に形成された所要の回路導体パタ
    ーンを備え、該回路導体パターンに於ける所要の部位に
    電気的に接合され且つ上記絶縁層を貫通して回路基板外
    部に突出するＩＣパッド接合用バンプを備え、上記回路
    導体パターン側には上記バンプに対する加熱溶融の為の
    照射光を透過可能な透光性絶縁被覆層を備えるように構
    成したことを特徴とするＩＣ搭載用回路基板。
  2. （２）前記透光性絶縁被覆層の外面には上記バンプの位
    置と対応する個所を除く他の領域を遮光する為の遮光用
    マスク部材を備えることを特徴とする請求項（１）に記
    載のＩＣ搭載用回路基板。
  3. （３）前記遮光用マスク部材は上記透光性絶縁被覆層の
    該当領域に遮光性部材を蒸着して構成したことを特徴と
    する請求項（２）に記載のＩＣ搭載用回路基板。
  4. （４）前記遮光用マスク部材は上記バンプの位置と対応
    する個所に透孔を設けた遮光性部材で構成され、該遮光
    性部材を上記透光性絶縁被覆層の外面に接合するように
    構成したことを特徴とする請求項（２）に記載のＩＣ搭
    載用回路基板。
  5. （５）絶縁層の一方面に所要の回路導体パターンを形成
    すると共に、該回路導体パターンに於ける所要の部位に
    電気的に接合され且つ上記絶縁層を貫通して回路基板外
    部に突出するＩＣパッド接合用バンプを形成し、上記回
    路導体パターン側には上記バンプに対する加熱溶融の為
    の照射光を透過可能な透光性絶縁被覆層を形成してなる
    ＩＣ搭載用回路基板を製作し、上記バンプ上にＩＣチッ
    プを配置した状態で上記透光性絶縁被覆層側から上記バ
    ンプ部位に集中的に与えた照射光の作用で該バンプを加
    熱溶融しながら上記ＩＣチップのパッドと該バンプとを
    電気的に接続することを特徴とするＩＣの搭載方法。
  6. （６）前記バンプ部位に対する加熱溶融用照射光の集中
    的な供給が上記ＩＣ搭載用回路基板の透光性絶縁被覆層
    側に一体形成の遮光用マスク部材を介して行われる請求
    項（５）のＩＣの搭載方法。
  7. （７）前記バンプ部位に対する加熱溶融用照射光の集中
    的な供給が上記ＩＣ搭載用回路基板の透光性絶縁被覆層
    側に別体に配置形成した遮光用マスク部材を介して行わ
    れる請求項（５）のＩＣの搭載方法。
  8. （８）光透過性の良い基材上に形成した前記遮光用マス
    ク部材を上記ＩＣ搭載用回路基板の透光性絶縁被覆層側
    に配置して行われる請求項（７）に記載のＩＣの搭載方
    法。
  9. （９）前記ＩＣチップをＩＣホルダーで保持しながら上
    記バンプ上に配置し且つ該ＩＣホルダーによる上記ＩＣ
    チップに対する予熱状態で上記バンプとＩＣチップのパ
    ッドとの前記接続処理を行う請求項（５）〜（８）のい
    ずれかに記載のＩＣの搭載方法。
  10. （１０）前記ＩＣホルダーはＩＣチップの上記バンプに
    対する位置決めを行う請求項（９）に記載したＩＣの搭
    載方法。
JP2134783A 1990-05-24 1990-05-24 Ｉｃの搭載用回路基板及びその搭載方法 Pending JPH0429338A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2134783A JPH0429338A (ja) 1990-05-24 1990-05-24 Ｉｃの搭載用回路基板及びその搭載方法
US07/776,340 US5250469A (en) 1990-05-24 1991-05-22 IC mounting circuit substrate and process for mounting the IC
DE19914191065 DE4191065T (ja) 1990-05-24 1991-05-22
PCT/JP1991/000680 WO1991018415A1 (fr) 1990-05-24 1991-05-22 Plaquette de montage de circuits integres et son procede de montage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2134783A JPH0429338A (ja) 1990-05-24 1990-05-24 Ｉｃの搭載用回路基板及びその搭載方法

Publications (1)

Publication Number Publication Date
JPH0429338A true JPH0429338A (ja) 1992-01-31

Family

ID=15136451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2134783A Pending JPH0429338A (ja) 1990-05-24 1990-05-24 Ｉｃの搭載用回路基板及びその搭載方法

Country Status (4)

Country Link
US (1) US5250469A (ja)
JP (1) JPH0429338A (ja)
DE (1) DE4191065T (ja)
WO (1) WO1991018415A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5428339B2 (ja) * 2007-10-26 2014-02-26 東レ株式会社 平面アンテナおよびその製造方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762792B2 (ja) * 1991-08-30 1998-06-04 日本電気株式会社 光半導体装置
WO1993019487A1 (en) * 1992-03-24 1993-09-30 Unisys Corporation Integrated circuit module having microscopic self-alignment features
US5436492A (en) * 1992-06-23 1995-07-25 Sony Corporation Charge-coupled device image sensor
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
US5451274A (en) * 1994-01-31 1995-09-19 Motorola, Inc. Reflow of multi-layer metal bumps
US5766972A (en) * 1994-06-02 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Method of making resin encapsulated semiconductor device with bump electrodes
WO1996019829A1 (en) * 1994-12-22 1996-06-27 Pace Benedict G Device for superheating steam
US6614110B1 (en) 1994-12-22 2003-09-02 Benedict G Pace Module with bumps for connection and support
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US5608260A (en) * 1994-12-30 1997-03-04 International Business Machines Corporation Leadframe having contact pads defined by a polymer insulating film
DE19549635B4 (de) 1995-02-15 2004-12-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Verbindung eines flexiblen Substrats mit einem Chip
TW520816U (en) * 1995-04-24 2003-02-11 Matsushita Electric Industrial Co Ltd Semiconductor device
JP3015712B2 (ja) * 1995-06-30 2000-03-06 日東電工株式会社 フィルムキャリアおよびそれを用いてなる半導体装置
US5776824A (en) 1995-12-22 1998-07-07 Micron Technology, Inc. Method for producing laminated film/metal structures for known good die ("KG") applications
JP3385872B2 (ja) * 1995-12-25 2003-03-10 三菱電機株式会社 はんだ供給法およびはんだ供給装置
KR100433857B1 (ko) * 1996-09-17 2004-06-04 마츠시타 덴끼 산교 가부시키가이샤 아이씨칩의 조립 방법, 조립장치 및 그에 사용하는 테이프형 지지체
JP3663786B2 (ja) * 1996-10-14 2005-06-22 ヤマハ株式会社 半導体チップの実装方法と実装構造
IT1291779B1 (it) * 1997-02-17 1999-01-21 Magnetek Spa Procedimento per la realizzazione di circuiti stampati e circuiti stampati cosi'ottenuti
FI970822A7 (fi) * 1997-02-27 1998-08-28 Nokia Corp Menetelmä ja järjestely komponentin liittämiseksi
US6730541B2 (en) * 1997-11-20 2004-05-04 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
JP3942738B2 (ja) * 1998-07-17 2007-07-11 松下電器産業株式会社 バンプ接合装置及び方法、並びに半導体部品製造装置
JP4338834B2 (ja) * 1999-08-06 2009-10-07 日本テキサス・インスツルメンツ株式会社 超音波振動を用いた半導体チップの実装方法
DE60141391D1 (de) * 2000-03-10 2010-04-08 Chippac Inc Flipchip-Verbindungsstruktur und dessen Herstellungsverfahren
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
EP1264520A4 (en) 2000-03-10 2007-02-28 Chippac Inc PACKAGING STRUCTURE AND METHOD
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
US6737295B2 (en) * 2001-02-27 2004-05-18 Chippac, Inc. Chip scale package with flip chip interconnect
US6780682B2 (en) * 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects
DE10202788A1 (de) * 2002-01-25 2003-07-31 Rieter Ag Maschf Texturieranlage und Texturierdüse hierfür
DE10249005A1 (de) * 2002-10-21 2004-05-06 Siemens Ag Verfahren zur Herstellung einer Schaltungsanordnung
JP3870915B2 (ja) * 2003-03-05 2007-01-24 セイコーエプソン株式会社 光通信モジュール、光通信装置、及びその製造方法
DE10361521A1 (de) 2003-12-03 2005-07-07 Pac Tech - Packaging Technologies Gmbh Verfahren und Vorrichtung zur wechselseitigen Kontaktierung von zwei Wafern
WO2005055288A2 (de) * 2003-12-03 2005-06-16 Pac Tech - Packaging Technologies Gmbh Verfahren und vorrichtung zur wechselseitigen kontaktierung von zwei wafern
DE102004030813B4 (de) * 2004-06-25 2007-03-29 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
WO2007129700A1 (ja) * 2006-05-09 2007-11-15 Panasonic Corporation 電子部品装着ヘッド、電子部品装着装置および電子部品装着方法
US9697672B2 (en) * 2006-07-20 2017-07-04 Bally Gaming, Inc. Wagering game with special-event eligibility feature based on passive game play
DE102006060719A1 (de) * 2006-12-21 2008-06-26 Infineon Technologies Ag Chipkartenmodul und Verfahren zur Herstellung eines Chipkartenmoduls
US20090155958A1 (en) * 2007-12-13 2009-06-18 Boris Kolodin Robust die bonding process for led dies
US20140097003A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
US20230319971A1 (en) * 2022-03-30 2023-10-05 Applied Materials, Inc. Methods of manufacturing plasma generating cells for a plasma source
DE102023110696A1 (de) * 2023-04-26 2024-10-31 Pac Tech - Packaging Technologies Gmbh Bondkopf und Bondvorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56165333A (en) * 1980-05-23 1981-12-18 Matsushita Electric Ind Co Ltd Mounting method for electronic parts
JPH01161725A (ja) * 1987-12-17 1989-06-26 Sony Corp 固体撮像装置とその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3486223A (en) * 1967-04-27 1969-12-30 Philco Ford Corp Solder bonding
US3717743A (en) * 1970-12-07 1973-02-20 Argus Eng Co Method and apparatus for heat-bonding in a local area using combined heating techniques
DE2330161A1 (de) * 1973-06-08 1974-12-19 Minnesota Mining & Mfg Verbesserte schaltkreise und verfahren zu deren herstellung
DE2343235B2 (de) * 1973-08-28 1978-09-28 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren zur Befestigung und Kontaktierung von elektrischen Subminiatur-Bauelementen auf gedruckten Schaltungen
JPS5190568A (en) * 1975-02-07 1976-08-09 Handotaisochino seizohoho
GB1583192A (en) * 1978-04-26 1981-01-21 Atomic Energy Authority Uk Processing of printed circuit boards
JPS57106141A (en) * 1980-12-24 1982-07-01 Fujitsu Ltd Connecting method for hybrid integrated circuit substrate to semiconductor pellet
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
JPH074995B2 (ja) * 1986-05-20 1995-01-25 株式会社東芝 Ｉｃカ−ド及びその製造方法
DE3701013A1 (de) * 1987-01-15 1988-07-28 Messerschmitt Boelkow Blohm Verfahren zum mikroloeten
DE3839396A1 (de) * 1988-11-22 1990-05-23 Nixdorf Computer Ag Verfahren und einrichtung zum verloeten von auf einer leiterplatte aufliegenden elektrischen bauelementen mit der leiterplatte
JPH02143466A (ja) * 1988-11-25 1990-06-01 Mitsubishi Electric Corp 半導体装置の製造方法
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
JP2933672B2 (ja) * 1990-04-09 1999-08-16 沖電気工業株式会社 半導体装置のバンプ高さ修正方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56165333A (en) * 1980-05-23 1981-12-18 Matsushita Electric Ind Co Ltd Mounting method for electronic parts
JPH01161725A (ja) * 1987-12-17 1989-06-26 Sony Corp 固体撮像装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5428339B2 (ja) * 2007-10-26 2014-02-26 東レ株式会社 平面アンテナおよびその製造方法

Also Published As

Publication number Publication date
WO1991018415A1 (fr) 1991-11-28
DE4191065T (ja) 1992-06-25
US5250469A (en) 1993-10-05

Similar Documents

Publication Publication Date Title
JPH0429338A (ja) Ｉｃの搭載用回路基板及びその搭載方法
KR101609167B1 (ko) Rfid 칩 모듈
JPH045844A (ja) Ｉｃ搭載用多層回路基板及びその製造法
JPH05206645A (ja) 多層プリント配線板の製造方法
JPH0828583B2 (ja) 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ
JPH02155242A (ja) 半田を除去するための方法及び装置
US12041728B2 (en) Selective soldering with photonic soldering technology
JP2011119561A (ja) プリント配線板、プリント回路板及びその製造方法
JPH0468778B2 (ja)
JPH11135567A (ja) 異方性導電膜、半導体装置の製造方法
JPS62101040A (ja) 半導体素子の接続法および装置
JPH04345041A (ja) 半導体素子の実装構造
JPH09148037A (ja) フレキシブルフラットケーブルの接続方法
JPS6364079B2 (ja)
JPH10163261A (ja) 電子部品搭載用配線基板の製造方法
KR102278826B1 (ko) 솔더링 장치
JPH0737890A (ja) 半田ボール接合装置およびその接合方法
KR102819944B1 (ko) 디스플레이 패널로부터 구동 ic의 분리 장치 및 방법
KR102840683B1 (ko) 홀 드릴링 패턴을 이용한 접합소재 레이저 솔더링 접합방법 및 이에 사용되는 접합물 구조체
TW478121B (en) Soft packaging structure and method for making the same
JPH08264914A (ja) 加熱圧着接続型バンプ付きｆｐｃ
JPH08153750A (ja) 電子デバイス組立体およびその製造方法
JPH0964596A (ja) 電気部品を備えた回路基板及びその製造方法
JPH04246885A (ja) パッドグリッドアレイパッケージの基板実装方法
JP2004228151A (ja) 配線基板