JPH05206645A - 多層プリント配線板の製造方法 - Google Patents

多層プリント配線板の製造方法

Info

Publication number
JPH05206645A
JPH05206645A JP4013434A JP1343492A JPH05206645A JP H05206645 A JPH05206645 A JP H05206645A JP 4013434 A JP4013434 A JP 4013434A JP 1343492 A JP1343492 A JP 1343492A JP H05206645 A JPH05206645 A JP H05206645A
Authority
JP
Japan
Prior art keywords
wiring board
copper foil
hole
surface layer
prepregs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4013434A
Other languages
English (en)
Other versions
JP2707903B2 (ja
Inventor
Junichi Taneda
淳一 種田
Keisuke Okada
圭祐 岡田
Takaaki Hiroto
卓見 廣戸
Koichi Hirozawa
孝一 廣澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4013434A priority Critical patent/JP2707903B2/ja
Priority to US08/010,557 priority patent/US5263243A/en
Publication of JPH05206645A publication Critical patent/JPH05206645A/ja
Application granted granted Critical
Publication of JP2707903B2 publication Critical patent/JP2707903B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 表面層の回路パターンと内層の回路パターン
とを接続するための導通用穴（ビアＴ／Ｈ）穿設に伴う
不良の発生を抑制できると共に、製造工期を短縮でき
て、且つ製造コストを低減できる多層プリント配線板の
製造方法を提供することを目的とする。 【構成】 先ず、内層配線基板１の両側に、接続用パッ
ド２に整合する貫通穴が設けられたプリプレグ４ａ，４
ｂを挟んで表面層用銅箔６ａ，６ｂを配置し、加熱加圧
成形加工を施し、これらを接合して一体化する。この加
熱加圧成形加工により、プリプレグ４ａ、４ｂの前記貫
通穴には、プリプレグ４ａ，４ｂから溶出した樹脂７が
充填される。次に、接続用パッド２に整合する領域の銅
箔６ａ，６ｂを選択的に除去した後、レーザー光の照射
により樹脂７を選択的に除去して導通用穴を形成し、接
続用パッド２を露出させる。次いで、この導通用穴に導
体ペースト１０を埋め込む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、表面層の回路パターン
と内層の回路パターンとを電気的に接続する導通用穴
（以下、ビアＴ／Ｈという）が設けられた多層プリント
配線板の製造方法に関する。
【０００２】
【従来の技術】電子機器の急速な進歩に伴って、半導体
部品に代表される電子部品は、高密度化、高機能化及び
小型化が促進されている。また、近時、これらの電子部
品を実装するプリント配線板に対しても、配線チャネル
の増加が要求されている。
【０００３】一般的に、多くの配線チャネルを必要とす
る場合には、配線層を多層化した多層プリント配線板が
使用される。特に、表面層の回路パターンと内層の回路
パターンとを選択的に接続するビアＴ／Ｈを備えた多層
プリント配線板は、配線チャネルを飛躍的に増加できる
ため、近年、広く使用されている。
【０００４】図１０乃至図１４は、従来のビアＴ／Ｈを
備えた多層プリント配線板の製造方法を工程順に示す断
面図である。
【０００５】先ず、図１０に示すように、銅張り絶縁基
板２１（内層配線板）の両面に夫々所定の回路パターン
で接続用パッド２２及び内層回路２３を形成する。
【０００６】次に、図１１に示すように、基板２１の両
面に、夫々プリプレグ（接着剤を含浸させ乾燥させたガ
ラス布）２４ａ，２４ｂを挟んで表面層用銅箔２６ａ，
２６ｂを配置し、加圧装置を用いて加熱加圧成形加工を
施す。これにより、銅箔２６ａ，２６ｂがプリプレグ２
４ａ，２４ｂを挟んで基板２１に接合される。
【０００７】次に、図１２に示すように、銅箔２６ａ，
２６ｂの表面から接続用パッド２２に到達する半貫通穴
３６及び表面から裏面に貫通する貫通穴３１を選択的に
穿設する。
【０００８】次に、図１３に示すように、全面に銅めっ
きを施し、銅めっき層３２を形成する。この銅めっき層
３２により、接続用パッド２２と銅箔２６ａ，２６ｂと
が電気的に接続されると共に、貫通穴３１の壁面にも銅
めっき層が被着し、銅箔２６ａ，２６ｂを電気的に接続
するスルーホール３３が設けられる。
【０００９】次いで、銅めっき層３２及び銅箔２６ａ，
２６ｂをパターニングする。これにより、図１４に示す
ように、ビアＴ／Ｈ３４、貫通スルーホール３３及び配
線回路３５を備えた多層プリント配線板が完成する。
【００１０】図１５乃至図２０は、従来のビアＴ／Ｈを
備えた多層プリント配線板の他の製造方法を工程順に示
す断面図である。
【００１１】先ず、図１５に示すように、その両面に夫
々銅箔４２ａ，４２ｂが設けられた銅張り絶縁基板４１
に、貫通穴５１を選択的に穿設する。
【００１２】次に、図１６に示すように、全面に銅めっ
きを施し、銅めっき層５７を得る。このとき、貫通穴５
１の壁面にも銅めっき層が被着し、銅箔４２ａ，４２ｂ
を電気的に接続するスルーホール５３が設けられる。
【００１３】次に、図１７に示すように、一方の面側の
銅めっき層５７及び銅箔４２ｂをパターニングして、内
層回路４３を得る。
【００１４】このようにして、一方の面側に回路パター
ンが形成され、他方の面側が銅箔で覆われた２枚の基板
４１を用意する。
【００１５】次に、図１８に示すように、プリプレグ４
４を挟んでこの２枚の基板４１をその内層回路４３形成
面を対向させて配置し、加圧装置により加熱加圧成形加
工を施す。これにより、２枚の基板４１がプリプレグ４
４を挟んで接合される。
【００１６】次に、図１９に示すように、表面から裏面
に貫通する貫通穴を設けた後、全面に銅めっきを施し、
銅めっき層５２を形成する。このとき、スルーホール５
３内に銅めっき層が被着してビアＴ／Ｈ５４を得ること
ができると共に、前記貫通穴の壁面にも銅めっき層が被
着し、表面の銅めっき層５７と裏面の銅めっき層５７と
を電気的に接続するスルーホール５０が設けられる。
【００１７】次いで、銅めっき層５２，５７及び銅箔４
２ａをパターニングする。これにより、図２０に示すよ
うに、ビアＴ／Ｈ５４、スルーホール５０及び配線回路
５５を備えた多層プリント配線板が完成する。
【００１８】
【発明が解決しようとする課題】しかしながら、上述し
た従来の多層プリント配線板の製造方法には以下に示す
問題点がある。即ち、図１０乃至図１４に示す方法にお
いては、半貫通穴３６をドリルを用いて形成する際に、
穴あけ深さの制御が難しいため、穴あけ速度を極めて遅
く設定する必要がある。このため、この方法において
は、多層プリント配線板の製造コストが高くなると共
に、製造工期が長くなるという欠点がある。また、半貫
通穴３６の直径が例えば０．１乃至０．４ｍｍ程度と小
さいため、穴あけ時にドリルが折損しやすく、穴あけ不
良が発生しやすいという欠点もある。更に、幅が０．１
５乃至０．３ｍｍの接続用パッドを０．２乃至０．５ｍ
ｍピッチで密集配置した場合に、半貫通穴３６の穿設位
置にずれが生じやすいという欠点もある。
【００１９】一方、図１５乃至図２０に示す方法におい
ても、複数回の穴あけ工程及びめっき処理工程が必要で
あって煩雑であるため、製造工期が長くなるという欠点
がある。また、板厚が薄い基板４１に銅めっきを施す必
要があるが、このめっき処理工程においてハンドリング
のミスにより不良が発生しやすく、人件コストかかると
共に製造歩留りが満足できるものでないという問題点が
ある。
【００２０】本発明はかかる問題点に鑑みてなされたも
のであって、表面層の回路パターンと内層の回路パター
ンとを電気的に接続する導通用穴の穿設に伴う不良の発
生を抑制できると共に、製造工期を短縮できて、且つ、
製造コストを低減できる多層プリント配線板の製造方法
を提供することを目的とする。
【００２１】
【課題を解決するための手段】本発明に係る多層プリン
ト配線板の製造方法は、内層配線板の両面に接続用パッ
ドを含む所定の回路パターンを形成する工程と、第１及
び第２のプリプレグに前記内層配線板の接続用パッドに
対応する開口部を形成する工程と、前記内層配線板の両
側に夫々前記第１及び第２のプリプレグを挟んで表面層
用銅箔を配置し加熱加圧成形加工してこれらを接合する
工程と、前記接続用パッドに整合する領域の前記表面層
用銅箔を選択的に除去する工程と、この表面層用銅箔を
除去した領域にレーザー光を照射して導通用穴を形成し
前記内層配線板の接続用パッドを露出させる工程と、前
記導通用穴に導体ペーストを埋め込む工程と、一方の表
面層用銅箔から他方の表面層用銅箔に貫通する貫通穴を
設ける工程と、前記表面層用銅箔をパターニングする工
程と、を有することを特徴とする。
【００２２】
【作用】本発明においては、先ず、接続用パッドを形成
した内層配線板の両側に夫々前記接続用パッドに対応す
る開口部を設けたプリプレグを挟んで表面層用銅箔を配
置し、加熱加圧成形を施してこれらを接合する。このと
き、プリプレグの前記開口部は、プリプレグから溶出し
た樹脂で充填される。次に、前記接続用パッドに整合す
る領域の前記銅箔を除去した後、この銅箔を除去した領
域にレーザー光を照射し前記樹脂を除去して導通用穴を
形成し、前記内層配線板の接続用パッドを露出させる。
次いで、この導通用穴に導体ペーストを埋め込む。内層
配線板の接続用パッドと表面層用銅箔に設けられる回路
パターンとは、この導通用穴に埋め込まれた導体ペース
トにより電気的に接続される。
【００２３】本発明においては、このように、レーザー
光の照射によりプリプレグの開口部に充填された樹脂を
除去し、表面層用銅箔から内層配線板の接続用パッドに
到達する導通用穴を形成するため、穴あけ速度が速く、
位置ずれも発生しにくい。従って、従来方法に比して、
製造工期を短縮できると共に、製造コストを低減するこ
とができる。
【００２４】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
【００２５】図１乃至図９は本発明の実施例に係る多層
プリント配線板の製造方法を工程順に示す断面図であ
る。
【００２６】先ず、図１に示すように、公知の回路形成
法により、銅張り絶縁基板１（内層配線板）の表面及び
裏面の銅箔をパターニングして、接続用パッド２及び内
層回路３を形成する。なお、絶縁基板１としては、例え
ば、エポキシ、ポリイミド、フェノール及びテフロン等
の樹脂を含浸させたガラス布の両面に銅箔を接合したも
のを使用する。
【００２７】一方、図２に示すように、厚さが０．０３
乃至０．２ｍｍのプリプレグ４ａ，４ｂを用意し、これ
らのプリプレグ４ａ，４ｂの所定位置（基板１の接続用
パッド２に対応する位置）に直径が０．０５乃至０．２
５ｍｍのプリプレグ貫通孔５を形成する。なお、基板１
の接続用パッド２が０．５ｍｍ以下のピッチで密集配置
されている場合は、複数のプリプレグ貫通穴５を相互に
オーバーラップさせて穿設してもよい。
【００２８】次に、図３に示すように、基板１の両側に
夫々プリプレグ４ａ，４ｂを挟んで厚さが９乃至７０μ
ｍの表面層用銅箔６ａ，６ｂを配置する。そして、加熱
加圧成型処理装置を使用し、これらを１５０乃至２５０
℃（但し、基板１にテフロン樹脂が使用されている場合
は約４００℃）の温度に加熱しつつ、５乃至４０ｋｇ／
ｃｍ2 の圧力で加圧して、基板１、プリプレグ４ａ，４
ｂ及び銅箔６ａ，６ｂを接合し一体化させる。なお、前
記加熱加圧成型処理装置としては、油圧プレス、油圧真
空プレス及びオートクレープ等を用いることができる。
【００２９】次に、図４に示すように、表面層用銅箔６
ａ，６ｂの接続用パッド２に整合する領域を選択的に除
去して、直径が０．０１乃至０．４ｍｍの銅箔開口部８
を形成する。この場合、銅箔除去の方法としては、エッ
チング法又は座ぐり加工を用いることが好ましい。な
お、上述の加熱加圧成型処理により、プリプレグ貫通穴
５は、プリプレグ４から溶出した樹脂７により充填され
る。
【００３０】次に、図５に示すように、レーザー光照射
により、開口部８に露出した部分の樹脂７を除去するこ
とにより接着層開口部９を形成し、接続用パッド２を露
出させる。
【００３１】次に、レーザー光照射により、導体ペース
トを溶解しこの導体ペーストを開口部９に流し込んだ後
固化させて、図６に示すように接着用パッド２と表面層
銅箔６ａ，６ｂとをこの導体ペースト１０により電気的
に接続させる。
【００３２】なお、開口部９の形成及び導体ペーストの
埋め込みに使用するレーザー光源として、波長２５０ｎ
ｍのエキシマレーザー装置を使用すると、開口部の仕上
がり形状が良好となる。
【００３３】次に、図７に示すように、銅箔６ａから銅
箔６ｂに貫通する貫通穴１１を選択的に穿設する。
【００３４】次に、図８に示すように、全面に銅めっき
を施し、銅めっき層１２を形成する。このとき、貫通穴
１１の壁面にも銅めっき層が形成され、スルーホール１
３が設けられる。
【００３５】次いで、銅めっき層１２及び銅箔６ａ，６
ｂをパターニングする。これにより、図９に示すよう
に、ビアＴ／Ｈ１４、貫通スルーホール１３及び配線回
路１５を備えた多層プリント配線板が完成する。
【００３６】本実施例においては、レーザー装置を使用
し、プリプレグ４ａ，４ｂの開口部５に充填された樹脂
７を除去して開口部９（導通用穴）を形成し、この開口
部９に導体ペースト１０を埋め込んで表面層用銅箔６
ａ，６ｂと内層配線板の接続用パッド２とを電気的に接
続する。従って、ビアＴ／Ｈを迅速に形成できるため、
製造工期を従来に比して短縮することができる。また、
このビアＴ／Ｈの配設位置を精密に制御することが可能
であるため、不良率を低減できて製造歩留りを向上させ
ることができる。更に、板厚が薄い内層配線板にめっき
を施す必要がないため、ハンドリングのミスによる不良
の発生を回避することができると共に、人件費を削減で
きる。従って、本発明方法により、多層プリント配線板
の製造コストを低減することができる。
【００３７】なお、上述の実施例においては、図５に示
す開口部９を形成する工程及び図６に示す導体ペースト
１０を埋め込む工程に、いずれもエキシマレーザー装置
を使用したが、このエキシマレーザー装置に替えて、炭
酸ガスレーザー装置又はＹＡＧ（イットリウム・アルミ
ニウム・ガーネット）レーザー装置を使用してもよい。
炭酸ガスレーザー装置又はＹＡＧレーザー装置を用いた
場合は、エキシマレーザー装置を用いた場合に比して開
口部の仕上がり形状が劣るが、開口部を形成するのに要
する時間を短縮することができる。また、開口部９を形
成する工程においてはエキシマレーザー装置を使用し、
導体ペースト１０を埋め込む工程においては炭酸ガスレ
ーザー装置又はＹＡＧレーザー装置を使用する等のよう
に、工程に応じて異なるレーザー装置を使用してもよ
い。
【００３８】
【発明の効果】以上説明したように本発明によれば、内
層配線板の接続用パッドに整合する領域の表面層用銅箔
を選択的に除去し、この銅箔を除去した領域にレーザー
光を照射して導通用穴を形成し、この導通用穴に導体ペ
ーストを埋め込んで前記表面層用銅箔と前記接続用パッ
ドとを電気的に接続するから、製造工期を短縮できると
共に、不良率を低減することができて、多層プリント配
線板の製造コストを低減できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施例に係る多層プリント配線板の製
造方法の一工程を断面図である。
【図２】同じくその一工程を示す断面図である。
【図３】同じくその一工程を示す断面図である。
【図４】同じくその一工程を示す断面図である。
【図５】同じくその一工程を示す断面図である。
【図６】同じくその一工程を示す断面図である。
【図７】同じくその一工程を示す断面図である。
【図８】同じくその一工程を示す断面図である。
【図９】同じくその一工程を示す断面図である。
【図１０】従来のビアＴ／Ｈを備えた多層プリント配線
板の製造方法の一工程を示す断面図である。
【図１１】同じくその一工程を示す断面図である。
【図１２】同じくその一工程を示す断面図である。
【図１３】同じくその一工程を示す断面図である。
【図１４】同じくその一工程を示す断面図である。
【図１５】従来のビアＴ／Ｈを備えた多層プリント配線
板の他の製造方法の一工程を示す断面図である。
【図１６】同じくその一工程を示す断面図である。
【図１７】同じくその一工程を示す断面図である。
【図１８】同じくその一工程を示す断面図である。
【図１９】同じくその一工程を示す断面図である。
【図２０】同じくその一工程を示す断面図である。
【符号の説明】
１，２１，４１；基板 ２，２２；接続用パッド ３，２３，４３；内層回路 ４ａ，４ｂ，２４ａ，２４ｂ，４４；プリプレグ ５，１１，３１，５１；貫通穴 ６ａ，６ｂ，２６ａ，２６ｂ，４２ａ，４２ｂ；銅箔 ７；樹脂 ８，９；開口部 １０；導体ペースト １２，３２，５７，５２；銅めっき層 １３，３３，５０，５３；スルーホール １４，３４，５４；ビアＴ／Ｈ １５，３５，５５；配線回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 廣澤 孝一 東京都港区芝５丁目７番１号 日本電気株 式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 内層配線板の両面に接続用パッドを含む
    所定の回路パターンを形成する工程と、第１及び第２の
    プリプレグに前記内層配線板の接続用パッドに対応する
    開口部を形成する工程と、前記内層配線板の両側に夫々
    前記第１及び第２のプリプレグを挟んで表面層用銅箔を
    配置し加熱加圧成形加工してこれらを接合する工程と、
    前記接続用パッドに整合する領域の前記表面層用銅箔を
    選択的に除去する工程と、この表面層用銅箔を除去した
    領域にレーザー光を照射して導通用穴を形成し前記内層
    配線板の接続用パッドを露出させる工程と、前記導通用
    穴に導体ペーストを埋め込む工程と、一方の表面層用銅
    箔から他方の表面層用銅箔に貫通する貫通穴を設ける工
    程と、前記表面層用銅箔をパターニングする工程と、を
    有することを特徴とする多層プリント配線板の製造方
    法。
JP4013434A 1992-01-28 1992-01-28 多層プリント配線板の製造方法 Expired - Lifetime JP2707903B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4013434A JP2707903B2 (ja) 1992-01-28 1992-01-28 多層プリント配線板の製造方法
US08/010,557 US5263243A (en) 1992-01-28 1993-01-28 Method for producing multilayer printed wiring boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4013434A JP2707903B2 (ja) 1992-01-28 1992-01-28 多層プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JPH05206645A true JPH05206645A (ja) 1993-08-13
JP2707903B2 JP2707903B2 (ja) 1998-02-04

Family

ID=11833030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4013434A Expired - Lifetime JP2707903B2 (ja) 1992-01-28 1992-01-28 多層プリント配線板の製造方法

Country Status (2)

Country Link
US (1) US5263243A (ja)
JP (1) JP2707903B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920824B1 (ko) * 2007-09-14 2009-10-08 삼성전기주식회사 인쇄회로기판 및 전자기 밴드갭 구조물의 제조방법
CN103281865A (zh) * 2013-05-07 2013-09-04 苏州米达思精密电子有限公司 一种精确排版的压敏胶载体组合结构

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416278A (en) 1993-03-01 1995-05-16 Motorola, Inc. Feedthrough via connection
US5597983A (en) * 1994-02-03 1997-01-28 Sgs-Thomson Microelectronics, Inc. Process of removing polymers in semiconductor vias
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
US5670750A (en) * 1995-04-27 1997-09-23 International Business Machines Corporation Electric circuit card having a donut shaped land
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US7062845B2 (en) * 1996-06-05 2006-06-20 Laservia Corporation Conveyorized blind microvia laser drilling system
TW331698B (en) * 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board
US6405431B1 (en) * 1996-06-27 2002-06-18 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing build-up multi-layer printed circuit board by using yag laser
FI982568A (fi) * 1997-12-02 1999-06-03 Samsung Electro Mech Menetelmä monikerroksisen painetun piirilevyn valmistamiseksi
CN100521882C (zh) * 1997-12-11 2009-07-29 伊比登株式会社 多层印刷电路板的制造方法
US6131279A (en) 1998-01-08 2000-10-17 International Business Machines Corporation Integrated manufacturing packaging process
JPH11289167A (ja) * 1998-03-31 1999-10-19 Nec Corp 多層配線板
JP2000036712A (ja) * 1998-07-16 2000-02-02 Alps Electric Co Ltd 電子回路ユニット
US6187652B1 (en) 1998-09-14 2001-02-13 Fujitsu Limited Method of fabrication of multiple-layer high density substrate
US6201194B1 (en) * 1998-12-02 2001-03-13 International Business Machines Corporation Multi-voltage plane, multi-signal plane circuit card with photoimageable dielectric
SG100610A1 (en) * 1999-03-01 2003-12-26 Gul Technologies Singapore Ltd Pointed circuit boards with via and method of producing the same
US6379772B1 (en) 1999-06-24 2002-04-30 International Business Machines Corporation Avoiding polymer fill of alignment sites
US6252178B1 (en) * 1999-08-12 2001-06-26 Conexant Systems, Inc. Semiconductor device with bonding anchors in build-up layers
JP2001053438A (ja) * 1999-08-16 2001-02-23 Sony Corp 多層プリント配線板の製造方法
US6317023B1 (en) 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
JP2001210919A (ja) * 1999-11-17 2001-08-03 Sharp Corp フレキシブル配線板およびそれを用いた電子機器
JP2001257476A (ja) * 2000-03-14 2001-09-21 Oki Printed Circuit Kk 多層配線基板及びその製造方法
JP3261119B2 (ja) * 2000-05-16 2002-02-25 三井金属鉱業株式会社 プリント配線板の製造方法
JP2002124763A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法、回路形成基板および回路形成基板用材料
US6486415B2 (en) * 2001-01-16 2002-11-26 International Business Machines Corporation Compliant layer for encapsulated columns
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
JP3866058B2 (ja) * 2001-07-05 2007-01-10 シャープ株式会社 半導体装置、配線基板及びテープキャリア
US6860000B2 (en) * 2002-02-15 2005-03-01 E.I. Du Pont De Nemours And Company Method to embed thick film components
US7399661B2 (en) 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
JP4437989B2 (ja) 2003-07-30 2010-03-24 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線板及びその製造方法
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
KR100797719B1 (ko) * 2006-05-10 2008-01-23 삼성전기주식회사 빌드업 인쇄회로기판의 제조공정
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7557304B2 (en) * 2006-11-08 2009-07-07 Motorola, Inc. Printed circuit board having closed vias
US7427562B2 (en) * 2006-11-08 2008-09-23 Motorla, Inc. Method for fabricating closed vias in a printed circuit board
KR100776248B1 (ko) * 2006-11-21 2007-11-16 삼성전기주식회사 인쇄회로기판 제조방법
US20080148561A1 (en) * 2006-12-22 2008-06-26 Motorola, Inc. Methods for making printed wiring boards
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US8872329B1 (en) * 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
KR101119308B1 (ko) * 2009-02-03 2012-03-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9368439B2 (en) * 2012-11-05 2016-06-14 Nvidia Corporation Substrate build up layer to achieve both finer design rule and better package coplanarity
CN103281856A (zh) * 2013-05-07 2013-09-04 苏州米达思精密电子有限公司 一种可循环使用的金属载板组合结构
CN105612055B (zh) * 2013-10-11 2018-01-09 住友电工印刷电路株式会社 氟树脂基材、印刷线路板和电路模块
CN106793534A (zh) * 2015-11-20 2017-05-31 富泰华工业（深圳）有限公司 电路板钢网印刷方法
US10157832B2 (en) * 2017-03-08 2018-12-18 Globalfoundries Inc. Integrated circuit structure including via interconnect structure abutting lateral ends of metal lines and methods of forming same
CN109882817A (zh) * 2019-03-25 2019-06-14 浙江万正电子科技有限公司 铜芯散热发光组件及其制作方法
TWI803168B (zh) * 2022-01-25 2023-05-21 欣興電子股份有限公司 電路板線路訊號強化方法及其結構

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60227496A (ja) * 1984-04-26 1985-11-12 日本電気株式会社 多層印刷配線板の製造方法
US4681795A (en) * 1985-06-24 1987-07-21 The United States Of America As Represented By The Department Of Energy Planarization of metal films for multilevel interconnects
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US4763403A (en) * 1986-12-16 1988-08-16 Eastman Kodak Company Method of making an electronic component
JPS63229897A (ja) * 1987-03-19 1988-09-26 古河電気工業株式会社 リジツド型多層プリント回路板の製造方法
US4774127A (en) * 1987-06-15 1988-09-27 Tektronix, Inc. Fabrication of a multilayer conductive pattern on a dielectric substrate
JPH0754872B2 (ja) * 1987-06-22 1995-06-07 古河電気工業株式会社 二層印刷回路シ−トの製造方法
US4799984A (en) * 1987-09-18 1989-01-24 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
US4824511A (en) * 1987-10-19 1989-04-25 E. I. Du Pont De Nemours And Company Multilayer circuit board with fluoropolymer interlayers
JPH0216792A (ja) * 1988-07-05 1990-01-19 Sharp Corp 複合基板の製造方法
US4925723A (en) * 1988-09-29 1990-05-15 Microwave Power, Inc. Microwave integrated circuit substrate including metal filled via holes and method of manufacture
JPH0716097B2 (ja) * 1988-11-25 1995-02-22 日本電気株式会社 多層印刷配線板の製造方法
US4961259A (en) * 1989-06-16 1990-10-09 Hughes Aircraft Company Method of forming an interconnection by an excimer laser
US5079065A (en) * 1990-04-02 1992-01-07 Fuji Xerox Co., Ltd. Printed-circuit substrate and method of making thereof
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920824B1 (ko) * 2007-09-14 2009-10-08 삼성전기주식회사 인쇄회로기판 및 전자기 밴드갭 구조물의 제조방법
CN103281865A (zh) * 2013-05-07 2013-09-04 苏州米达思精密电子有限公司 一种精确排版的压敏胶载体组合结构

Also Published As

Publication number Publication date
US5263243A (en) 1993-11-23
JP2707903B2 (ja) 1998-02-04

Similar Documents

Publication Publication Date Title
JP2707903B2 (ja) 多層プリント配線板の製造方法
JP3032753B2 (ja) 多層印刷回路基板の製造方法
JP2004235323A (ja) 配線基板の製造方法
JPH10308576A (ja) プリント配線板及びその製造方法
JP3492467B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH0936551A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2581431B2 (ja) 多層配線基板の製造方法
JP2737548B2 (ja) 多層プリント配線板の製造方法
JPH05267853A (ja) 多層プリント配線板の製造方法
JPH11112149A (ja) 多層プリント配線板
JPH1041635A (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP3933822B2 (ja) プリント配線基板及びその製造方法
JP2002035977A (ja) 穿孔方法
JP2001185854A (ja) 多層プリント配線板およびその製造方法
JPH10126058A (ja) 多層プリント配線板の製造方法
JPH05110254A (ja) 多層プリント配線板の製造方法
JP2001168228A (ja) プリント配線基板、プリント配線基板の製造方法、半導体パッケージ、半導体パッケージの製造方法、及び半導体装置
JPH04342192A (ja) 多層配線回路板の製法
JP3492667B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH04312995A (ja) 銅張り積層板の製造方法
JP2002252463A (ja) ビルドアップ配線板およびその製造方法
JP2004200392A (ja) 多層プリント配線板の製造方法
JPH05226842A (ja) 多層プリント配線板の製造方法
JP2004047796A (ja) 配線基板の製造方法及び配線基板
JP2001028479A (ja) プリント配線板における内層板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 15