JPH05267853A - 多層プリント配線板の製造方法 - Google Patents
多層プリント配線板の製造方法Info
- Publication number
- JPH05267853A JPH05267853A JP9579392A JP9579392A JPH05267853A JP H05267853 A JPH05267853 A JP H05267853A JP 9579392 A JP9579392 A JP 9579392A JP 9579392 A JP9579392 A JP 9579392A JP H05267853 A JPH05267853 A JP H05267853A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- surface layer
- circuit
- multilayer printed
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 表面層とそれに隣接する内層の回路を選択的
に接続する導通専用穴を有する多層プリント配線板の効
率的な製造を目的とする。 【構成】 プリプレグ４に予め一定間隔に設けたプリプ
レグ貫通穴５の部分に対し、加熱・加圧成形後、レーザ
ー光照射により選択的に接着層開口部９を形成する。更
に、銅めっき１１を行った後、回路を形成し、ビアＴ／
Ｈ１２を得る。
に接続する導通専用穴を有する多層プリント配線板の効
率的な製造を目的とする。 【構成】 プリプレグ４に予め一定間隔に設けたプリプ
レグ貫通穴５の部分に対し、加熱・加圧成形後、レーザ
ー光照射により選択的に接着層開口部９を形成する。更
に、銅めっき１１を行った後、回路を形成し、ビアＴ／
Ｈ１２を得る。
Description
【０００１】
【産業上の利用分野】本発明は、プリント配線板の製造
方法に関し、多層プリント配線板の製造方法に関する。
方法に関し、多層プリント配線板の製造方法に関する。
【０００２】
【従来の技術】電子機器の急速な進歩に伴い、半導体部
品に代表される電子部品はますます高密度化・高機能
化、かつ小型化してきており、これらを実装するプリン
ト配線板に対しても配線チャネル増加の要求が一段と強
くなってきている。一般にプリント配線板の配線チャネ
ルを確保する目的で多層化が行われるが、このうち特に
表面層とそれに隣接した内層回路のみを選択的に接続す
る導通専用穴（以下、ビアＴ／Ｈと称する）を有する多
層プリント配線板は配線チャネルを飛躍的に増加できる
ため近年幅広く用いられている。従来、ビアＴ／Ｈを有
する多層プリント配線板は図３の工法で作成されてい
る。
品に代表される電子部品はますます高密度化・高機能
化、かつ小型化してきており、これらを実装するプリン
ト配線板に対しても配線チャネル増加の要求が一段と強
くなってきている。一般にプリント配線板の配線チャネ
ルを確保する目的で多層化が行われるが、このうち特に
表面層とそれに隣接した内層回路のみを選択的に接続す
る導通専用穴（以下、ビアＴ／Ｈと称する）を有する多
層プリント配線板は配線チャネルを飛躍的に増加できる
ため近年幅広く用いられている。従来、ビアＴ／Ｈを有
する多層プリント配線板は図３の工法で作成されてい
る。
【０００３】即ち、図３（ａ）のように銅張り絶縁基材
１に接続用パッド２および内層回路３を形成して内層配
線板を得た後、接着樹脂を含浸，乾燥したガラス布４
（以下、プリプレグと称する）と、前記内層配線板及び
表面層用銅箔６を図３（ｂ）のごとく組み合わせて加熱
・加圧成形する。
１に接続用パッド２および内層回路３を形成して内層配
線板を得た後、接着樹脂を含浸，乾燥したガラス布４
（以下、プリプレグと称する）と、前記内層配線板及び
表面層用銅箔６を図３（ｂ）のごとく組み合わせて加熱
・加圧成形する。
【０００４】次に図３（ｃ）のごとく表面から内層の接
続用パッド２に到達するだけの深さの非貫通穴１５及び
貫通穴１０をあける。更に裏面からも同様に非貫通穴を
あけた後、銅めっき１１を行い、図３（ｄ）の構造のも
のを得る。その後、表裏面に回路形成し図３（ｅ）のよ
うにビアＴ／Ｈ１２、貫通スルーホール１４及び配線回
路１３を有する多層プリント配線板を得るものである。
続用パッド２に到達するだけの深さの非貫通穴１５及び
貫通穴１０をあける。更に裏面からも同様に非貫通穴を
あけた後、銅めっき１１を行い、図３（ｄ）の構造のも
のを得る。その後、表裏面に回路形成し図３（ｅ）のよ
うにビアＴ／Ｈ１２、貫通スルーホール１４及び配線回
路１３を有する多層プリント配線板を得るものである。
【０００５】また、図４（ａ）のごとく銅張り絶縁基材
１に貫通穴１０を穿孔した後、内層銅めっき１６を行
い、図４（ｂ）のものを得る。次に公知の回路形成工法
により図４（ｃ）のごとく所望の内層回路３を有する内
層配線板を得る。
１に貫通穴１０を穿孔した後、内層銅めっき１６を行
い、図４（ｂ）のものを得る。次に公知の回路形成工法
により図４（ｃ）のごとく所望の内層回路３を有する内
層配線板を得る。
【０００６】更に同様にして作成した別の内層配線板と
共にプリプレグ４を図４（ｄ）のごとく組み合わせた
後、加熱・加圧成形する。次に貫通穴１０をあけ、銅め
っき１１を施し図５（ｅ）のものを得る。更に表面層に
回路形成して図５（ｆ）のようにビアＴ／Ｈ１２、貫通
スルーホール１４及び配線回路１３を有する多層プリン
ト配線板を得る方法もある。
共にプリプレグ４を図４（ｄ）のごとく組み合わせた
後、加熱・加圧成形する。次に貫通穴１０をあけ、銅め
っき１１を施し図５（ｅ）のものを得る。更に表面層に
回路形成して図５（ｆ）のようにビアＴ／Ｈ１２、貫通
スルーホール１４及び配線回路１３を有する多層プリン
ト配線板を得る方法もある。
【０００７】
【発明が解決しようとする課題】図３に示した従来の製
造方法では半貫通穴あけの際に、穴あけ深さの制御が困
難なため、穴あけ速度を極めて遅く設定する必要があ
り、製造コスト並びに製造工期面で大きな課題があっ
た。また、非貫通穴の直径が０．１〜０．４ｍｍ程度と
小さいため、ドリルが穴あけ時に折損し、穴あけ不良を
発生し易い上、回路配線密度の制約から接続用パッドの
大きさを制限しなければならないため、接続用パッド位
置と半貫通穴位置にずれが生じ易いという課題もあっ
た。
造方法では半貫通穴あけの際に、穴あけ深さの制御が困
難なため、穴あけ速度を極めて遅く設定する必要があ
り、製造コスト並びに製造工期面で大きな課題があっ
た。また、非貫通穴の直径が０．１〜０．４ｍｍ程度と
小さいため、ドリルが穴あけ時に折損し、穴あけ不良を
発生し易い上、回路配線密度の制約から接続用パッドの
大きさを制限しなければならないため、接続用パッド位
置と半貫通穴位置にずれが生じ易いという課題もあっ
た。
【０００８】図４，図５に示した従来の製造方法では複
数回の穴あけおよびめっき処理が困難であるため製造工
期が長いことや、内層配線板が薄いためハンドリングが
困難で人件コストや歩留りの面で課題があった。
数回の穴あけおよびめっき処理が困難であるため製造工
期が長いことや、内層配線板が薄いためハンドリングが
困難で人件コストや歩留りの面で課題があった。
【０００９】本発明の目的は、効率的な製造を可能とし
た多層プリント配線板の製造方法を提供することにあ
る。
た多層プリント配線板の製造方法を提供することにあ
る。
【００１０】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る多層プリント配線板の製造方法は、表
面層および内層にそれぞれ回路を有する多層プリント配
線板の製造方法において、内層回路の任意の位置に表層
回路との接続用パッドを設けた内層配線板を作成する工
程と、接着樹脂を含浸・乾燥したガラス布に対して貫通
穴を一定の間隔に穿孔する工程と、前記ガラス布と前記
内層配線板と表面層用銅箔を組み合わせて加熱加圧成形
する工程と、前記接続用パッドに相当する位置の表面層
用銅箔を選択的に除去する工程と、銅箔が除去された部
分にレーザー光を照射して接着層を選択的に除去し前記
ガラス布に穿孔した穴の位置にある接続用銅箔を露出さ
せる工程と、貫通穴をあける工程及び銅めっきを行う工
程と、表面層に回路を形成する工程とを有するものであ
る。
め、本発明に係る多層プリント配線板の製造方法は、表
面層および内層にそれぞれ回路を有する多層プリント配
線板の製造方法において、内層回路の任意の位置に表層
回路との接続用パッドを設けた内層配線板を作成する工
程と、接着樹脂を含浸・乾燥したガラス布に対して貫通
穴を一定の間隔に穿孔する工程と、前記ガラス布と前記
内層配線板と表面層用銅箔を組み合わせて加熱加圧成形
する工程と、前記接続用パッドに相当する位置の表面層
用銅箔を選択的に除去する工程と、銅箔が除去された部
分にレーザー光を照射して接着層を選択的に除去し前記
ガラス布に穿孔した穴の位置にある接続用銅箔を露出さ
せる工程と、貫通穴をあける工程及び銅めっきを行う工
程と、表面層に回路を形成する工程とを有するものであ
る。
【００１１】
【作用】プリプレグに予め一定間隔に設けたプリプレグ
貫通穴の部分に対し、加熱・加圧成形後、レーザー光照
射により選択的に開口部を形成する。さらに銅めっきを
行った後に回路を形成し、ビアＴ／Ｈを得る。
貫通穴の部分に対し、加熱・加圧成形後、レーザー光照
射により選択的に開口部を形成する。さらに銅めっきを
行った後に回路を形成し、ビアＴ／Ｈを得る。
【００１２】
【実施例】以下に、本発明の実施例を図を参照して説明
する。図１，図２は、本発明の実施例を製造工程順に示
す断面図である。
する。図１，図２は、本発明の実施例を製造工程順に示
す断面図である。
【００１３】図１（ａ）のごとく公知の回路形成工法で
銅張り絶縁基板１の任意の位置に表層回路との接続用パ
ッド２および内層回路３を形成し、内層配線板を得る。
絶縁基板材料としてはガラス布入り樹脂を用いるが、エ
ポキシ，ポリイミド，フェノール，テフロンをその樹脂
として用いることができる。
銅張り絶縁基板１の任意の位置に表層回路との接続用パ
ッド２および内層回路３を形成し、内層配線板を得る。
絶縁基板材料としてはガラス布入り樹脂を用いるが、エ
ポキシ，ポリイミド，フェノール，テフロンをその樹脂
として用いることができる。
【００１４】また、図１（ｂ）のごとく、接着層として
用いる０．０５〜０．２ｍｍ厚プリプレグ４に対して
０．１〜０．５ｍｍの間隔で、直径０．０５〜０．２５
ｍｍのプリプレグ貫通穴５を穿孔する。
用いる０．０５〜０．２ｍｍ厚プリプレグ４に対して
０．１〜０．５ｍｍの間隔で、直径０．０５〜０．２５
ｍｍのプリプレグ貫通穴５を穿孔する。
【００１５】次にこのプリプレグと前記の内層配線板と
９〜７０μｍ厚の表面層用銅箔６を図１（ｃ）のごとく
組合せ、１５０〜２５０℃（テフロンの場合は約４００
℃）、５〜４０気圧に加熱・加圧し成形する。
９〜７０μｍ厚の表面層用銅箔６を図１（ｃ）のごとく
組合せ、１５０〜２５０℃（テフロンの場合は約４００
℃）、５〜４０気圧に加熱・加圧し成形する。
【００１６】更に、図１（ｄ）のように内層回路の接続
用パッド２に相当する位置の表面層銅箔６を直径０．０
１〜０．４ｍｍで選択的に除去して銅箔開口部８を得
る。銅箔除去の方法としてエッチングや座ぐりが有効で
ある。尚、前記加熱・加圧処理により図１（ｂ）のプリ
プレグ貫通穴５は図１（ｄ）のごとくプリプレグ４から
溶出した樹脂７で充填される。
用パッド２に相当する位置の表面層銅箔６を直径０．０
１〜０．４ｍｍで選択的に除去して銅箔開口部８を得
る。銅箔除去の方法としてエッチングや座ぐりが有効で
ある。尚、前記加熱・加圧処理により図１（ｂ）のプリ
プレグ貫通穴５は図１（ｄ）のごとくプリプレグ４から
溶出した樹脂７で充填される。
【００１７】この後、レーザー光照射により図２（ｅ）
のように銅箔開口部８に露出された部分の樹脂７を除去
して接着層開口部９を形成し、接続用パッド２を露出さ
せる。尚、レーザー光源として波長２５０ｎｍ程度のエ
キシマレーザーを用いるのが最も効果的であるが、炭酸
ガスレーザーを用いることもできる。
のように銅箔開口部８に露出された部分の樹脂７を除去
して接着層開口部９を形成し、接続用パッド２を露出さ
せる。尚、レーザー光源として波長２５０ｎｍ程度のエ
キシマレーザーを用いるのが最も効果的であるが、炭酸
ガスレーザーを用いることもできる。
【００１８】更に図２（ｆ）のように貫通穴１０を穿孔
した後、基板の全面に銅めっき１１を処理し図２（ｇ）
のものを得る。
した後、基板の全面に銅めっき１１を処理し図２（ｇ）
のものを得る。
【００１９】次に所望の回路を形成し図２（ｇ），
（ｈ）のごとくビアＴ／Ｈ１２、貫通スルーホール１４
および配線回路１３を有する多層プリント配線板を得
る。
（ｈ）のごとくビアＴ／Ｈ１２、貫通スルーホール１４
および配線回路１３を有する多層プリント配線板を得
る。
【００２０】
【発明の効果】以上説明したように本発明によれば、以
下のような効果が得られ、ビアＴ／Ｈを有する多層プリ
ント配線板を効率よく製造することが可能となり、今後
さらに高密度化する電子機器の発展に貢献できる。 （１）半貫通ドリル穴あけに伴う穴あけ効率低下や、ド
リル折れ不良を防止できる。 （２）薄い板厚の内層配線板をめっき，回路形成する必
要が無いためハンドリングによる不良発生，人件費増加
を抑制できる。 （３）接続用パッドの径に対し十分に小さな直径で一定
ピッチに穿孔したプリプレグを使用しているため、接続
用パッド位置とビアＴ／Ｈ位置のずれが従来よりも大き
な値まで許容でき、製造が容易である。
下のような効果が得られ、ビアＴ／Ｈを有する多層プリ
ント配線板を効率よく製造することが可能となり、今後
さらに高密度化する電子機器の発展に貢献できる。 （１）半貫通ドリル穴あけに伴う穴あけ効率低下や、ド
リル折れ不良を防止できる。 （２）薄い板厚の内層配線板をめっき，回路形成する必
要が無いためハンドリングによる不良発生，人件費増加
を抑制できる。 （３）接続用パッドの径に対し十分に小さな直径で一定
ピッチに穿孔したプリプレグを使用しているため、接続
用パッド位置とビアＴ／Ｈ位置のずれが従来よりも大き
な値まで許容でき、製造が容易である。
【図１】本発明の実施例を製造工程順に示す断面図であ
る。
る。
【図２】本発明の実施例を製造工程順に示す断面図であ
る。
る。
【図３】従来方法１による製造工程順の断面図である。
【図４】従来方法２による製造工程順の断面図である。
【図５】従来方法２による製造工程順の断面図である。
１ 銅張り絶縁基板 ２ 接続用パッド ３ 内層回路 ４ プリプレグ ５ プリプレグ貫通穴 ６ 表面層用銅箔 ７ 樹脂 ８ 銅箔開口部 ９ 接着層開口部 １０ 貫通穴 １１ 銅めっき １２ ビアＴ／Ｈ １３ 配線回路 １４ 貫通スルーホール １５ 非貫通穴 １６ 内層銅めっき
Claims (1)
- 【請求項１】 表面層および内層にそれぞれ回路を有す
る多層プリント配線板の製造方法において、 内層回路の任意の位置に表層回路との接続用パッドを設
けた内層配線板を作成する工程と、 接着樹脂を含浸・乾燥したガラス布に対して貫通穴を一
定の間隔に穿孔する工程と、 前記ガラス布と前記内層配線板と表面層用銅箔を組み合
わせて加熱加圧成形する工程と、 前記接続用パッドに相当する位置の表面層用銅箔を選択
的に除去する工程と、 銅箔が除去された部分にレーザー光を照射して接着層を
選択的に除去し前記ガラス布に穿孔した穴の位置にある
接続用銅箔を露出させる工程と、 貫通穴をあける工程及び銅めっきを行う工程と、 表面層に回路を形成する工程とを有することを特徴とす
る多層プリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9579392A JPH05267853A (ja) | 1992-03-23 | 1992-03-23 | 多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9579392A JPH05267853A (ja) | 1992-03-23 | 1992-03-23 | 多層プリント配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267853A true JPH05267853A (ja) | 1993-10-15 |
Family
ID=14147331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9579392A Pending JPH05267853A (ja) | 1992-03-23 | 1992-03-23 | 多層プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267853A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011109077A (ja) * | 2009-10-21 | 2011-06-02 | Semiconductor Energy Lab Co Ltd | 端子構造およびその作製方法、ならびに電子装置およびその作製方法 |
| JP2013512583A (ja) * | 2009-12-17 | 2013-04-11 | インテル コーポレイション | 多層ガラスコアを含む集積回路デバイス用基板、及びその製造方法 |
| US9642248B2 (en) | 2012-09-24 | 2017-05-02 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
| US9686861B2 (en) | 2009-12-17 | 2017-06-20 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
| US9793201B2 (en) | 2012-03-07 | 2017-10-17 | Intel Corporation | Glass clad microelectronic substrate |
-
1992
- 1992-03-23 JP JP9579392A patent/JPH05267853A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011109077A (ja) * | 2009-10-21 | 2011-06-02 | Semiconductor Energy Lab Co Ltd | 端子構造およびその作製方法、ならびに電子装置およびその作製方法 |
| JP2013512583A (ja) * | 2009-12-17 | 2013-04-11 | インテル コーポレイション | 多層ガラスコアを含む集積回路デバイス用基板、及びその製造方法 |
| US9420707B2 (en) | 2009-12-17 | 2016-08-16 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
| US9686861B2 (en) | 2009-12-17 | 2017-06-20 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
| US9761514B2 (en) | 2009-12-17 | 2017-09-12 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
| US10070524B2 (en) | 2009-12-17 | 2018-09-04 | Intel Corporation | Method of making glass core substrate for integrated circuit devices |
| US9793201B2 (en) | 2012-03-07 | 2017-10-17 | Intel Corporation | Glass clad microelectronic substrate |
| US9642248B2 (en) | 2012-09-24 | 2017-05-02 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
| US10008452B2 (en) | 2012-09-24 | 2018-06-26 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5263243A (en) | Method for producing multilayer printed wiring boards | |
| JP3032753B2 (ja) | 多層印刷回路基板の製造方法 | |
| JP3395621B2 (ja) | プリント配線板及びその製造方法 | |
| JPH10308576A (ja) | プリント配線板及びその製造方法 | |
| JP2002232135A (ja) | 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板 | |
| JP2007096312A (ja) | 高密度プリント回路基板の製造方法 | |
| KR100861619B1 (ko) | 방열 인쇄회로기판 및 그 제조방법 | |
| JPH1075069A (ja) | Ｙａｇレーザを利用したビルドアップ多層印刷回路基板の製造方法 | |
| JPH0936551A (ja) | 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法 | |
| JPH05267853A (ja) | 多層プリント配線板の製造方法 | |
| JP2021002554A (ja) | プリント配線板の製造方法 | |
| JP2737548B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2002035977A (ja) | 穿孔方法 | |
| JPH0936499A (ja) | エポキシ系フレキシブルプリント配線基板 | |
| KR100873666B1 (ko) | 다층 인쇄 회로 기판을 위한 양면 코어 기판 제조 방법 | |
| JPH1041635A (ja) | 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板 | |
| JPH05226842A (ja) | 多層プリント配線板の製造方法 | |
| JP2001168228A (ja) | プリント配線基板、プリント配線基板の製造方法、半導体パッケージ、半導体パッケージの製造方法、及び半導体装置 | |
| JP2002237679A (ja) | プリント配線板及びその製造方法 | |
| JP2004200392A (ja) | 多層プリント配線板の製造方法 | |
| JPH10126058A (ja) | 多層プリント配線板の製造方法 | |
| JP2002252463A (ja) | ビルドアップ配線板およびその製造方法 | |
| JP2583991B2 (ja) | フレキシブルプリント配線板 | |
| JP2002224874A (ja) | 穿孔方法 | |
| JP2004228534A (ja) | 多数個取り配線基板用母基板へのレーザによる穿孔方法 |