JP2001053438A - 多層プリント配線板の製造方法 - Google Patents

多層プリント配線板の製造方法

Info

Publication number
JP2001053438A
JP2001053438A JP11229900A JP22990099A JP2001053438A JP 2001053438 A JP2001053438 A JP 2001053438A JP 11229900 A JP11229900 A JP 11229900A JP 22990099 A JP22990099 A JP 22990099A JP 2001053438 A JP2001053438 A JP 2001053438A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
laminated
multilayer printed
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11229900A
Other languages
English (en)
Inventor
Yoshio Watanabe
喜夫 渡邉
Masayuki Yasuda
誠之 安田
Hironori Mihono
博則 三穂野
Yuji Nishitani
祐司 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11229900A priority Critical patent/JP2001053438A/ja
Priority to TW089116349A priority patent/TW507509B/zh
Priority to US09/637,859 priority patent/US6637105B1/en
Priority to FI20001797A priority patent/FI20001797A/fi
Priority to RU2000121929/09A priority patent/RU2000121929A/ru
Priority to CNB001289896A priority patent/CN1174664C/zh
Publication of JP2001053438A publication Critical patent/JP2001053438A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157—Using means for chemical reduction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 高密度で成形容易な多層プリント配線板の製
造方法を提供すること。 【解決手段】 複数の積層板１００を積層して形成され
る多層プリント配線板の製造方法において、絶縁基板の
両面に導電膜１０１を形成した積層板１００に導通穴１
０２を形成して、前記導通穴１０２を介して前記積層板
１００の両面を導通させ表面を平坦化して、前記導電膜
１０１を所定のパターンにするとともに、前記導電膜１
０１の所定の位置に突起部材１０３を形成して、前記積
層板１００間を接合するものであって前記突起部材１０
３を挿入するための貫通孔１１１を有する接合部材１１
０と前記積層板１００を、前記貫通孔１１１に前記突起
部材１０３を挿入ながら交互に積層して、前記積層され
た前記積層板１００と前記接合部材１１０を加熱加圧成
形する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層プリント配線
板の製造方法の改良、特に、配線の高密度化を図る多層
プリント配線板の製造方法に関するものである。
【０００２】
【従来の技術】図８は従来の多層プリント配線板の製造
工程の一例を示す図であり、図８を参照して従来の多層
プリント配線板の製造工程について説明する。まず、図
８（Ａ）のように、絶縁基板の両面に銅箔を形成して、
両面の導通のない積層板１が複数形成される。その後、
図８（Ｂ）のように各積層板１にそれぞれバイヤホール
（Ｖｉａ Ｈｏｌｅ）１ａが形成され、このバイヤホー
ル１ａにたとえばメッキ加工を施すことで積層板１の両
面が導通される。
【０００３】その後、図８（Ｃ）のように、複数の積層
板１がプリプレグからなる接合部材２を用いて積層され
る。そして、図８（Ｄ）のように複数の積層板１を貫通
したスルーホール３が形成される。そして、図８（Ｅ）
のように、各積層板１間の電気的接続を図るため、積層
板１の表面及びスルーホール３にたとえば銅箔４等がメ
ッキ加工される。最後に、積層板１表面の銅箔４が所定
のパターンに形成されることで、多層プリント配線板５
が完成する。
【０００４】図９は従来の多層プリント配線板の別の実
施の形態を示す工程図であり、図９を参照して多層プリ
ント配線板の製造方法について説明する。なお、図９の
製造方法はゆわゆるビルドアップ法と呼ばれるものであ
る。まず、図９（Ａ）のように、絶縁基板からなる積層
板６にスルーホール７が形成され、スルーホール７の表
面がメッキ加工される。そして、図９（Ｂ）のように積
層板６の両面に絶縁層８が形成される。その後、図９
（Ｃ）にのように、絶縁層８の上にバイヤホール（Ｖｉ
ａ Ｈｏｌｅ）９が形成され、このバイヤホール９にメ
ッキ加工が施される。そして、図９（Ｂ）〜図９（Ｄ）
に示す工程を繰り返すことで、図９（Ｄ）に示す多層プ
リント配線板１０が形成される。このように、同一平面
で配線を交差させることができるので、高密度な配線が
可能となる。
【０００５】
【発明が解決しようとする課題】しかし、上述した多層
プリント配線板の製造方法は以下の問題がある。図８の
多層プリント配線板の製造方法において、任意の積層板
１間を導通するため、すべての積層板１を貫通したスル
ーホール３を形成する必要がある。このため、多層プリ
ント配線板５の高密度化を実現することが困難となると
ともに、多層プリント配線板５の配線の自由度が少ない
という問題がある。また、図９に示す多層プリント配線
板の製造方法によると、複数の絶縁層８及びメッキ加工
の形成行程が必要となり、製造時間が長くなってしまい
歩留まりが悪くなってしまうという問題がある。
【０００６】近年、多層プリント配線板の製造方法とし
て、導電ペーストで突起部材を形成してプリプレグを貫
通させて多層プリント配線板を形成する方法（Ｂ２ｉｔ
法）やプリプレグに貫通孔を形成して、この貫通孔に突
起部材を挿入して多層プリント配線板を形成させる方法
（ＡＬＩＶＨ法）が考案されている。
【０００７】しかし、いわゆるＢ２ｉｔ法において、突
起部材は導電ペーストで形成されているため、プリント
配線板同士の厚みが制限されてしまうという問題があ
る。具体的には、絶縁層を厚くするためには、突起部材
を大きくする必要があり高密度化ができず、バンプを小
さくすると絶縁層を薄くする必要がある。一方、ＡＬＩ
ＶＨ法において、導電ペーストで各層間を接続している
ため、スルーホール内の抵抗値が大きくなってしまうと
いう問題がある。さらに、Ｂ２ｉｔ法及びＡＬＩＶＨ法
において、導電ペーストが絶縁層を形成するファイバー
を伝わって、マイグレーションを起こすという問題があ
る。
【０００８】そこで本発明は上記課題を解消し、高密度
で成形容易な多層プリント配線板の製造方法を提供する
ことを目的としている。
【０００９】
【課題を解決するための手段】上記目的は、請求項１の
発明によれば、複数の積層板を積層して形成される多層
プリント配線板の製造方法において、絶縁基板の両面に
導電膜を形成した積層板に導通穴を形成して、前記導通
穴を介して前記積層板の両面を導通させ表面を平坦化し
て、前記導電膜を所定のパターンにするとともに、前記
導電膜の所定の位置に突起部材を形成して、前記積層板
間を接合するものであって前記突起部材を挿入するため
の貫通孔を有する接合部材と前記積層板を、前記貫通孔
に前記突起部材を挿入ながら交互に積層して、前記積層
された前記積層板と前記接合部材を加熱加圧成形する多
層プリント配線板の製造方法により、達成される。
【００１０】請求項１の構成によれば、所定のパターン
を有する導電膜の上に突起部材を形成した積層板と、貫
通孔を形成した接合部材が交互に積層されて、積層した
複数の積層板が加圧加熱成形されることにより、多層プ
リント配線板が製造される。そして、任意の各積層板間
の電気的接続は、金属からなる突起部材と導電膜を接続
させることにより行われる。このように、各積層板を逐
次積層するのではなく、積層板と突起部材を積層してお
き、一度に加圧加熱成形することにより多層プリント配
線板が製造されることとなる。さらに、多層プリント配
線板として用いられる各積層板は、それぞれ別々に製造
された後、積層されるため、各積層板として良品のみを
使用して製造することができる。また、突起部材は金属
からなっているため、任意にその長さを長くすることが
できるとともに、金属からなる導電膜と接続した際に各
積層板間の抵抗値が小さくなる。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な具体例であるから、
技術的に好ましい種々の限定が付されているが、本発明
の範囲は、以下の説明において特に本発明を限定する旨
の記載がない限り、これらの形態に限られるものではな
い。
【００１２】図１及び図２は本発明の多層プリント配線
板の製造方法の好ましい実施の形態を示す概略行程図で
あり、図１及び図２を参照して多層プリント配線板の製
造方法について説明する。まず、図１（Ａ）のように、
絶縁基板の両面に銅箔等の導電膜１０１を形成した積層
板１００が用意される。そして、図１（Ｂ）のように、
積層板１００のたとえば両面から導通穴であるバイヤホ
ール（Ｖｉａ Ｈｏｌｅ）１０２が形成される。ここ
で、バイヤホール１０２は、たとえば積層板１００の表
面側がバイヤホール１０２の中央部１０２ａよりも広く
なるように形成されている。このように、バイヤホール
１０２に電気的に接続できる面積を広くすることで、導
通孔を埋め込み、表面を平坦化する事が容易となる。
【００１３】また、貫通孔１０２を形成する方法とし
て、ドリルを用いて貫通させる方法、先端が尖っている
ポンチのようなもので、上面からたたいて形成する方
法、もしくはレーザの集光により形成する方法等があげ
られる。このとき、積層板１００の片面の銅箔をあらか
じめエッチング等で除去してから炭酸ガスレーザでバイ
ヤホール１０２をあけると、片面に銅箔が残った円錐状
のバイヤホール１０２が形成される。
【００１４】次に、図１（Ｃ）に示すように、積層板１
００に低電流メッキもしくはパルスメッキによって、バ
イヤホール１０２内に十分な金属メッキが成形される。
これにより、積層板１００の両面の導通が図られること
になる。このとき、バイヤホール１０２内に金属メッキ
を充填させるようにメッキ加工すると、バイヤホール１
０２の穴埋め工程を省略することができる。そして、積
層板１００の両面が研磨され平坦化され、フォトリソグ
ラフィ技術を用いて導電膜１０１に所定のパターンが形
成される。
【００１５】その後、図１（Ｅ）に示すように、積層板
１００の所定の位置に金属からなる突起部材１０３が形
成される。ここで、突起部材１０３が金属から形成され
るようにすることで、導電ペーストを用いて突起部材１
０３を形成するときと異なり、その高さＨを任意に長く
することができ、層間が厚くなっても横に広げなくても
良いので、高密度化が可能となる。さらに、突起部材１
０３が金属からなるようにすることで、突起部材１０３
の抵抗値を小さくすることができる。一方、積層板１０
０とは別に図１（Ｆ）のような接合部材であるプリプレ
グ１１０が用意され、図１（Ｇ）に示すように、このプ
リプレグ１１０の所定の位置に貫通孔１１１が形成され
る。ここで、プリプレグ１１０とは、ガラスクロスにエ
ポキシ樹脂等を含浸させ半硬化させたものである。
【００１６】その後、図１（Ｈ）に示すように、突起部
材１０３を貫通孔１１１に挿入しながら、積層板１００
とプリプレグ１１０が交互に積層される。そして、積層
された積層板１００とプリプレグ１１０が加熱加圧成形
されて、多層プリント配線板２００が製造される。この
とき、電気的に接続される突起部材１０３と導電膜１０
１は、突起部材１０３の先端もしくは導電膜１０１にお
ける突起部材１０３と接触する部位への導電ペーストの
塗布、金メッキの形成、もしくはホルマリンやグリオキ
シル酸のような還元剤の塗布により電気的に接続され
る。これにより、導電膜１０１と突起部材１０３が確実
に導通する事となる。最後に、図１（Ｉ）に示すよう
に、ソルダーレジストを塗布するとともに外形加工を行
い、多層プリント配線板２００が完成する。その後、こ
の多層プリント配線板２００の検査が行われる。
【００１７】上記実施の形態によれば、多層プリント配
線板２００を製造する際に、１回の成形工程で各積層板
１００間の電気的接続を行うことができるため、製造工
程の簡素化及び製造時間の短縮を実現することができ
る。また、各積層板１００における任意の部分で電気的
接続がはかれるため、配線の自由度が向上し高密度の配
線が可能となる。さらに、従来のように、絶縁層等を逐
次積み上げて多層化するものではないため、歩留まりを
向上させることができる。すなわち、積み上げて多層プ
リント配線板２００を製造するとき、歩留まりは層の数
の積となる。一方、図１の多層プリント配線板１００の
製造方法によれば、各積層板１００ごとに検査して、良
品のみを用いて積層する事ができるため、歩留まりが改
善されることとなる。また、突起部材１０３の周囲がた
とえばプリプレグ１１０からしみ出した樹脂のみとなる
ため、金属イオンがガラスクロスを伝わって引き起こす
マイグレーションの発生を抑えることができる。
【００１８】図２は、図１の多層プリント配線板の製造
方法における両面の導通した積層板１００の製造方法の
別の実施の形態を示す工程図であり、図２を参照して両
面の導通した積層板１００製造方法について説明する。
まず、図２（Ａ）のような絶縁基板の両面に導電膜１０
１が形成された積層板１００が用意されて、図２（Ｂ）
に示すように、略筒状のバイヤホール１２２がドリル等
で形成される。次に、図２（Ｃ）に示すように、バイヤ
ホール１２２の表面及び導電膜１０１の上に、たとえば
硫酸銅メッキ１２３が形成される。その後、図２（Ｃ）
のように、バイヤホール１２２内にたとえばＵＶインキ
や導電ペースト１２４が充填される。そして、両面にメ
ッキ加工が施され、特にバイヤホール１２２上において
も導通を取りたいときには、バイヤホール１２２の上も
メッキ加工され、研磨によって平坦化される。このよう
に、略筒状のバイヤホール１２２を形成して両面の導通
をはかり、バイヤホール１２２に導電ペーストを埋め込
むようにして、両面の導通した積層板１００が形成され
るようにしてもよい。
【００１９】図３は本発明の多層プリント配線板の第３
の実施の形態を示す工程図であり、図３を参照して多層
プリント配線板の製造方法について説明する。まず、図
３（Ａ）において、絶縁基板の両面に銅、アルミニウム
等からなる導電膜１０１を形成した積層板１００が用意
される。その後、図３（Ｂ）に示すように、たとえばレ
ーザの集光によって略円錐状のバイヤホール１３２が形
成される。このとき、バイヤホール１３２は積層板１０
０の一端面側からのみ形成されている。その後、図３
（Ｃ）において、導電膜１０１の上からメッキ加工が施
されて、バイヤホール１３２に導電体が充填される。こ
のとき、たとえば電流密度を１（Ａ／ｄｍ3 ）以下の電
解メッキ、またはＰＲ電解メッキすると、バイヤホール
１３２にメッキ１３３が充填されやすくなる。そして、
メッキ１３３の表面を研磨することによって、平坦な積
層板１００が完成する。
【００２０】図４は本発明の多層プリント配線板の製造
方法における突起部材の形成方法を示す工程図であり、
図４を参照して突起部材の形成方法について説明する。
まず、図４（Ａ）において、両面が電気的に接続されて
いる平坦な積層板１００の上に、図４（Ｂ）のように、
たとえばスズなどエッチング選択性のある皮膜がメッキ
加工される。さらに、皮膜の上に突起部材１４１の厚み
分だけ銅箔等からなる突起形成膜１４１ａがメッキ加工
される。
【００２１】そして、図４（Ｃ）において、突起形成膜
１４３ａの突起部材１４３を形成する部位にエッチング
レジスト１４２が形成される。そして、たとえばアンモ
ニウムアルカリエッチャントを使用してエッチングが行
われ、突起形成膜１４３ａ及び皮膜がエッチングされ
る。その後、図４（Ｄ）のように、電極膜１０１及びメ
ッキ１３３を所定のパターンにするため、積層板１００
の両面にたとえばポジ型電着レジスト１４４が塗布さ
れ、投写型平行露光機によりレジストが所定のパターン
に形成される。そして、積層板１００が塩化第二銅など
でエッチングされレジストが除去されると、突起部材１
４３を有する積層板１００が完成する。
【００２２】図５は本発明の多層プリント配線板の製造
方法における突起部材の形成方法の別の一例を示す工程
図であり、図５を参照して突起部材の形成方法について
説明する。まず、図５（Ａ）のような両面の導電膜１０
１を電気的に接続した平坦な積層板１００が用意され、
図５（Ｂ）のように、メッキ１３３にパターンレジスト
が塗布される。その後、導電膜１０１及びメッキ１３３
がエッチングされ所定のパターンが形成される。
【００２３】次に、図５（Ｃ）に示すように、積層板１
００の全面（両面）にレジスト１５１が塗布され、レジ
スト１５１における突起部材１５３を形成する部位に開
口部１５２が形成される。そして、図５（Ｄ）に示すよ
うに、全面に触媒を付与して電気メッキが行われ突起部
材１５３が形成される。あるいは、銅の表面をパラジウ
ム置換をして、無電解メッキにより突起部材１５３が形
成される。その後、図５（Ｅ）に示すように、レジスト
１５１が除去され、突起部材１５３を有する積層板１０
０が完成する。
【００２４】図６は本発明の多層プリント配線板の製造
方法における突起部材の形成方法の別の一例を示す工程
図であり、図６を参照して突起部材の形成方法について
説明する。まず、図６（Ａ）のような両面に導電膜１０
１が電気的に接続されている平坦な積層板１００が形成
される。そして、メッキ１３３にパターンレジストが塗
布された後、導電膜１０１及びメッキ１３３がエッチン
グされ所定のパターンが形成される。その後、図６
（Ｂ）のように、メッキ１３３上であって突起部材１６
３を形成する部位にバンプ１６３ａがスタッドバンプボ
ンダにより配置される。そして、突起部材１６３が所定
の高さになるように、このバンプ１６３ａが複数個重ね
られる。この作業を繰り替えることにより突起部材１６
３が形成される。
【００２５】図７は本発明の多層プリント配線板の製造
方法における突起部材の形成方法の別の一例を示す工程
図であり、図６を参照して突起部材の形成方法について
説明する。まず、図７（Ａ）のような両面に導電膜１０
１が電気的に接続されている平坦な積層板１００が形成
される。そして、メッキ１３３にパターンレジストが塗
布された後、導電膜１０１及びメッキ１３３がエッチン
グされ所定のパターンが形成される。その後、図６
（Ｂ）のように、導電膜１０１上であって突起部材１７
３を形成する部位に金属ワイヤ１７３ａが配置される。
そして、金属ワイヤ１７３ａと導電膜１０１（メッキ１
３３）の間に高電流発生器１７１により高電流が印加さ
れる。すると、金属ワイヤ１７３ａが溶融して突起部材
１７３が形成される。
【００２６】本発明の実施の形態は、上記実施の形態に
限定されない。たとえば、プリント配線板とプリプレグ
を積層する際に、プリント配線板にＩＣなどの部品を実
装しておき、プリプレグに凹部を形成した状態で積層す
ると、部品内蔵基板を容易に製造することができる。ま
た、図４乃至図７の突起部材の形成方法において、図３
に示す両面の導通した平坦な積層板１００を用いて説明
しているが、図１及び図２により製造された積層板１０
０を用いる場合にも適用することができる。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
多層プリント配線板を製造する際に、１回の成形工程で
各積層板間の電気的接続を行うことで、製造工程の簡素
化及び製造時間の短縮を実現するとともに、各積層板に
おける任意の部分で電気的接続を図ることで、配線の自
由度が向上し高密度の配線を実現することができる。
【図面の簡単な説明】
【図１】本発明の多層プリント配線板の製造方法の好ま
しい実施の形態を示す概略行程図。
【図２】本発明の多層プリント配線板の製造方法の好ま
しい実施の形態を示す概略行程図。
【図３】本発明の多層プリント配線板の製造方法におけ
る両面の導通した積層板の製造方法の第２の実施の形態
を示す工程図。
【図４】本発明の多層プリント配線板の製造方法におけ
る両面の導通した積層板の製造方法第３の実施の形態を
示す工程図。
【図５】本発明の多層プリント配線板の製造方法におけ
る突起部材の形成方法の実施の形態を示す工程図。
【図６】本発明の多層プリント配線板の製造方法におけ
る突起部材の形成方法の第２の実施の形態を示す工程
図。
【図７】本発明の多層プリント配線板の製造方法におけ
る突起部材の形成方法の第３の実施の形態を示す工程
図。
【図８】従来の多層プリント配線板の製造方法の一例を
示す工程図。
【図９】従来の多層プリント配線板の製造方法の一例を
示す工程図。
【符号の説明】
１００・・・積層板、１０１・・・導電膜、１０２・・
・バイヤホール（導通穴）、１０３・・・突起部材、１
１０・・・プリプレグ（接合部材）、１１１・・・貫通
孔
フロントページの続き (72)発明者 三穂野 博則 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 西谷 祐司 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5E346 AA02 AA06 AA12 AA15 AA41 AA43 BB01 CC04 CC09 CC31 DD02 DD22 DD32 DD34 EE02 EE06 EE09 FF01 FF12 FF24 FF35 FF36 GG15 GG17 GG19 GG22 GG28 HH25 HH32 HH33

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 複数の積層板を積層して形成される多層
    プリント配線板の製造方法において、 絶縁基板の両面に導電膜を形成した積層板に導通穴を形
    成して、 前記導通穴を介して前記積層板の両面を導通させ表面を
    平坦化して、 前記導電膜を所定のパターンにするとともに、前記導電
    膜の所定の位置に突起部材を形成して、 前記積層板間を接合するものであって前記突起部材を挿
    入するための貫通孔を有する接合部材と前記積層板を、
    前記貫通孔に前記突起部材を挿入ながら交互に積層し
    て、 前記積層された前記積層板と前記接合部材を加熱加圧成
    形することを特徴とする多層プリント配線板の製造方
    法。
  2. 【請求項２】 前記導通穴は、前記積層板の一端面側か
    らのみ形成されたものであって、一端面側を広くした略
    円錐状に形成されている請求項１に記載の多層プリント
    配線板の製造方法。
  3. 【請求項３】 前記導通穴は、前記積層板の両端面側か
    ら形成されたものであって、前記導通穴の開口部が前記
    導通穴の中心部よりも大きくなるように形成されている
    請求項１に記載の前記積層板。
  4. 【請求項４】 前記突起部材は、前記導電膜に導電体か
    らなる突起形成膜を前記突起部材の高さ分だけ成膜し
    て、前記突起形成膜における前記突起部材となる部位に
    レジストを塗布して、前記突起形成膜をエッチングする
    ことにより形成される請求項１に記載の多層プリント配
    線板の製造方法。
  5. 【請求項５】 前記突起部材は、前記積層板の全面にレ
    ジストを塗布して、前記レジストの前記突起部材を形成
    する部位に開口部を設けて、前記開口部に導電体を充填
    することにより形成される請求項１に記載の多層プリン
    ト配線板の製造方法。
  6. 【請求項６】 前記突起部材は、前記導電膜の前記突起
    部材を形成する部位に導電体からなるバンプを配置する
    ことにより形成される請求項１に記載の多層プリント配
    線板の製造方法。
  7. 【請求項７】 前記突起部材は、前記導電膜の前記突起
    部材を形成する部位に金属ワイヤを配置して、前記導電
    膜と前記金属ワイヤ間に高電流を流すことにより形成さ
    れる請求項１に記載の多層プリント配線板の製造方法。
  8. 【請求項８】 前記積層板間の電気的接続は、接合され
    る前記突起部材と前記導電膜の間に導電ペーストを塗布
    して、積層された前記プリント配線板及び前記接合部材
    を加熱加圧することにより行われる請求項１に記載の多
    層プリント配線板の製造方法。
  9. 【請求項９】 前記積層板間の電気的接続は、接合され
    る前記突起部材及び前記導電膜の表面に導電メッキを形
    成して、積層された前記積層板及び前記接合部材を加圧
    加熱接合することにより行われる請求項１に記載の多層
    プリント配線板の製造方法。
JP11229900A 1999-08-16 1999-08-16 多層プリント配線板の製造方法 Pending JP2001053438A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP11229900A JP2001053438A (ja) 1999-08-16 1999-08-16 多層プリント配線板の製造方法
TW089116349A TW507509B (en) 1999-08-16 2000-08-14 Multilayer printed wiring board and manufacturing method of the same
US09/637,859 US6637105B1 (en) 1999-08-16 2000-08-15 Method of manufacturing a multilayer printed wiring board
FI20001797A FI20001797A (fi) 1999-08-16 2000-08-15 Monikerrospiirilevy ja sen valmistusmenetelmä
RU2000121929/09A RU2000121929A (ru) 1999-08-16 2000-08-15 Многослойная печатная монтажная плата и способ ее изготовления
CNB001289896A CN1174664C (zh) 1999-08-16 2000-08-16 多层印刷配线板和其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11229900A JP2001053438A (ja) 1999-08-16 1999-08-16 多層プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2001053438A true JP2001053438A (ja) 2001-02-23

Family

ID=16899497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11229900A Pending JP2001053438A (ja) 1999-08-16 1999-08-16 多層プリント配線板の製造方法

Country Status (6)

Country Link
US (1) US6637105B1 (ja)
JP (1) JP2001053438A (ja)
CN (1) CN1174664C (ja)
FI (1) FI20001797A (ja)
RU (1) RU2000121929A (ja)
TW (1) TW507509B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301045C (zh) * 2001-07-10 2007-02-14 株式会社藤仓 多层接线板组件制造方法及多层接线板组件
CN100419920C (zh) * 2006-07-06 2008-09-17 株洲南车时代电气股份有限公司 一种绝缘胶填充型多层复合母排加工定位方法
JP2009060151A (ja) * 2008-12-18 2009-03-19 Ibiden Co Ltd 積層配線板の製造方法
CN107529292A (zh) * 2017-08-25 2017-12-29 深南电路股份有限公司 一种任意层互联pcb的制作方法
JP2018537287A (ja) * 2015-10-05 2018-12-20 オウトクンプ オサケイティオ ユルキネンＯｕｔｏｋｕｍｐｕ Ｏｙｊ 溶接部材の製造方法および部材の使用

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
CN1299550C (zh) * 2002-03-22 2007-02-07 Uht株式会社 叠层体的制造装置
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
KR101119308B1 (ko) * 2009-02-03 2012-03-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8608046B2 (en) 2010-01-07 2013-12-17 Ethicon Endo-Surgery, Inc. Test device for a surgical tool
CN104409364B (zh) * 2014-11-19 2017-12-01 清华大学 转接板及其制作方法、封装结构及用于转接板的键合方法
CN104540323A (zh) * 2014-12-24 2015-04-22 昆山元茂电子科技有限公司 一种低成本印刷电路板制程工艺
RU174053U1 (ru) * 2017-04-11 2017-09-27 Закрытое акционерное общество "Научно-производственное предприятие "Оптические и электронные комплексы и системы" Многослойная монтажная печатная плата
CN115052418B (zh) * 2022-08-15 2022-11-15 四川恩巨实业有限公司 多层pcb板的埋孔结构及其设置方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720324A (en) * 1985-10-03 1988-01-19 Hayward John S Process for manufacturing printed circuit boards
US4972050A (en) * 1989-06-30 1990-11-20 Kollmorgen Corporation Wire scribed circuit boards and methods of their manufacture
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
EP0645950B1 (en) * 1993-09-21 1998-09-02 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
US5672226A (en) * 1995-10-11 1997-09-30 Delco Electronics Corporation Process of forming multilayer circuit boards
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
US5747358A (en) * 1996-05-29 1998-05-05 W. L. Gore & Associates, Inc. Method of forming raised metallic contacts on electrical circuits
JP3530170B2 (ja) * 2001-12-17 2004-05-24 三井金属鉱業株式会社 プリント回路板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301045C (zh) * 2001-07-10 2007-02-14 株式会社藤仓 多层接线板组件制造方法及多层接线板组件
CN100419920C (zh) * 2006-07-06 2008-09-17 株洲南车时代电气股份有限公司 一种绝缘胶填充型多层复合母排加工定位方法
JP2009060151A (ja) * 2008-12-18 2009-03-19 Ibiden Co Ltd 積層配線板の製造方法
JP2018537287A (ja) * 2015-10-05 2018-12-20 オウトクンプ オサケイティオ ユルキネンＯｕｔｏｋｕｍｐｕ Ｏｙｊ 溶接部材の製造方法および部材の使用
CN107529292A (zh) * 2017-08-25 2017-12-29 深南电路股份有限公司 一种任意层互联pcb的制作方法

Also Published As

Publication number Publication date
TW507509B (en) 2002-10-21
US6637105B1 (en) 2003-10-28
CN1174664C (zh) 2004-11-03
CN1291858A (zh) 2001-04-18
FI20001797A0 (fi) 2000-08-15
RU2000121929A (ru) 2002-07-27
FI20001797A (fi) 2001-02-17

Similar Documents

Publication Publication Date Title
JP2001053438A (ja) 多層プリント配線板の製造方法
KR101153761B1 (ko) 프린트 배선판 및 그 제조 방법
KR100728754B1 (ko) 범프를 이용한 인쇄회로기판 및 그 제조방법
JPH1174651A (ja) プリント配線板及びその製造方法
JP2000101248A (ja) 多数個取り多層プリント配線板
US7622329B2 (en) Method for fabricating core substrate using paste bumps
JPH1013028A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2002009441A (ja) プリント配線板およびその製造方法
JPH09162553A (ja) 多層印刷配線板の製造方法
JPH06101627B2 (ja) 多層プリント配線板及びその製造方法
JP2007208229A (ja) 多層配線基板の製造方法
JP2002033579A (ja) 多層プリント配線板およびその製造方法
JP2002198652A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP3682500B2 (ja) プリント配線基板、及び、プリント配線基板の製造方法
JPH1041635A (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP4429712B2 (ja) 基板前駆体の製造方法
JP2003198138A (ja) プリント配線基板の製造方法
JP3492667B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2005260012A (ja) 両面配線基板及び多層配線基板の製造方法
JP4503578B2 (ja) プリント配線板
JPH11284342A (ja) パッケージとその製造方法
WO2001087024A1 (fr) Procede de production de cartes de circuit multicouche
JP2000286554A (ja) 多層配線基板およびその製造方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP2003078247A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090806