CN1291858A - 多层印刷配线板和其制造方法 - Google Patents

多层印刷配线板和其制造方法 Download PDF

Info

Publication number
CN1291858A
CN1291858A CN00128989A CN00128989A CN1291858A CN 1291858 A CN1291858 A CN 1291858A CN 00128989 A CN00128989 A CN 00128989A CN 00128989 A CN00128989 A CN 00128989A CN 1291858 A CN1291858 A CN 1291858A
Authority
CN
China
Prior art keywords
layer
printed circuit
circuit board
prodger
thin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00128989A
Other languages
English (en)
Other versions
CN1174664C (zh
Inventor
渡边喜夫
安田诚之
三穗野博则
西谷祐司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1291858A publication Critical patent/CN1291858A/zh
Application granted granted Critical
Publication of CN1174664C publication Critical patent/CN1174664C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157—Using means for chemical reduction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种高密度多层印刷配线板和用于制造具有高密度配线的多层印刷配线板的方法,并且,所述的配线板易于形成。用于制造多层印刷配线板的方法,所述的配线板通过叠层多个薄层而形成,其包括如下步骤:用于在薄层上形成一个导电孔的步骤,所述薄层包括一个绝缘板,在所述绝缘板的两侧形成有导电薄膜;通过上述导电孔来使得所述薄层的两侧可导电和平整表面的步骤;按需要地印制上述导电薄膜的图样和在所述导电薄膜的需要位置处形成突出件的步骤;用于叠层具有通孔的连结件的步骤,在所述通孔中,插入上述突出件,并且,所述突出件用于上述薄层之间的连结,同时,上述突出件交替地插入上述通孔中;用于对上述经过叠层了的薄层和连结件进行热压模的步骤。

Description

多层印刷配线板和其制造方法
本发明涉及一种改进的多层印刷配线板和一种用于制造该多层印刷配线板的改进的方法，尤其是，涉及一种具有高密度配线的多层印刷配线板和一种用于制造该具有高密度配线的多层印刷配线板的方法。
图8A至图8E表示了用于制造传统的多层印刷配线板的过程，下面参照图8A至图8E描述用于制造传统的多层印刷配线板的过程。
首先，如图8A所示，在一个绝缘板的两侧形成铜箔，以形成多个在两侧之间不能导电的薄层1。随后，如图8B所示，在每一个薄层上都开有一个通孔1a，而且，通过置于通孔中的镀覆金属，该薄层可以在两侧之间导电。
如图8C所示，通过使用连结件2，而将多个薄层1叠层，所述的连结件2由预浸料坯组成。然后，如图8D所示，开有一个贯穿多个薄层1的通孔3。为了确保薄层之间的导电性，例如通过在薄层和通孔3的表面镀金属，而形成了铜箔4或类似件。最后，在薄层表面的铜箔上印有图样以完成多层印刷配线板5。
图9A至图9E表示了另一个用于制造多层印刷配线板的传统过程。下面参照图9A至图9E描述用于制造多层印刷配线板的方法。图9A至图9E所示的制造方法被称作组配(build-up)方法。
首先，如图9A所示，在包括有绝缘板的薄层6上开有通孔7，同时，通孔7的表面被电镀。接着，如图9B所示，在薄层6的两侧形成有绝缘层8。如图9C所示，在绝缘层8上开有通孔9，而且，通孔9被电镀。通过重复如图9B至9D所示的步骤，如图9E所示的多层印刷配线板10就形成了。如上文所述，由于配线在同一平面内互相交叉，因此，就有可能形成高密度配线。
然而，如上所述的多层印刷配线板和其制造方法存在如下问题。
在如图8A至8E所示的用于制造一种多层印刷配线板的方法中，为了使任意的薄层1之间能够导电，需要开有贯穿所有的薄层1的通孔3。因此，很难形成高密度多层印刷配线板，同时，还存在如下问题：多层印刷配线板5的高密度配线具有很少的自由度。
另外，在如图9A至9E所示的用于制造一种多层印刷配线板的方法中，需要形成多个绝缘层8并进行电镀，同时，这么长的制造过程会导致过少的产出，这也是问题之一。
最近，提出了两种用于形成多层印刷配线板的方法。其一为B2itTM法(凸块埋入式互连技术)(Buried Bump Interconnection Technology)，其中，形成带有导电胶的突出件，并且穿透预浸料坯；其二为ALIVHTM(所有层IVH结构印刷配线板)(Any Layer IVH Structure Printed Wiring Board)，其中，在预浸料坯上开有通孔，并且一突出件被插入通孔中。
然而，B2itTM法存在如下问题：由于突出件是由导电胶所组成，所以，印刷配线板的厚度被限制了。更进一步的说，需要用到大的突出件以使得绝缘层变厚，然而，对于高密度配线而言，大的突出件是不利的。另一方面，如果凸块(bump)小的话，需要将绝缘层变薄。
ALIVHTM法也同样存在如下问题：由于层之间靠导电胶连接，导致通孔中的电阻值很大。在B2itTM和ALIVHTM方法中，导电胶沿着用于形成绝缘层的纤维移动也是存在的一个问题。
本发明已经解决了上述的问题，同时，提供了一种具有高密度配线的多层印刷配线板和其制造方法，所述的高密度配线易于形成。
根据本发明所述的一方面，通过提供一种用于制造多层印刷配线板的方法而达到上述目的，所述的多层印刷配线板是通过叠层多个薄层而制成，叠层包括如下步骤：在薄层上形成导电孔的步骤，所述的薄层包括有一个绝缘板，在绝缘板的两侧形成有导电薄膜；通过上述的导电孔，使得上述薄层的两侧可电连接的步骤，同时，平整表面；按需要地对上述的导电薄膜进行印制图样的步骤，同时，在上述的导电薄膜的需要位置处形成一个突出件；叠层包括有通孔的连结件的步骤，所述的通孔中插有上述的突出件，通孔是用于上述薄层的连结，而且，在上述薄层的通孔中，交替地插入有突出件；对上述的叠层的薄层和连结件进行热压模的步骤。
根据上述的结构，通过应用一种方法来制造多层印刷配线板，其步骤如下：交替地将具有导电薄膜的薄层叠层成需要的图样的步骤，并在其上形成有突出件，同时，在连结件上开有通孔；对多个薄层和连结件进行热压模的步骤，所述的薄层和连结件已经被交替地叠层过了。通过将由金属构成的突出件与导电薄膜进行连接，来实现任意薄层之间的导电。
薄层并不是采用接连地叠层的方式，而是，一个薄层和一个突出件被事先叠层好，用某一步中的热压模法来制造多层印刷配线板。而且，在多层印刷配线板中所用到的薄层被分别制造和叠层。因此，仅仅没有缺陷的薄层才被用于制造。因为突出件由金属构成，所以，其长度可进行任意调整，而且，当突出件与由金属构成的导电薄膜进行连接时，薄层之间的阻值很小。
根据本发明所述的另一方面，通过提供一种多层印刷配线板而达到上述发明目的，所述的多层印刷配线板是通过一个叠层过程而形成的。所述的叠层过程包括如下步骤：在包括有绝缘板的薄层上开有导电孔的步骤，在所述的绝缘板两侧形成有导电薄膜；通过上述的导电孔，使得上述薄层的两侧可导电的步骤，同时，平整表面；按需要地来印制上述的导电薄膜的图样的步骤，同时，在上述的导电薄膜的需要位置处形成一个突出件；叠层包括有通孔的连结件的步骤，所述的通孔中插有上述的突出件，突出件是用于上述薄层的连结，而且，在上述薄层的通孔中，交替地插入有突出件；对上述的叠层薄层和连结件进行热压模的步骤。
根据上述的结构，薄层被交替地叠层，而且，多个叠层的薄层都受到热压模，其中，每一个薄层都有一个导电薄膜和连结件，所述的导电薄膜上具有预先设计好的图样，并在其上形成有突出件；每一个所述的连结件上都开有通孔。一个金属突出件与导电薄膜进行电连接，以在任意薄层之间进行电连接。多层印刷配线板的形成并不是通过接连地叠层薄层的方式形成，而是通过在本发明的某一时间模压薄层和突出件而形成的。
因为突出件由金属构成，所以，其长度可任意地进行调整，同时，当突出件与由金属构成的导电薄膜进行连接时，薄层之间的阻值会减小。因此，配线的自由度会增加，同时，通过提供本发明的多层印刷配线板，也可获得高密度配线。
图1A至图1I为示意性的过程图，其用于解释本发明的用于制造多层印刷配线板的方法的优选实施例。
图2A至图2E为示意性的过程图，其用于解释本发明的用于制造多层印刷配线板的方法的优选实施例。
图3A至图3C为过程图，用于解释制造薄层的方法的第二实施例，所述薄层具有在用于制造本发明所述的多层印刷配线板的方法中可互相导电的两侧。
图4A至图4E为过程图，用于解释制造薄层的方法的第三实施例，所述薄层具有在用于制造本发明所述的多层印刷配线板的方法中可互相导电的两侧。
图5A至图5E为过程图，用于解释在制造本发明所述的多层印刷配线板的方法中形成突出件的方法的第一实施例。
图6A至图6B为过程图，用于解释在制造本发明所述的多层印刷配线板的方法中形成突出件的方法的第二实施例。
图7A至图7B为过程图，用于解释在制造本发明所述的多层印刷配线板的方法中形成突出件的方法的第三实施例。
图8A至图8E为过程图，其用于解释制造多层印刷配线板的典型的传统方法。
图9A至图9E为过程图，其用于解释制造多层印刷配线板的典型的传统方法。
下面参照附图详细描述本发明的优选实施例。
下文所述的实施例包括各种技术上优选的限定，因为这些实施例是本发明的具体的优选例子，但本发明的保护范围将不被实施例中的任何一个所限制，除非对本发明作特别的限定。
图1A至图1I和图2A至图2E为过程图，用于解释本发明的用于制造多层印刷配线板的方法的一优选实施例，下面参照图1A至图1I和图2A至图2E描述用于制造多层印刷配线板的方法。
首先，如图1A所示，预备一个具有导电薄膜101的薄层100，所述的导电薄膜在绝缘板的两侧包括有铜箔。如图1B所示，在薄层100的两侧例如形成通孔102，所述的通孔102是导电孔。每一个通孔102这样形成，以致于使得在薄层100的表面一侧比在通孔102的中部102a宽一些。由于用于通孔102的导电面积很宽，所以，很容易去填充导电孔，并平整表面。
形成通孔102的典型方法包括使用用于钻孔的钻孔机的一方法；使用具有尖端的穿孔机并攻丝(tapping)的一方法；聚焦激光束的一方法。这时，当薄层100一侧的铜箔已经通过蚀刻或类似方法而预先去除后，通过用二氧化碳气体激光束来形成在另一侧具有铜箔的圆锥形的通孔102。
接下来，如图1C所示，通过在薄层100上进行弱电流电镀或脉冲电流电镀，使得在通孔的内侧形成有足够的电镀金属层102b。因此，薄层100的两侧变得可导电。此时，如果电镀金属层102b被如此地形成，以致于填充通孔102，那么，用于填充通孔102的步骤就可被省略。
然后，薄层100两侧被磨光和平整，并通过影印石版技术，在导电薄膜101上形成有需要的图样。
其后，如图1E所示，在薄层100的需要位置处，形成由金属构成的突出件103。由于是用金属来形成突出件103，而不是用导电胶来形成突出件103的情形，因此，突出件103的高度H可按需要进行调整。如果是金属的话，即使存在厚的中间层，也不需要水平地加宽突出件103。由此，可实现高密度配线。此外，由于突出件103由金属构成，因此，突出件103的阻值减小了。
另一方面，如图1F所示，独立于薄层100地预备用作年节件的预浸料坯110，同时，如图1G所示，在预浸料坯110的需要位置处，形成通孔111。预浸料坯110是由浸入玻璃纤维织物的环氧树脂或类似物质局部硬化而形成的材料。
随后，如图1H所示，通过将突出件103插入通孔111，而将薄层100和预浸料坯110交替地叠层。然后，叠层后的薄层100和预浸料坯110通过采用热压模法来制造多层印刷配线板200。此时，通过导电胶的涂覆、通过形成镀金层或者通过还原剂的涂覆，使得突出件103和导电薄膜101之间的导电(电连接)得到保证，其中，所述的还原剂可以是福尔马林或乙醛酸，它们处于突出件103的顶部或导电薄膜101的被连接突出件103部分上。因此，可确保导电薄膜101与突出件103之间的导电。最后，如图1I所示，阻焊剂被涂覆，并做了一些结尾工作，这样，一个多层印刷配线板200就完成了。随后，对该多层印刷配线板200进行检验。
根据该实施例，当制造多层印刷配线板200时，在一个形成过程中，就可确保在薄层100之间的导电。因此，制造过程可简化，制造时间可缩短。此外，由于可在薄层100的任意位置形成电连接，因此，配线的自由度可增加，同时，可实现高密度配线。而且，与传统的方法不同，多层印刷配线板200不是通过交替地叠层绝缘板来形成的，因此，产量可提高。详细地说，当多层印刷配线板200是通过叠层的方法来制造时，产量是由层数的乘积来代表的。另一方面，依照如图1A至图1I所示的用于制造多层印刷配线板100的方法，由于每一个薄层100都被单个地检查，而且，仅仅没有缺陷的薄层才被用于叠层，所以，产量提高了。此外，由于突出件103仅仅被树脂所包围，因此，由沿着玻璃纤维织物的金属离子的移动所引起的移动被抑制了，其中所述的树脂是从预浸料坯上移下来的。
图2A至图2E为过程图，用于解释制造薄层100的方法的另一个实施例，所述薄层的两侧可互相电连接(导电)，并且，薄层是用于制造如图1A至1I所示的多层印刷配线板。首先，如图2A所示，准备好包括有一个绝缘板的薄层100，所述的绝缘板两侧具有导电薄膜101，然后，例如如图2B所示，钻制一个圆柱形的通孔122。
接下来，如图2C所示，在通孔122和导电薄膜101的表面，形成有硫酸铜电镀层123。随后，如图2D所示，在通孔122中填充有例如UV油墨或导电胶124。然后，特别是当使通孔122上的部分可导电时，在两侧形成有电镀层125，同时，电镀层125也可形成在通孔122上，并通过抛光来达到平整。如上所述，薄层100可通过如下方法形成：在薄层的两侧，为了实现相互导电，而开有圆柱形的通孔122，以连接这两侧，同时，在通孔122中填充有导电胶。
图3A至图3C为过程图，用于解释本发明的多层印刷配线板的第三实施例，并且下面参照图3A～3C描述用于制造多层印刷配线板的方法。
首先，如图3A所示，准备好一个包括有绝缘板的薄层100，在所述的绝缘板的两侧形成有铜、铝或类似金属的导电薄膜101。随后，如图3B所示，例如通过激光束的聚集，而形成有圆锥形的通孔132。此时，通孔132在一侧表面形成。
随后，如图3C所示，导电薄膜101被电镀，同时，通孔132中充满着导电材料。那时，一个1(A／dm3)或更低一些的电流密度被应用于电解电镀过程或者是PR的电解电镀过程，从而通孔132中很容易充满电镀层133。然后，电镀层133的表面被磨光，以此来完成平面薄层100。
图4A至图4E为过程图，用于解释在制造本发明所述的多层印刷配线板的方法中形成突出件的方法，同时，将参照图4A至图4E描述形成突出件的方法。
首先，如图4A所示，通过在薄层100的表面上电镀而形成有薄膜，所述的薄膜由选择性的蚀刻金属例如锡所组成，如图4B所示，所述薄层的两侧可导电。而且，通过在薄膜上电镀而形成了突起形成的薄膜141a，所述的薄膜包括铜箔，且其厚度和突出件141的厚度相同。
然后，如图4C所示，抗腐蚀剂142形成在突出形成的薄膜143a的部分上，并在此处形成突出件143。突起形成的薄膜143a和其他薄膜用例如铵碱腐蚀材料进行蚀刻。
随后，如图4D所示，为了能按需要地印制电极薄膜101和电镀层133，阳性电镀保护层144被涂覆在薄层100的两侧，而且，通过突出型的相应感光设备，保护层可被印制成需要的图样。然后，用氯化铜蚀刻薄层100，以此来除去保护层，因此，制成了具有突出件143的薄层100。
图5A至图5E为过程图，图表是用于解释形成突出件的另一个典型方法，所述的突出件用于制造本发明所述的多层印刷配线板。
首先，如图5A所示，准备好一个两侧具有导电层101的平面薄层100，所述的两侧可导电，而且，如图5B所示，保护层形成在电镀层133。随后，导电薄膜101和电镀层133被蚀刻，以此来形成一个需要的图样。
接下来，如图5C所示，保护层151形成在薄层100的整个表面(两侧)，同时，开口152形成在保护层151上的要形成突出件153之处。然后，如图5D所示，在整个表面上都用到催化剂，并且，利用电镀来形成突出件153。另外，在铜的表面镀有钯，而且，通过化学镀层，形成突出件153。随后，如图5E所示，移去保护层151来制成具有突出件153的薄层100。
图6A至图6B为过程图，用于解释形成突出件的另一个典型方法，所述的突出件用于制造本发明所述的多层印刷配线板，同时，将参照图6A至图6B描述形成突出件的方法。
首先，如图6A所示，形成一个两侧具有导电薄膜101的平面薄层100，所述的两侧可导电。然后，在电镀层133上涂覆有图样保护层，同时，蚀刻导电薄膜101和电镀层133来形成需要的图样。
随后，如图6B所示，凸块163a被放置在如下位置，即：在电镀层133上，通过接线柱凸块粘结剂(stud bump bonder)而形成突出件163处。为了使得突出件163被放置在一个合适的高度，而将多个凸块163a堆叠。通过重复上述的过程，就形成了突出件163。
图7A至图7B为过程图，用于解释形成突出件的另一个典型方法，所述的突出件用于制造本发明所述的多层印刷配线板。
首先，如图7A所示，形成一个两侧具有导电薄膜101的平面薄层100，所述的两侧可导电。然后，在电镀层133上涂覆有保护层，同时，蚀刻导电薄膜101和电镀层133来形成需要的图样。
随后，如图7B所示，金属丝173a被放置在如下位置，即：在导电薄膜101上所形成的突出件173处。通过一个强电流发生器171，在金属丝173a和导电薄膜102(电镀层133)之间施加一个强电流。此时，熔化金属丝173a来形成突出件173。
本发明的实施例决不局限于上述的那些实施例。例如，当印刷配线板和预浸料坯被叠层时，很容易制成一个部件内置板(parts-built-in)，其中，可在印刷配线板上装配有例如IC的部件，在预浸料坯上形成有凹口。
如图4A至4E到如图7A至7B所示的用于制造突出件的方法中，为了描述的方便，而使用了平面薄层100，如图3A至3C所示，所述薄层的两侧面可导电；另外，也可使用其它薄层100，所述的薄层是利用图1A至1I和图2A至2E所示的制造方法制造而成。
如上所述，根据本发明，当制造一个多层印刷配线板时，在一个形成过程中来完成薄层之间的电连接(导电)，以此来简化制造过程和缩短制造时间，而且，在每一个薄层的任意位置处都可形成电连接，以此来增加配线的自由度和实现高密度配线。

Claims (22)

1．用于制造多层印刷配线板的方法，所述的方法是通过叠层薄层而形成的，其包括：
通过在一个绝缘基底的两侧上形成导电薄膜，而用于形成薄层的步骤；
用于在所述的薄层上开有多个导电孔的步骤；
用于在所述导电孔的内表面形成导电层的步骤，以使得所述薄层的两侧可导电，并填充所述的导电孔；
用于平整所述薄层表面的步骤；
用于将所述的导电薄膜印制成需要图样的步骤；
在所述导电薄膜的预定位置处，用于形成多个突出件的步骤；
用于形成许多具有多个通孔的连结件的步骤；
用于交替地叠层所述的薄层和所述的连结件的步骤，在叠层的同时，向所述的通孔中插入所述的突出件，并且，对叠层进行热压模。
2．如权利要求1所述的用于制造多层印刷配线板的方法，其特征在于：所述的导电孔是仅在所述薄层的一侧形成，以至于导电孔大致呈圆锥形，并在一侧具有宽端部。
3．如权利要求1所述的用于制造多层印刷配线板的方法，其特征在于：所述的导电孔是在所述薄层的两侧所形成，以至于导电孔的开口比其中部要大一些。
4．如权利要求1所述的用于制造多层印刷配线板的方法，其特征在于：所述的导电层是一个电镀金属层。
5．如权利要求2或3所述的用于制造多层印刷配线板的方法，其特征在于：所述的导电孔是一个圆锥形孔，并且，其通过激光束的聚集而形成。
6．用于制造多层印刷配线板的方法，所述的方法是通过叠层薄层而形成的，其包括：
通过在一个绝缘基底的两侧上形成导电薄膜，而用于形成薄层的步骤；
用于在所述的薄层上形成多个大致圆柱形导电孔的步骤；
为了使得所述薄层的两侧可导电，而在所述导电孔的内表面和所述导电薄膜上形成导电层的步骤；
用填充层来填充所述导电孔的步骤；
用于平整所述薄层表面的步骤；
用于按需要地将所述导电薄膜和所述导电层制成图样的步骤；
在所述导电薄膜的预定位置处，用于形成多个突出件的步骤；
用于形成许多具有多个通孔的连结件的步骤；
用于交替地叠层所述的薄层和所述的连结件的步骤，在叠层的同时，向所述的通孔中插入所述的突出件，并且，对叠层进行热压模。
7．如权利要求6所述的用于制造多层印刷配线板的方法，其特征在于：所述的导电层是一个电镀金属层。
8．如权利要求6所述的用于制造多层印刷配线板的方法，其特征在于：所述的填充层是一个UV油墨层或者是导电胶层。
9．如权利要求6所述的用于制造多层印刷配线板的方法，其特征在于：所述的连结件是预浸料坯。
10．如权利要求1或6所述的用于制造多层印刷配线板的方法，其特征在于：通过如下的步骤形成所述的突出件，即，在所述的导电薄膜上，形成具有和突出件的高度相同的导电突起形成的薄膜，同时，在所述突起形成的薄膜上形成有所述突出件之处，涂覆有保护层，而且，所述的突起形成的薄膜被蚀刻。
11．如权利要求1或6所述的用于制造多层印刷配线板的方法，其特征在于：通过如下的步骤形成所述的突出件，即，在所述薄层的整个表面都涂覆有保护层，同时，在保护层上的形成所述突出件之处，形成一开口，而且，所述开口用导电材料填充。
12．如权利要求1或6所述的用于制造多层印刷配线板的方法，其特征在于：通过如下的步骤形成所述的突出件，即，在所述的导电薄膜上的形成所述突出件之处，放置一由导电材料构成的凸块。
13．如权利要求1或6所述的用于制造多层印刷配线板的方法，其特征在于：通过如下的步骤形成所述的突出件，即，在所述的导电薄膜上的形成所述突出件之处，放置一金属丝。
14．如权利要求1或6所述的用于制造多层印刷配线板的方法，其特征在于：通过如下的步骤使得所述薄层可导电，即，在将被连结的所述突出件和所述导电薄膜之间涂覆有导电胶，同时，对被叠层过了的所述薄层和所述连结件进行热压。
15．如权利要求1或6所述的用于制造多层印刷配线板的方法，其特征在于：通过如下的步骤使得所述薄层可导电，即，在将被连结的所述突出件和所述导电薄膜的表面上形成有导电电镀层，同时，对被叠层过了的所述薄层和所述连结件进行热压。
16．通过叠层多个薄层和多个连结件而形成的多层印刷配线板，其特征在于：所述的薄层具有：
一个绝缘板，所述的绝缘板具有导电薄膜，同时，在其两侧可被按需要地印制图样；
一个导电孔，所述的导电孔贯穿所述薄层的两侧而形成；
一个导电层，所述的导电层形成在所述导电孔的内表面，从而，使得两侧的所述导电薄膜可导电，并且，使得所述导电孔被填充；
多个由导电材料构成的突出件，所述的突出件形成在所述导电薄膜的预定位置处；
所述连结件具有多个通孔；
多个薄层和多个连结件被交替地叠层，同时，将所述突出件插入所述通孔中。
17．如权利要求16所述的多层印刷配线板，其特征在于：所述导电孔是一个圆锥形孔，并且，在其一端，具有宽的开口表面。
18．如权利要求16所述的多层印刷配线板，其特征在于：在所述导电孔的两端侧具有比其中间部分大的开口面积。
19．通过叠层多个薄层和多个连结件而形成的多层印刷配线板，其特征在于：所述的薄层具有：
一个绝缘板，所述的绝缘板具有导电薄膜，同时，在其两侧可被按需要地印制图样；
一个大致圆柱形的导电孔，所述的导电孔贯穿所述薄层的两侧而形成；
一个具有预定图样的导电层，所述的导电层形成在所述导电孔和所述导电薄膜的内表面，由此，使得两侧的所述导电薄膜可导电；
一个用于填充所述导电孔的填充层；
多个由导电材料构成的突出件，所述的突出件形成在所述导电薄膜的预定位置处；
所述连结件具有多个通孔，而且，多个薄层和多个连结件被交替地叠层，同时，将所述突出件插入所述通孔中。
20．如权利要求19所述的多层印刷配线板，其特征在于：所述的填充层是一个UV油墨层或者是导电胶层。
21．如权利要求16或19所述的多层印刷配线板，其特征在于：所述突出件是一个凸块，该凸块由导电材料构成，其被放置在所述导电薄膜上的形成所述突出件之处。
22．如权利要求16或19所述的多层印刷配线板，其特征在于：所述连结件是预浸料坯。
CNB001289896A 1999-08-16 2000-08-16 多层印刷配线板和其制造方法 Expired - Fee Related CN1174664C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP229900/1999 1999-08-16
JP11229900A JP2001053438A (ja) 1999-08-16 1999-08-16 多層プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
CN1291858A true CN1291858A (zh) 2001-04-18
CN1174664C CN1174664C (zh) 2004-11-03

Family

ID=16899497

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001289896A Expired - Fee Related CN1174664C (zh) 1999-08-16 2000-08-16 多层印刷配线板和其制造方法

Country Status (6)

Country Link
US (1) US6637105B1 (zh)
JP (1) JP2001053438A (zh)
CN (1) CN1174664C (zh)
FI (1) FI20001797A (zh)
RU (1) RU2000121929A (zh)
TW (1) TW507509B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299550C (zh) * 2002-03-22 2007-02-07 Uht株式会社 叠层体的制造装置
CN104540323A (zh) * 2014-12-24 2015-04-22 昆山元茂电子科技有限公司 一种低成本印刷电路板制程工艺
CN107529292A (zh) * 2017-08-25 2017-12-29 深南电路股份有限公司 一种任意层互联pcb的制作方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6768064B2 (en) * 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
CN100419920C (zh) * 2006-07-06 2008-09-17 株洲南车时代电气股份有限公司 一种绝缘胶填充型多层复合母排加工定位方法
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP2009060151A (ja) * 2008-12-18 2009-03-19 Ibiden Co Ltd 積層配線板の製造方法
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
KR101119308B1 (ko) * 2009-02-03 2012-03-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8608046B2 (en) 2010-01-07 2013-12-17 Ethicon Endo-Surgery, Inc. Test device for a surgical tool
CN104409364B (zh) * 2014-11-19 2017-12-01 清华大学 转接板及其制作方法、封装结构及用于转接板的键合方法
EP3153315B1 (en) * 2015-10-05 2020-07-22 Outokumpu Oyj Method for manufacturing a welded component and use of the component
RU174053U1 (ru) * 2017-04-11 2017-09-27 Закрытое акционерное общество "Научно-производственное предприятие "Оптические и электронные комплексы и системы" Многослойная монтажная печатная плата
CN115052418B (zh) * 2022-08-15 2022-11-15 四川恩巨实业有限公司 多层pcb板的埋孔结构及其设置方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720324A (en) * 1985-10-03 1988-01-19 Hayward John S Process for manufacturing printed circuit boards
US4972050A (en) * 1989-06-30 1990-11-20 Kollmorgen Corporation Wire scribed circuit boards and methods of their manufacture
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
US5484647A (en) * 1993-09-21 1996-01-16 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
US5672226A (en) * 1995-10-11 1997-09-30 Delco Electronics Corporation Process of forming multilayer circuit boards
US5747358A (en) * 1996-05-29 1998-05-05 W. L. Gore & Associates, Inc. Method of forming raised metallic contacts on electrical circuits
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
JP3530170B2 (ja) * 2001-12-17 2004-05-24 三井金属鉱業株式会社 プリント回路板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299550C (zh) * 2002-03-22 2007-02-07 Uht株式会社 叠层体的制造装置
CN104540323A (zh) * 2014-12-24 2015-04-22 昆山元茂电子科技有限公司 一种低成本印刷电路板制程工艺
CN107529292A (zh) * 2017-08-25 2017-12-29 深南电路股份有限公司 一种任意层互联pcb的制作方法

Also Published As

Publication number Publication date
JP2001053438A (ja) 2001-02-23
CN1174664C (zh) 2004-11-03
FI20001797A (fi) 2001-02-17
US6637105B1 (en) 2003-10-28
TW507509B (en) 2002-10-21
RU2000121929A (ru) 2002-07-27
FI20001797A0 (fi) 2000-08-15

Similar Documents

Publication Publication Date Title
CN1174664C (zh) 多层印刷配线板和其制造方法
CN1115083C (zh) 印刷电路板的制造方法和制成印刷电路板
US7084509B2 (en) Electronic package with filled blinds vias
CN1096222C (zh) 印刷电路多层组件及其制作方法
CN1337145A (zh) 多层印刷电路板及其制造方法
JP2017143254A (ja) 積層埋込キャパシタを有する配線基板及びその製造方法
CN1464018A (zh) 一种导电粘结剂,一种多层印刷电路板和制作这种多层印刷电路板的方法
KR100728754B1 (ko) 범프를 이용한 인쇄회로기판 및 그 제조방법
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
KR20040014394A (ko) 코어 기판, 이것을 사용한 다층 회로 기판
CN1825581A (zh) 印刷电路板,倒装芯片球栅阵列板及其制造方法
CN1458815A (zh) 金属芯基板及其制造工艺
CN1731919A (zh) 以并行方式制造pcb的方法
KR100722739B1 (ko) 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
KR20110050515A (ko) 다층 인쇄 회로 기판용의 도금된 관통 구멍을 구비한 추가 기능의 단일 라미네이션 스택형 비아
CN1689382A (zh) 多层印刷电路板及其制造方法
JP2000299404A (ja) 多層配線基板及びその製造方法
JP2003179316A (ja) 放熱性に優れたプリント配線板の構造
CN111278237B (zh) 一种通孔填孔融合hdi加工工艺
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP2007208229A (ja) 多層配線基板の製造方法
CN1201645C (zh) 高集成度积层基材制造方法
CN1638612A (zh) 多层印刷布线板及其制造方法
CN1567551A (zh) 集成电路封装基板的实心导电过孔成形方法
CN220693390U (zh) 一种多层板材及电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041103

Termination date: 20130816