CN1567551A - 集成电路封装基板的实心导电过孔成形方法 - Google Patents
集成电路封装基板的实心导电过孔成形方法 Download PDFInfo
- Publication number
- CN1567551A CN1567551A CN 03139675 CN03139675A CN1567551A CN 1567551 A CN1567551 A CN 1567551A CN 03139675 CN03139675 CN 03139675 CN 03139675 A CN03139675 A CN 03139675A CN 1567551 A CN1567551 A CN 1567551A
- Authority
- CN
- China
- Prior art keywords
- conductive via
- solid
- film
- layer
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种集成电路封装基板的实心导电过孔成形方法，包括：a.在封装基板需要连接导通的两层线路面之一上贴附薄膜，在薄膜上对应实心铜导电过孔位置形成要求的导电过孔的孔形；b.通过电镀工艺在薄膜的导电过孔的孔形内形成实心铜柱，去除薄膜；c.涂敷绝缘介质，并通过磨板或图形转移工艺使实心铜柱端面暴露；d.在铜柱端面和绝缘介质面上沉积金属薄层，并通过图形电镀工艺在金属薄层上形成所需线路面；e.在新成形的线路面上重复上述步骤a－d的操作，完成多层绝缘层上相邻线路层图形之间的实心导电过孔连接。其通过简单、方便工艺实现实心导电过孔，进而实现基板不同线路层间电信号的连通，保证信号传输的完整性，并满足高可靠性要求。
Description
技术领域
本发明涉及集成电路封装基板制造技术，具体是一种集成电路封装基板中绝缘层上下两导线层互联所需的实心导电过孔成形方法。
背景技术
随着集成电路发展的小型化，对集成电路封装的要求也随之提高，其中对封装基板的要求更向着轻，薄，短，小的方向发展，并保证良好的电性能和热性能。为达到以上的要求，尺寸更小的高可靠性导电过孔，对布线的密度和封装后的电、热性能有着很大的影响。
众所周知，IC封装基板上必须有若干导电过孔用来连接相绝缘层上下相邻导线层面的电路。而传统的导电过孔的制作方法之一是机械成孔，如冲床或钻床，在基板上冲出或钻出所需要的通孔，然后通过沉铜、电镀工艺形成空心的导电过孔，参照图1，图中各部分是基板1、下层导线面2、绝缘层3、空心导电过孔4、上层导线面5，这种空心导电过孔对后续的工艺流程会有很大的负面影响，例如在空心导电过孔成形后的线路图形转移过程，由于空心通孔造成的基板表面的凸凹不平会造成感光抗蚀膜贴附不好，易造成线路缺陷。另外这种通孔对布线设计会有很大的影响，使球拍上布孔受到限制，使叠孔等特殊的布线结构不能实现，从而制约了布线密度的提高。
导电过孔的制作方法二是目前利用光学成像绝缘介质或利用激光成孔技术制作的盲导电过孔和埋导电过孔。盲、埋导电过孔的制作方法是通过图形转移技术在感光绝缘介质材料上形成露出介质层下面铜层的微凹坑，或通过激光烧蚀技术直接在绝缘介质层上形成露出介质层下面铜层的微凹坑，然后通过沉铜、电镀工艺形成盲、埋式的导电过孔，如图2所示(图中，1-基板；2-下层导线面；3-绝缘层；5-上层导线面；6-盲导电过孔；7-埋导电过孔)，盲、埋导电过孔由于其工艺的特点，孔形控制困难，经常造成孔底变大(倒置漏斗形)，导致后续的孔金属化工艺困难，导电过孔的可靠性不稳定。另外盲、埋导电过孔在加工成形后会自然凹陷，如果在孔上需要继续制作导线图形的话，必须要应用专门的塞孔或电镀工艺将凹陷填平，才能实现叠孔、球拍上布孔等特殊的布线结构。
对于通孔式导电过孔或盲、埋导电过孔，目前也有通过反向脉冲电镀等特殊工艺将空心或凹陷导电过孔电镀为实心导电过孔，但其存在需使用特殊电镀设备，成本高并且效率较低的问题。
发明内容
鉴于现有空心通孔式导电过孔或凹陷的盲埋导电过孔导致集成电路封装基板出现的上述问题，本发明提供一种集成电路封装基板的实心导电过孔成形方法，通过简单、方便的工艺实现实心导电过孔，从而实现集成电路封装基板不同的导线层间的电信号的导通，保证信号传输的完整性，并满足高可靠性要求。
本发明的集成电路封装基板的实心导电过孔成形方法，包括如下步骤：
a在集成电路封装基板需要导通连接的绝缘介质层上下两层导电线路面之一上，贴附薄膜，在薄膜上对应实心铜导电过孔位置形成要求的导电过孔的孔形；
b、通过电镀工艺在薄膜的导电过孔的孔形内形成实心铜柱，去除薄膜；
c、在形成铜柱后的导电线路面上涂敷绝缘介质，并使所述的实心铜柱端面暴露；
d、在暴露的实心铜柱端面和绝缘介质面上沉积金属薄层，并通过图形电镀工艺或整板电镀加图形蚀刻工艺在金属薄层上形成所需线路面；
e、在新成形的线路面上重复上述步骤a-d的操作，完成多层绝缘层上相邻线路层图形之间的实心导电过孔连接。
本发明与现有技术相比较具有如下优点：
采用本发明方法能够实现集成电路封装基板导线层间的实心导电过孔连接，此种连接与传统机械成孔技术形成的贯通空心导电过孔连接相比较面积占用更小，且孔上下对应线路球拍保留完整，未被过孔破坏，相应的电气性能表现也更为优良。本发明方法可以形成小尺寸的电路基板层间的实心铜柱，而机械成孔对小于100微米过孔加工几乎不能实现。
与传统的盲孔和埋孔比较，采用本技术可以实现层间的实心铜柱连通结构，形成与线路面共面(磨刷暴露铜拄工艺)或凹陷很浅(图形转移暴露铜拄工艺)的导电过孔连接，其后续的线路成形工艺相对容易实现。另外，本发明的实心铜导电过孔避免了传统盲、埋孔工艺容易产生的孔底变大(倒置漏斗形)的问题，提高了过孔连接的可靠性。
虽然采用特殊的电镀工艺也可以实现以上实心孔的连接结构，但本发明的实现过程与之完全不同，仅用常规的传统工艺就可以完成实心铜导电过孔连接结构，较之更简便可行，具有较低的实现成本。
附图说明
图1为机械钻孔形成的导电过孔结构剖面示意图；
图2为传统盲、埋导通过孔结构剖面示意图；
图3为本发明实现的实心导通过孔结构剖面示意图；
图4实施步骤1，电镀电流导通层剖面示意图；
图5实施步骤2，薄膜上形成实心导电过孔形后的剖面示意图；
图6实施步骤3，铜拄形成后的剖面示意图；
图7实施步骤4，涂敷绝缘介质层后的剖面示意图；
图8实施步骤5，感光绝缘层中铜拄端面暴露后的剖面示意图；
图9实施步骤5，非感光绝缘层中铜拄端面暴露后的剖面图；
图10实施步骤6，将导线图形转移到感光薄膜后的剖面图；
具体实施方式
以下结合附图对本发明方法进一步说明。
图3为本发明方法制作的实心导电过孔成形后的剖面图。其中，(1)为基板，(2)为下层线路面，(5)为上层线路面，(3)为绝缘层，(8)为实心导电过孔。
本发明基板的实心导电过孔成形主要过程如下：
a、在基板(1)需要导通连接的绝缘介质层下层电线路面(2)上贴附感光薄膜，采用掩膜、曝光、显影为特征的图形转移技术在感光薄膜上对应实心铜导电过孔位置形成要求的导电过孔的孔形；
或在下层电线路面(2)上贴附非感光薄膜，采用激光打孔工艺在非感光薄膜上对应实心铜导电过孔位置形成要求的导电过孔的孔形。
b、通过电镀工艺在薄膜的导电过孔的孔形内形成实心铜柱，然后去除干膜。
c、在形成实心铜柱后的导电线路面上涂敷绝缘介质，并使所述的实心铜柱端面暴露出绝缘介质层。
若以感光材料作绝缘介质层时，采用传统的掩膜、曝光、显影为特征的图形转移方法使实心铜柱端面暴露出绝缘层。
当采用非感光材料作绝缘介质层时，采用传统的板面磨刷工艺使实心铜柱端面暴露出绝缘层。
d、在暴露的实心铜柱端面和绝缘介质面上沉积金属薄层，并应用图形电镀工艺或整板电镀加图形蚀刻工艺在薄金属层上形成所需线路面，完成实心导电过孔的连接。然后用微蚀工艺将导线图形间的沉积金属薄层去除。
具体实施例中，可在暴露的实心铜柱端面和绝缘介质面上通过成熟的化学沉铜方法沉积薄铜层。
e、在新成形的线路面上重复上述步骤a-d的操作，完成多层绝缘层上相邻线路层图形之间的实心导电过孔连接。
具体的实施步骤是：
1.电镀电流导通层的形成
参照图4，对于基板(1)上需要形成实心导电过孔的某些导线图形(2)，由于某些导线图形(2)可能是与基板(1)板边的电镀夹点图形没有电连接，因此需要通过金属化学沉积工艺在整个基板面上沉积一层薄的金属沉积层(9)，形成所有孤立导线图形间的导电连接，。
2.薄膜上实心导电过孔形的形成
如图5所示，在基板(1)上通过贴膜设备将薄膜(10)贴在基板(1)上由步骤1所形成的金属沉积层(9)上。薄膜(10)可以用可感光的感光薄膜(如感光抗蚀膜)，或非感光的薄膜。对于感光薄膜，利用掩膜、曝光、显影在薄膜(10)上形成导电过孔形(11)；对于非感光薄膜，利用激光热蚀孔技术在薄膜(10)上形成导电过孔形(11)。
3.实心铜柱的电镀、薄膜和金属沉积层的去除
利用电镀工艺在薄膜上形成的导电过孔的孔内电镀铜柱(12)，然后在退膜药水中将薄膜(10)去除，在铜蚀刻药水中将暴露出的金属沉积层(9)去除，便得到图6所示的实心铜柱结构。
4.涂敷绝缘介质层
完成步骤3后，利用丝印机等涂敷设备将油墨状的绝缘介质材料(3)涂敷在形成铜拄(12)的导线图形(2)所在的导线层面上。用烘烤设备将油墨状的绝缘介质固化成半固化状态，见图7所示。
上述绝缘介质材料可以选用常规的感光绝缘材料，如美国乐思公司出产的ENVISION PDD-9016感光绝缘树脂；也可以选用常规的非感光绝缘材料，如日本太阳油墨公司出产的HRP-700系列绝缘树脂等。
5.绝缘介质层内铜柱端面的暴露
a.感光绝缘介质层内铜柱端面的暴露
参照图8，步骤4中所用的绝缘材料为可感光绝缘材料时，可采用掩膜、曝光、显影工艺将铜柱端面暴露。
b.非感光绝缘介质层内铜拄端面的暴露
步骤4中所用的绝缘材料为非感光绝缘材料时，可利用磨板机对板面进行磨刷处理，使铜柱端面如图9暴露。
6.板面金属化及线路形成
应用金属化学沉积工艺在整个板面沉积一层薄的金属沉积层，并利用贴膜工艺在薄金属沉积层面上贴感光薄膜(13)，再利用掩膜、曝光、显影工艺在感光薄膜(13)上形成所需导线图形，见图10。
然后利用电镀工艺在感光薄膜形成的图形上完成图形电镀，并用步骤3中相同的工艺将感光薄膜(13)和金属沉积层(9)去除后就结束整个工艺过程，得到图3所示的实心导电过孔(8)和所需的绝缘层(3)上导线图形(5)结构。
在新成形的线路面上重复上述步骤1-6的操作，即可完成多层绝缘层上相邻线路层图形之间的实心导电过孔连接。
Claims (6)
1、一种集成电路封装基板的实心导电过孔成形方法，其特征是包括如下步骤：
a在集成电路封装基板需要导通连接的绝缘介质层上下两层导电线路面之一上，贴附薄膜，在薄膜上对应实心铜导电过孔位置形成要求的导电过孔的孔形；
b、通过电镀工艺在薄膜的导电过孔的孔形内形成实心铜柱，去除薄膜；
c、在形成铜柱后的导电线路面上涂敷绝缘介质，并使所述的实心铜柱端面暴露；
d、在暴露的实心铜柱端面和绝缘介质面上沉积金属薄层，并通过图形电镀工艺或整板电镀加图形蚀刻工艺在金属薄层上形成所需线路面；
e、在新成形的线路面上重复上述步骤a-d的操作，完成多层绝缘层上相邻线路层图形之间的实心导电过孔连接。
2、据权利要求1所述的方法，其特征是：步骤a中采用感光薄膜贴附在导电线路面上时，采用图形转移方法在实心导电过孔位置的感光薄膜上形成导电过孔的孔形。
3、根据权利要求1所述的方法，其特征是：步骤阿a中采用非感光薄膜贴附在导电线路面上时，通过激光打孔在实心导电过孔位置的非感光薄膜上形成导电过孔的孔形。
4、根据权利要求1所述的方法，其特征是：步骤c中采用感光材料作绝缘介质层时，采用掩膜、曝光、显影为特征的图形转移方法使实心铜柱端面暴露出绝缘层。
5、根据权利要求1所述的方法，其特征是：步骤c中采用非感光材料作绝缘介质层时，采用板面磨刷工艺使实心铜柱端面暴露出绝缘层。
6、根据权利要求1所述的方法，其特征是：步骤d中在暴露的实心铜柱端面和绝缘介质面上通过化学沉铜方法沉积薄铜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031396755A CN100505195C (zh) | 2003-06-30 | 2003-06-30 | 集成电路封装基板的实心导电过孔成形方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031396755A CN100505195C (zh) | 2003-06-30 | 2003-06-30 | 集成电路封装基板的实心导电过孔成形方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1567551A true CN1567551A (zh) | 2005-01-19 |
| CN100505195C CN100505195C (zh) | 2009-06-24 |
Family
ID=34470661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031396755A Expired - Fee Related CN100505195C (zh) | 2003-06-30 | 2003-06-30 | 集成电路封装基板的实心导电过孔成形方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100505195C (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101286454B (zh) * | 2007-04-10 | 2011-03-30 | 上海美维科技有限公司 | 印制电路板的制作方法 |
| CN103781293A (zh) * | 2012-10-18 | 2014-05-07 | 北大方正集团有限公司 | Pcb的盲孔制作方法 |
| CN104768336A (zh) * | 2014-12-17 | 2015-07-08 | 安捷利电子科技（苏州）有限公司 | 一种层间互连工艺 |
| CN111741604A (zh) * | 2020-07-04 | 2020-10-02 | 吉安满坤科技股份有限公司 | 一种汽车印制电路板的制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101716744B (zh) * | 2009-11-12 | 2012-01-18 | 博敏电子股份有限公司 | 无环盲孔高密度互连印制线路板板面整平的方法 |
-
2003
- 2003-06-30 CN CNB031396755A patent/CN100505195C/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101286454B (zh) * | 2007-04-10 | 2011-03-30 | 上海美维科技有限公司 | 印制电路板的制作方法 |
| US8277668B2 (en) | 2007-04-10 | 2012-10-02 | Shanghai Meadville Science & Technology Co., Ltd. | Methods of preparing printed circuit boards and packaging substrates of integrated circuit |
| CN103781293A (zh) * | 2012-10-18 | 2014-05-07 | 北大方正集团有限公司 | Pcb的盲孔制作方法 |
| CN104768336A (zh) * | 2014-12-17 | 2015-07-08 | 安捷利电子科技（苏州）有限公司 | 一种层间互连工艺 |
| CN104768336B (zh) * | 2014-12-17 | 2016-08-31 | 安捷利电子科技（苏州）有限公司 | 一种层间互连工艺 |
| CN111741604A (zh) * | 2020-07-04 | 2020-10-02 | 吉安满坤科技股份有限公司 | 一种汽车印制电路板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100505195C (zh) | 2009-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101286454B (zh) | 印制电路板的制作方法 | |
| CA2160501C (en) | Laminar stackable circuit board structure and manufacture | |
| CN1029274C (zh) | 具有平面构图表面的多片组件和集成电路衬底 | |
| CN100568489C (zh) | 电路模块及其制造方法 | |
| US6098282A (en) | Laminar stackable circuit board structure with capacitor | |
| KR101086828B1 (ko) | 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법 | |
| CN1107336C (zh) | 多层电路基片及其制造方法 | |
| CN1458815A (zh) | 金属芯基板及其制造工艺 | |
| EP0450381B1 (en) | Multilayer interconnection structure | |
| CN1905141A (zh) | 半导体装置及其制造方法 | |
| CN1691314A (zh) | 倒装球栅阵列封装基板及其制作工艺 | |
| TW587322B (en) | Substrate with stacked via and fine circuit thereon, and method for fabricating the same | |
| CN101160024A (zh) | 嵌入元件式印刷电路板的制造方法 | |
| CN1221551A (zh) | 具有通孔矩阵夹层连接的多层电路及其制造方法 | |
| CN107666782A (zh) | 具厚铜线路的电路板及其制作方法 | |
| CN1567551A (zh) | 集成电路封装基板的实心导电过孔成形方法 | |
| CN1301544C (zh) | 半导体装置的制造方法 | |
| EP0713358A2 (en) | Circuit board | |
| US12016119B2 (en) | Method for manufacturing multilayer printed circuit board | |
| CN1201645C (zh) | 高集成度积层基材制造方法 | |
| KR100462835B1 (ko) | 금속 범프를 이용한 인쇄 회로 기판 제조 방법 | |
| CN1567552A (zh) | Ic封装基板的电镀引线布设处理方法及电镀引线结构 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| CN115332220B (zh) | 一种实现芯片互连封装结构及其制作方法 | |
| KR100450590B1 (ko) | 빌드업 인쇄 회로 기판의 절연층 표면 상에 금속 전도층형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090624 Termination date: 20200630 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |