KR101086828B1 - 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법 - Google Patents

매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법 Download PDF

Info

Publication number
KR101086828B1
KR101086828B1 KR1020090116879A KR20090116879A KR101086828B1 KR 101086828 B1 KR101086828 B1 KR 101086828B1 KR 1020090116879 A KR1020090116879 A KR 1020090116879A KR 20090116879 A KR20090116879 A KR 20090116879A KR 101086828 B1 KR101086828 B1 KR 101086828B1
Authority
KR
South Korea
Prior art keywords
circuit board
circuit pattern
insulating layer
printed circuit
layer
Prior art date
Application number
KR1020090116879A
Other languages
English (en)
Other versions
KR20110060325A (ko
Inventor
안치희
이상명
서영욱
김진수
윤성운
남명화
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090116879A priority Critical patent/KR101086828B1/ko
Priority to CN201010588017.5A priority patent/CN102083280B/zh
Priority to US12/956,545 priority patent/US9265161B2/en
Priority to JP2010267273A priority patent/JP5291078B2/ja
Priority to TW099141490A priority patent/TWI412309B/zh
Publication of KR20110060325A publication Critical patent/KR20110060325A/ko
Application granted granted Critical
Publication of KR101086828B1 publication Critical patent/KR101086828B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

본 발명은 매립형 인쇄회로기판 및 이를 이용한 다층인쇄회로기판의 구조 및 그 제조공정에 관한 것으로, 특히 감광물질층이 적층된 절연층을 레이저 패터닝하여 절연층 일부가 식각되는 회로패턴영역을 형성하는 1단계와 상기 회로패턴영역을 도금물질로 충진하여 회로패턴을 형성하는 2단계를 포함하는 매립형 인쇄회로기판의 제조공정을 특징으로 한다.
본 발명에 따르면, 매립형 인쇄회로기판의 제조공정에 있어, 레이저를 이용하여 감광성물질층 및 절연층을 동시 또는 순차로 식각하여 회로패턴을 형성할 수 있도록 해 미세패턴의 구현은 물론 공정을 간소화할 수 있으며, 특히 매립형 인쇄회로기판을 이용하여 다층 인쇄회로기판을 구현함에 있어서의 내층회로와의 정렬(Align)의 정밀성을 구현할 수 있어 제품의 신뢰성 및 공정의 수율을 높일 수 있는 효과가 있다.
인쇄회로기판, 매립(Buried) 구조

Description

매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법{Half Buried PCB, Multi-Layer PCB and Fabricating Method of the same}
본 발명은 인쇄회로기판의 제조방법 및 이에 따른 인쇄회로기판의 구조에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄형성시킨 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉 여러 종류의 많은 전자부품을 평판 위에 밀집 탑재하기 위해, 각 부품의 장착위치를 확정하고, 부품을 연결하는 회로라인(line pattern)을 평판 표면에 인쇄하여 고정한 회로기판을 의미한다.
이러한 인쇄회로기판의 제조방법은 높은 생산성과 저렴한 제조비용의 장점이 있는 포토 리소그래피법 (photo-lithography process)을 이용하고 있다. 이러한 포토 리소그래피법을 이용하여 인쇄회로기판을 제조하는 방법으로 서브트랙티브법 (subtractive process), 풀어디티브법 (full additive process) 및 세미어디티브법 (semi-additive process) 등을 사용하고 있다. 특히, 이 중에서, 세미어디티브법이 가장 미세한 회로패턴을 형성할 수 있어서 주목받고 있다. 구체적으로는 도 1a에 도시된 것처럼 서브트랙티브법은 (a)절연층(1)의 상부에 금속재료층(2)을 형성하고, (b) 상기 금속재료층(2)의 상부에 포토레지스트(3)를 도포고, 노광, 현상을 통해 패터닝을 실시한 후,(c) 금속재료에 대한 에칭을 실시하여 회로패턴을 형성하고, (d) 포토레지스트를 제거하는 공정으로 이루어진다.
또는, 도 1b에서처럼, 세미어디티브 법은 구체적으로는, (a) 절연층(1)의 상부에 시드층(5)을 형성하고, (b) 상기 시드층(5) 상에 포토레지스트(3)을 패터닝하고, (c) 이후에 금속물질을 충진하여 회로패턴(3)을 형성한 후, (d) 감광성 물질을 제거하고, 시드층(5)을 제거하여 (e) 완성하는 단계로 구성된다.
그러나 위와 같은 종래의 방식은 포토 리소그래피 중의 패턴의 형태변화 및 미세회로에서의 재료의 밀착문제 등으로 인해 미세회로에서의 신뢰성 확보가 어려운 문제가 있다.
최근 반도체 칩의 고밀도화 및 신호전달속도의 고속화에 따라 회로의 미세화 및 높은 전기특성, 고신뢰성, 고기능성 인쇄회로기판 기술이 요구되고 있으며, 이러한 기술요구에 대응하기 위한 기술로 도 1c와 같이 회로패턴 절연체 속에 묻혀 있는 매립구조의 인쇄회로 기판이 고려되고 있다.
종래의 매립구조의 인쇄회로기판의 제조방법은, 구체적으로 (a)금속층(20)의 표면과 이를 지지하는 절연층(10)으로 구성된 캐리어 기판을 준비하고, (b) 상기 금속층(20) 상에 감광성 물질(30)을 도포하여 패터닝하고, (c) 금속물질(40)을 충진한 후, (d) 감광물질을 제거하여 회로패턴을 형성한다. (e) 이후, 회로패턴이 형성된 기판을 거꾸로 뒤집어 절연층(50) 상에 어라인한 후, (f) 프레스로 압착하여 회로를 매립하고, (g~h) 캐리어기판인 절연층과 시드층을 제거하는 공정으로 이루어진다.
그러나 이러한 종래의 매립형 인쇄회로기판의 제조공정은 공정이 복잡하고, 회로를 절연층에 매립하는데 층간 어라인먼트(alignment)가 어려워 다층 기판으로 제조하는데 한계를 드러내고 있다.
본 발명은 상술한 과제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 매립형 인쇄회로기판의 제조공정에 있어, 레이저를 이용하여 감광성물질층 및 절연층을 동시 또는 순차로 식각하여 회로패턴을 형성할 수 있도록 해 미세패턴의 구현은 물론 공정을 간소화할 수 있으며, 특히 매립형 인쇄회로기판을 이용하여 다층 인쇄회로기판을 구현함에 있어서의 내층회로와의 정렬(Align)의 정밀성을 구현할 수 있어 제품의 신뢰성 및 공정의 수율을 높일 수 있는 제조공정 및 이에 의한 인쇄회로기판을 제공하는 데 있다.
상술한 과제를 해결하기 위한 구성으로서 본 발명은 감광물질층이 적층된 절연층을 레이저 패터닝하여 절연층 일부가 식각되는 회로패턴영역을 형성하는 1단계; 상기 회로패턴영역을 도금물질로 충진하여 회로패턴을 형성하는 2단계; 를 포함하는 매립형 인쇄회로기판의 제조방법을 제공한다.
특히, 상술한 상기 1단계의 상기 회로패턴 영역의 형성은, 상기 감광성 물질층 전부를 식각하고, 절연층의 표면 이하로 오목한 패턴을 형성하는 공정인 것을 특징으로 한다.
또한, 상술한 회로패턴 영역의 형성은, 상기 감광성물질층과 절연층을 순차로 또는 동시에 식각하는 공정으로 구현할 수 있다.
본 발명에 따른 제조공정에서 상기 2단계는, a 1) 상기 회로패턴영역이 형성 된 절연층에 금속 시드층을 형성하는 단계; a 2) 상기 회로패턴영역을 금속물질로 충진 하는 단계; 를 포함하여 이루어질 수 있다.
이 경우 상기 a 1) 단계의 상기 금속 시드층은 Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자물질로 구현할 수 있다.
아울러, 상기 a 2) 단계의 상기 금속물질은 Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함하는 성분으로 형성할 수 있다.
또한, 상술한 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 구현할 수 있다.
본 발명에 따른 제조공정은 상기 2단계 이후에, 상기 회로패턴 상부 면의 금속 시드층과 감광성물질층을 제거하는 3단계를 더 포함할 수 있다. 특히, 상기 3단계는, 상기 감광성물질층의 제거 전에 회로패턴이 형성된 절연층의 상부 면을 연마하는 공정을 더 포함하여 이루어질 수 있다.
상술한 본 발명에 따른 매립형 인쇄회로기판의 제조공정에 사용되는 상기 절연층은, 캐리어층 상에 절연 부재가 적층된 구조의 기판을 이용할 수 있다.
상술한 제조공정에 의해 제조된 매립형 인쇄회로기판을 이용하여 다층 인쇄회로기판을 제조하는 공정을 설명한다.
본 발명에 따른 다층 인쇄회로기판의 제조공정은 절연층의 상부면 또는 하부 면에 회로패턴이 형성된 내층회로기판과, 절연층의 내부로 회로패턴의 일부가 매립된 구조의 상술한 공정에 의해 제조되는 매립형 인쇄회로기판을 어라인하여 적층 하여 제조될 수 있다.
특히, 상기 내층회로기판의 양면에 회로패턴이 형성되는 경우, 상기 매립형 인쇄회로기판의 회로패턴을 내층회로기판의 양면에 각각 어라인하여 적층 하는 것이 바람직하다.
이하에서는 본 발명에 따른 다층 인쇄회로기판의 다른 제조공정 실시예를 설명한다.
구체적으로는, 본 실시예에 따른 다층 인쇄회로기판의 제조공정은 절연층의 상부면 또는 하부 면에 회로패턴이 형성된 내층회로기판상에 절연층을 형성하는 11단계; 상기 절연층 상에 감광성물질층을 적층하고 패터닝하여 절연층 일부가 식각되는 회로패턴영역을 형성하는 12단계; 상기 회로패턴영역을 도금물질로 충진하여 회로패턴을 형성하는 13단계; 를 포함하여 구현될 수 있다.
특히, 이 경우 상기 12단계의 상기 회로패턴 영역의 형성은, 상기 감광성물질층 전부를 식각하고, 상기 절연층의 표면 이하로 오목한 패턴을 형성하는 공정으로 구현할 수 있으며, 상기 회로패턴 영역의 형성은 레이저 가공에 의해 구현됨이 바람직하다.
상술한 제조공정에 의해 제조되는 인쇄회로기판의 구조는 다음과 같다.
구체적으로는, 본 발명에 따른 제조공정에 의해 제조되는 매립형 인쇄회로기판은 절연층 상에 회로패턴이 형성되되, 상기 회로패턴의 일부가 상기 절연층 표면 내부로 매립된 구조를 구비할 수 있다. 이 경우 상기 회로패턴은 Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함하는 성분으로 이루어질 수 있다.
또한, 본 발명에 따른 매립형 인쇄회로기판은 상기 회로패턴의 상부 면을 제외한 면에는 금속 시드층이 형성된 구조일 수 있다. 이 경우 상기 금속 시드층은 Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자물질로 이루어질 수 있다.
또한, 본 발명에 따른 상술한 매립형 인쇄회로기판을 이용하여 다층 인쇄회로기판을 제조할 수 있으며, 이는 절연층의 상면 또는 하면에 형성되는 제1회로패턴을 구비한 내층회로기판; 상기 내층회로기판의 상부 또는 하부에 적층되는 외층회로기판;을 포함하되, 상기 외층회로기판에 형성되는 제2회로패턴의 일부가 제2절연층의 표면 내부로 매립된 구조를 구비하는 것을 특징으로 한다.
특히, 상술한 다층 인쇄회로기판은 상기 제1 및 제2회로패턴은 Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함하는 성분으로 이루어질 수 있다.
아울러, 상기 제2회로패턴은, 상기 제2회로패턴의 상부 면을 제외한 면에는 금속 시드층이 형성된 구조를 구비할 수 있으며, 이 경우 상기 금속 시드층은 Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자물질로 이루어질 수 있다.
본 발명에 따르면, 매립형 인쇄회로기판의 제조공정에 있어, 레이저를 이용하여 감광성물질층 및 절연층을 동시 또는 순차로 식각하여 회로패턴을 형성할 수 있도록 해 미세패턴의 구현은 물론 공정을 간소화할 수 있으며, 특히 매립형 인쇄회로기판을 이용하여 다층 인쇄회로기판을 구현함에 있어서의 내층회로와의 정렬(Align)의 정밀성을 구현할 수 있어 제품의 신뢰성 및 공정의 수율을 높일 수 있는 효과가 있다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명은 매립형 인쇄회로기판과 이를 이용한 다층 인쇄회로기판을 제조함에 있어, 감광물질과 절연층을 레이저 가공하여 회로패턴을 형성할 수 있도록 해, 공정의 신속성과 완성 제품의 신뢰성을 높일 수 있도록 함을 그 요지로 한다.
1. 매립형 인쇄회로기판의 제조공정
도 2a 및 도 2b는 본 발명에 따른 매립형 인쇄회로기판의 제조순서도 및 공정도를 도시한 것이다.
도시된 바와 같이 본 발명에 따른 매립형 인쇄회로기판의 제조공정은 크게 감광물질층이 적층된 절연층을 레이저 패터닝하여 절연층 일부가 식각되는 회로패턴영역을 형성하는 1단계와 상기 회로패턴영역을 도금물질로 충진하여 회로패턴을 형성하는 2단계를 포함하여 구성된다. 이후 감광성물질층을 제거하는 단계를 더 포함할 수 있다.
구체적으로는, 우선, S 1~ S 2단계로, 본 발명에 따른 제조공정은 우선 캐리어층인 금속층(20)과 절연층(120) 상에 감광성물질층(130)을 형성한다. 상기 감광성물질층(130)의 형성은 코팅 또는 라미네이션법이 사용될 수 있다.
이후, S 3단계에서 레이저를 이용하여 상기 감광성물질층(130)과 절연층의 일부 영역을 식각하여 회로패턴영역을 형성한다. 즉 회로패턴이 형성될 영역을 형성함에 레이저를 이용하여 감광성물질층 부분(T3)은 전부 식각하고, 절연층은 일부(T2)만 식각한다. 상기 절연층의 표면에서 오목한 패턴으로 식각되는 두께(T2)는 추후 회로패턴의 일부분이 매립될 영역이 된다(전체 절연층의 두께=T1+T2). 아울러 상기 감광성물질층과 절연층은 레이저를 통해 순차로 또는 동시에 식각하여 가공할 수 있다.
S 4단계에서, 이후 상기 회로패턴영역이 형성된 절연층과 감광성물질층 상에 시드층(140)을 형성한다. 상기 시드층은 Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자물질로 형성할 수 있다. 여기서 상기 전도성 고분자물질은 상기 전도성 고분자는 폴리아세틸렌, 폴리피롤, 폴리티오펜, 폴리(3-알킬티오펜), 폴리페닐렌설파이드, 폴리페닐렌비닐렌, 폴리티에닐렌비 닐렌, 폴리페닐렌, 폴리이소티아나프탈렌, 폴리아줄렌, 폴리퓨란 및 폴리아닐린으로 이루어진 군으로부터 선택되는 적어도 하나인 것이 바람직하다. 형성방법으로는 전도성 고분자의 단량체를 함유하는 용액과 산화중합제 용액을 이용하여 전도성 고분자층을 형성시킬 수 있다. 즉, 일례로 전도성 고분자 단량체로는 상기 전도성 고분자의 단량체로는 아세틸렌치환체(acetylene), 피롤(pyrrole), 티오펜(thiophene), 3-알킬티오펜(3-alkylthiophene), 페닐렌설파이드(phenylene sulfide), 페닐렌비닐렌(phenylene), 티에닐렌비닐렌(thienylenevinylene), 페닐렌(phenylene), 이소티아나프텐(isothianaphthene), 아줄렌(azulene), 퓨란(furan), 아닐린(aniline) 및 이들의 유도체 중 어느 하나를 선택하여 사용할 수 있다. 상기 전도성 고분자의 단량체 용액에는 선택적으로 유기실란계 커플링제를 더욱 첨가하여 사용할 수 있다.
이후 S 5단계에서는, 상기 금속 시드층(140)이 형성된 회로패턴영역에 금속물질을 충진하여 회로패턴(150)을 형성한다. 상기 회로패턴(150)을 형성하는 물질은 Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함하는 성분을 이용할 수 있다. 상기 회로패턴을 형성하는 금속물질의 충진방법은 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진할 수 있다.
이후, S 6단계에서는 충진된 회로패턴(150)의 상부 면을 플래쉬 에칭 또는 연마 등의 공정을 통해 식각하는 단계를 포함할 수 있도록 한다. 에칭의 정도는 상기 감광성물질층(130)의 표면이 드러날 때까지 상기 회로패턴(150)의 상부면과 감 광성물질층(140)의 상부 면에 적층된 시드층을 제거하게 된다.
그리고 다음으로, 상기 감광성물질층(130)을 제거하여 인쇄회로기판을 완성한다. 이 경우 완성된 본 발명에 따른 인쇄회로기판은 S 7단계에 도시된 것과 같이, 각각의 회로패턴(150)의 일부 영역이 상술한 오목한 패턴 두께(T 2)만큼 절연층(110)에 매립된 구조로 형성되게 된다. 또한, 상기 회로패턴의 상부 면을 제외한 회로패턴의 하부면, 측면에는 금속 시드층(140)이 형성되게 된다. 물론, 이 경우 회로패턴 물질과 금속시드층의 물질이 동일한 경우에는 이러한 구성부분의 경계가 불명확할 수 있으나, 서도 상이한 물질로 형성시키는 경우에는 각 층의 성분에서 차이가 나게 된다. 도시된 캐리어층(120)은 추후 제거된다.
2. 다층 인쇄회로기판의 제조공정
상술한 본 발명에 따른 바람직한 일 실시예서의 매립형 인쇄회로기판을 이용하여 다층 인쇄회로기판을 제조하는 공정을 설명하기로 한다.
도 3을 참조하면, 우선 상술한 제조공정 단계 S 1~S 7단계로 인해 형성된 매립형 인쇄회로기판을 준비한다(P 1단계). 물론 이 경우 절연층의 특성에 따라 상기 캐리어층(120)은 제거된 상태로 이용할 수 있다.
그리고 상기 매립형 인쇄회로기판과 어라인 되는 내층회로기판을 정렬하고, 이를 열과 압력을 가하는 프레스 가공하여 다층 인쇄회로기판을 형성할 수 있다. 상기 내층회로기판은 절연층(160)의 상부면 또는 하부 면에 소정의 회로패턴(170) 이 형성된 구조를 구비할 수 있다. 이 경우 내층회로기판에 형성된 회로패턴 이외의 홈 영역에는 상기 매립형 인쇄회로기판의 절연층이 삽입될 수 있도록 함이 바람직하다.
이와 같은 제조공정으로 제조되는 본 발명에 따른 다층 인쇄회로기판의 구조는 P 3단계의 도면에 도시된 것과 같이, 중심부에는 소정의 회로패턴(170)(이하, '제1회로패턴'이라 한다. 그리고 외각 부의 절연층의 표면에는 제2회로패턴(150)이 절연층이 표면 내부로 일정부분 삽입된 구조의 회로패턴이 형성되게 된다. 특히 상기 제2회로패턴(130)은 상부 면을 제외한 측면부 및 하부 면에는 금속 시드층이 형성되는 구조로 형성될 수 있다. 또한, 이 경우 회로패턴 물질과 금속시드층의 물질이 동일한 경우에는 이러한 구성부분의 경계가 불명확할 수 있으나, 서도 상이한 물질로 형성시키는 경우에는 각 층의 성분에서 차이가 나게 되어 구분이 가능함을 상술한 바와 같다. 상기 금속시드층의 물질 및 회로패턴물질은 매립형 인쇄회로기판의 구조에서 설명한 것과 동일하다.
도 4a 및 도 4b를 참조하여, 상술한 다층인쇄회로기판의 제조공정과는 다른 실시예를 설명하기로 한다.
본 실시예에서는 본 발명에 따른 완성된 매립형 인쇄회로기판을 사용하는 것이 아니라, 내층회로기판을 마련하고, 그 상부면과 하부 면에 매립형 인쇄회로기판의 제조공정을 적용하는 방식으로 구현될 수 있다.
구체적으로는, 절연층(210)의 상부 또는 하부에 형성된 소정의 제1회로패 턴(220)이 마련된 내층회로기판의 상부 면에 절연층(230)을 적층 한다(Q 1~Q 2).
다음으로, 상기 절연층(230) 상에 감광성물질층(240)을 형성하고(Q 3단계), 상기 감광성물질층과 상기 절연층(230)의 일부분을 레이저(L)로 식각하여 회로패턴영역을 형성한다. 이는 상술한 매립형 인쇄회로기판의 제조공정과 동일하게, 감광성물질층의 두께(T3)는 전부 식각하고, 절연층의 일부 두께(T2)만을 식각하여 회로패턴영역을 구성하게 된다(Q 4단계).
이후, Q 5단계에서, 상기 회로패턴영역이 형성된 면 상에 금속 시드층을 적층 한다. 상기 금속시드층(250)은 상술한 시드층의 재료와 동일한 것을 사용할 수 있다.
아울러, 상기 금속시드층(250)이 형성된 상부에 금속물질을 충진하여 회로패턴(260)을 형성한다. 상기 금속물질 역시 상술한 다른 실시예에서 설명한 재료를 동일하게 사용할 수 있다(Q 6단계).
상술한 Q 5단계의 금속시드층의 형성단계와 Q 6단계의 금속물질의 충진 단계를 고려할 때, 상기 금속시드층의 형성단계는 금속물질의 충진 방법이 전해도금을 이용할 경우에는 필수적으로 필요한 단계에 해당하며, 그외 무전해 도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱의 방법으로 금속물질을 충진하는 경우에는 금속시드층을 형성 후 충진하거나, 또는 금속시드층 형성단계를 생략하고 바로 충진하는 단계로 형성하는 것도 가능하다.
이후, 금속물질이 충진된 부분과 충진된 회로패턴(260)의 상부 면을 플래쉬 에칭 또는 연마 등의 공정을 통해 식각하는 단계를 포함할 수 있도록 한다. 에칭의 정도는 상기 감광성물질층(240)의 표면이 드러날 때까지 상기 회로패턴(260)의 상부면과 감광성물질층(240)의 상부 면에 적층된 시드층을 제거하게 된다(Q 7단계).
이후, 상기 감광성물질층(240)을 제거하여 다층인쇄회로기판을 제조할 수 있게 된다(Q 8단계).
본 실시예에서 제조된 다층 인쇄회로기판 역시 도 3에서 제조된 다층 인쇄회로기판과 동일한 구조로 구현이 가능함은 물론이다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1a 및 도 1b는 종래 인쇄회로기판의 제조공정도이며, 도 1c는 종래의 매립형 인쇄회로기판의 제조공정도이다.
도 2a 및 도 2b는 본 발명에 따른 매립형 인쇄회로기판의 제조공정의 순서도 및 공정도이다.
도 3은 본 발명에 따른 다층 인쇄회로기판의 제조공정도이다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 의한 다층 인쇄회로기판의 제조공정도이다.

Claims (23)

  1. 감광성물질층이 적층된 절연층을 레이저 패터닝하여 회로패턴영역을 형성하는 1단계;
    상기 회로패턴영역을 도금물질로 충진하여 회로패턴을 형성하는 2단계;
    를 포함하며,
    상기 패터닝된 부분에서 상기 감광성물질층은 전부 식각하고 상기 절연층은 그 표면으로부터 상기 절연층의 전체 두께보다 작은 미리 결정된 두께만큼 식각되는 매립형 인쇄회로기판의 제조방법.
  2. 삭제
  3. 청구항 1에 있어서,
    회로패턴 영역의 형성은,
    상기 감광성물질층과 절연층을 순차로 또는 동시에 식각하는 공정인 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
  4. 청구항 1에 있어서,
    상기 2단계는,
    a 1) 상기 회로패턴영역이 형성된 절연층에 금속시드층을 형성하는 단계;
    a 2) 상기 회로패턴영역을 금속물질로 충진하는 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
  5. 청구항 4에 있어서,
    상기 a 1) 단계의 상기 금속 시드층은 Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자물질로 이루어진 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
  6. 청구항 4에 있어서,
    상기 a 2) 단계의 상기 금속물질은 Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함하는 성분으로 이루어진 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
  7. 청구항 4에 있어서,
    상기 a 2) 단계는,
    무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
  8. 청구항 4에 있어서,
    상기 2단계 이후에,
    상기 회로패턴 상부 면의 금속 시드층과 감광성물질층을 제거하는 3단계를 더 포함하는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
  9. 청구항 8에 있어서,
    상기 3단계는,
    상기 감광성물질층의 제거 전에 회로패턴이 형성된 절연층의 상부 면을 연마하는 공정을 더 포함하는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
  10. 청구항 8에 있어서,
    상기 절연층은,
    캐리어층 상에 절연 부재가 적층된 구조의 기판인 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
  11. 절연층의 상부면 또는 하부 면에 회로패턴이 형성된 내층회로기판과,
    절연층의 내부로 회로패턴의 일부가 매립된 구조의 청구항 1, 청구항 3 내지 10중 어느 하나의 공정에 의해 제조되는 매립형 인쇄회로기판을 어라인하여 적층 하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  12. 청구항 11에 있어서,
    상기 내층회로기판의 양면에 회로패턴이 형성되는 경우,
    상기 매립형 인쇄회로기판의 회로패턴을 내층회로기판의 양면에 각각 어라인하여 적층 하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  13. 절연층의 상부면 또는 하부 면에 회로패턴이 형성된 내층회로기판상에 절연층을 형성하는 11단계;
    상기 절연층 상에 감광성물질층을 적층하고 패터닝하여 회로패턴영역을 형성하는 12단계;
    상기 회로패턴영역을 도금물질로 충진하여 회로패턴을 형성하는 13단계;
    를 포함하며,
    상기 패터닝된 부분에서 상기 감광성물질층은 전부 식각하고 상기 절연층은 그 표면으로부터 상기 절연층의 전체 두께보다 작은 미리 결정된 두께만큼 식각되는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
  14. 삭제
  15. 청구항 13에 있어서,
    상기 회로패턴 영역의 형성은 레이저 가공에 의한 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
  16. 절연층 상에 회로패턴이 형성하되,
    상기 회로패턴의 일부가 상기 절연층 표면 내부로 매립된 구조를 가지는 것을 특징으로 하는 매립형 인쇄회로기판.
  17. 청구항 16에 있어서,
    상기 회로패턴은 Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함하는 성분으로 이루어진 것을 특징으로 하는 매립형 인쇄회로기판.
  18. 청구항 17에 있어서,
    상기 회로패턴의 상부 면을 제외한 면에는 금속 시드층이 형성된 구조인 것을 특징으로 하는 매립형 인쇄회로기판.
  19. 청구항 18에 있어서,
    상기 금속 시드층은 Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자물질로 이루어진 것을 특징으로 하는 매립형 인쇄회로기판.
  20. 절연층의 상면 또는 하면에 형성되는 제1회로패턴을 구비한 내층회로기판;
    상기 내층회로기판의 상부 또는 하부에 적층되는 외층회로기판; 을 포함하되,
    상기 외층회로기판에 형성되는 제2회로패턴의 일부가 제2절연층의 표면 내부로 매립된 구조를 구비하는 것을 특징으로 하는 다층 인쇄회로기판.
  21. 청구항 23에 있어서,
    상기 제1 및 제2회로패턴은 Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함하는 성분으로 이루어진 것을 특징으로 하는 다층 인쇄회로기판.
  22. 청구항 21에 있어서,
    상기 제2회로패턴은,
    상기 제2회로패턴의 상부 면을 제외한 면에는 금속 시드층이 형성된 구조인 것을 특징으로 하는 다층 인쇄회로기판.
  23. 청구항 22에 있어서,
    상기 금속 시드층은 Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자물질로 이루어진 것을 특징으로 하는 다층 인쇄회로기판.
KR1020090116879A 2009-11-30 2009-11-30 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법 KR101086828B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090116879A KR101086828B1 (ko) 2009-11-30 2009-11-30 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법
CN201010588017.5A CN102083280B (zh) 2009-11-30 2010-11-30 嵌入式印刷电路板、多层印刷电路板以及它们的制造方法
US12/956,545 US9265161B2 (en) 2009-11-30 2010-11-30 Method of manufacturing an embedded printed circuit board
JP2010267273A JP5291078B2 (ja) 2009-11-30 2010-11-30 埋込型印刷回路基板、多層印刷回路基板及びその製造方法
TW099141490A TWI412309B (zh) 2009-11-30 2010-11-30 內嵌式印刷電路板、多層印刷電路板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090116879A KR101086828B1 (ko) 2009-11-30 2009-11-30 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법

Publications (2)

Publication Number Publication Date
KR20110060325A KR20110060325A (ko) 2011-06-08
KR101086828B1 true KR101086828B1 (ko) 2011-11-25

Family

ID=44067984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090116879A KR101086828B1 (ko) 2009-11-30 2009-11-30 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법

Country Status (5)

Country Link
US (1) US9265161B2 (ko)
JP (1) JP5291078B2 (ko)
KR (1) KR101086828B1 (ko)
CN (1) CN102083280B (ko)
TW (1) TWI412309B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102806789A (zh) * 2011-06-03 2012-12-05 上海安费诺永亿通讯电子有限公司 在绝缘体表面形成金属图案的方法
CN103052268B (zh) * 2011-10-11 2016-03-02 欣兴电子股份有限公司 线路结构的制作方法
KR101987367B1 (ko) * 2011-12-15 2019-06-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN107275763B (zh) * 2012-03-23 2020-07-28 Lg 伊诺特有限公司 天线组件
US9806565B2 (en) 2012-03-23 2017-10-31 Lg Innotek Co., Ltd. Wireless power receiver and method of manufacturing the same
CN103517570B (zh) * 2012-06-28 2018-09-25 广州光宝移动电子部件有限公司 电子线路的制作方法及壳体
CN103533764A (zh) * 2012-07-05 2014-01-22 昆山联滔电子有限公司 非导电基板上形成导体线路的制造方法
US9368469B2 (en) * 2012-08-30 2016-06-14 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method of manufacturing same
JP5651807B2 (ja) 2012-09-05 2015-01-14 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
CN103813641A (zh) * 2012-11-14 2014-05-21 昆山联滔电子有限公司 非导电载体上的导体轨道的制造方法
CN104255086B (zh) * 2013-02-28 2018-09-18 东海神栄电子工业株式会社 基板的制造方法、基板以及掩蔽膜
KR101516072B1 (ko) * 2013-07-09 2015-04-29 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR20150049515A (ko) * 2013-10-30 2015-05-08 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
TWI498061B (zh) * 2013-12-20 2015-08-21 Luxshare Ict Co Ltd And a method of manufacturing a conductor line on an insulating substrate
CN104754871B (zh) * 2013-12-27 2019-02-05 深南电路有限公司 一种电路板制作方法
KR101762778B1 (ko) 2014-03-04 2017-07-28 엘지이노텍 주식회사 무선 충전 및 통신 기판 그리고 무선 충전 및 통신 장치
CN106304651B (zh) * 2016-09-23 2018-10-09 奥士康科技股份有限公司 自动化pcb制造工艺
CN107148155A (zh) * 2017-06-21 2017-09-08 合肥同佑电子科技有限公司 一种三维集成电路板的制作方法
JP7189436B2 (ja) 2019-01-30 2022-12-14 タイガー魔法瓶株式会社 水量表示窓付き二重壁容器
CN110364614A (zh) * 2019-06-25 2019-10-22 东莞阿尔泰显示技术有限公司 一种基于溅射工艺的led显示线路板及其制备方法
KR102539011B1 (ko) * 2020-11-17 2023-06-02 주식회사 엔피테크놀로지 연성인쇄회로기판 제조 방법
CN114190002A (zh) * 2021-12-09 2022-03-15 上达电子（深圳）股份有限公司 一种柔性封装基板半埋入式厚铜精细线路的成型方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857165B1 (ko) * 2007-04-13 2008-09-05 삼성전기주식회사 회로기판 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240568A (ja) * 1994-02-28 1995-09-12 Mitsubishi Electric Corp 回路基板およびその製造方法
JP3568830B2 (ja) 1999-07-22 2004-09-22 山一電機株式会社 印刷配線板の製造方法
JP2005096390A (ja) 2003-05-29 2005-04-14 Ngk Spark Plug Co Ltd 配線基板およびその製造方法ならびにこれを用いるグリーンシート成形用キャリアシート
TWI311035B (en) 2005-12-29 2009-06-11 Subtron Technology Co Ltd Process and structure of printed wiring board
JP2008166736A (ja) 2006-12-06 2008-07-17 Hitachi Via Mechanics Ltd プリント基板の製造方法およびプリント基板加工機
KR100905566B1 (ko) 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
TWI334211B (en) 2007-06-29 2010-12-01 Unimicron Technology Corp Package substrate structure and manufacturing method thereof
KR100897650B1 (ko) 2007-08-31 2009-05-14 삼성전기주식회사 다층 인쇄회로기판의 제조방법
JP4934069B2 (ja) 2008-01-24 2012-05-16 日東電工株式会社 光電気混載基板の製造方法
TWI365022B (en) 2008-11-13 2012-05-21 Unimicron Technology Corp Anchored circuit structure and method for making the same
JP2011023428A (ja) * 2009-07-13 2011-02-03 Sumitomo Bakelite Co Ltd 複合体の製造方法及び複合体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857165B1 (ko) * 2007-04-13 2008-09-05 삼성전기주식회사 회로기판 제조방법

Also Published As

Publication number Publication date
JP2011119733A (ja) 2011-06-16
US9265161B2 (en) 2016-02-16
TW201132257A (en) 2011-09-16
US20110127070A1 (en) 2011-06-02
CN102083280B (zh) 2014-12-17
CN102083280A (zh) 2011-06-01
JP5291078B2 (ja) 2013-09-18
TWI412309B (zh) 2013-10-11
KR20110060325A (ko) 2011-06-08

Similar Documents

Publication Publication Date Title
KR101086828B1 (ko) 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법
TWI294678B (en) A method for manufacturing a coreless package substrate
US20080041621A1 (en) Circuit board structure and method for fabricating the same
US20070281464A1 (en) Multi-layer circuit board with fine pitches and fabricating method thereof
US7858885B2 (en) Circuit board structure
US20080029894A1 (en) Flip-chip package substrate and a method for fabricating the same
CN105307382A (zh) 印刷电路板及其制造方法
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
CN102648670A (zh) 印刷电路板及其制造方法
US20110089138A1 (en) Method of manufacturing printed circuit board
US8247705B2 (en) Circuit substrate and manufacturing method thereof
KR101110361B1 (ko) 인쇄회로기판 및 그 제조방법
CN102131347B (zh) 线路基板及其制作方法
KR101158494B1 (ko) 인쇄회로기판 및 그 제조방법
KR101122146B1 (ko) 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법
US20130153275A1 (en) Printed circuit board and method for manufacturing the same
KR101086838B1 (ko) 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
KR100450590B1 (ko) 빌드업 인쇄 회로 기판의 절연층 표면 상에 금속 전도층형성 방법
CN101325843B (zh) 制造印刷电路板用浆料凸块的方法
TWI470757B (zh) 封裝基板及其製法
JP2009200294A (ja) 積層基板およびその製造方法
KR100990613B1 (ko) 인쇄회로기판 및 그 제조방법
KR101147344B1 (ko) 인쇄회로기판의 제조방법 및 인쇄회로기판
KR101133219B1 (ko) 인쇄회로기판의 제조방법 및 인쇄회로기판
KR20110131043A (ko) 매립형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 8