KR101158494B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

본 발명은 인쇄회로기판의 제조방법 및 그 구조에 관한 것으로, 분리부재의 양면에 절연층과 금속 도전층의 적층된 베이스 기판을 가공하여 제1회로패턴을 형성하는 1단계; 상기 제1회로패턴이 형성된 절연층을 분리부재를 기준으로 분리하는 2단계; 상기 제1회로패턴이 제2절연층에 매립되도록 적층 하는 3단계; 상기 제2절연층을 가공하여 회로패턴영역을 형성하여 금속물질을 충진하는 4단계를 포함하는 것을 특징으로 한다.

본 발명에 따르면, 절연 부재의 내부에 회로패턴이 매립되는 구조의 인쇄회로기판을 제공하여 패턴의 신뢰성을 향상시킬 수 있으며, 인쇄회로기판 전체의 두께를 슬림화할 수 있는 장점이 있다.

인쇄회로기판, 매립(Buried) 구조, 분리부재

Description

인쇄회로기판 및 그 제조방법{PCB and Fabricating Method of the same}

본 발명은 미세패턴이 구현가능한 인쇄회로기판의 제조공정 및 이에 따른 인쇄회로기판에 관한 것이다.

최근 반도체 칩의 고밀도화 및 신호전달속도의 고속화에 따라 회로의 미세화 및 높은 전기특성, 고신뢰성, 고기능성 인쇄회로기판 기술이 요구되고 있으며, 이러한 기술요구에 대응하기 위한 기술로, 도 1a와 같이 회로패턴 절연체 속에 묻혀 있는 매립구조의 인쇄회로 기판이 고려되고 있다.

종래의 매립구조의 인쇄회로기판의 제조방법은, 구체적으로 (a)금속층(20)의 표면과 이를 지지하는 절연층(10)으로 구성된 캐리어 기판을 준비하고, (b) 상기 금속층(20) 상에 감광성 물질(30)을 도포하여 패터닝하고, (c) 금속물질(40)을 충진한 후, (d) 감광물질을 제거하여 회로패턴을 형성한다. (e) 이후, 회로패턴이 형성된 기판을 거꾸로 뒤집어 절연층(50) 상에 어라인한 후, (f) 프레스로 압착하여 회로를 매립하고, (g~h) 캐리어기판인 절연층과 시드층을 제거하는 공정으로 이루어진다.

그러나 이러한 종래의 매립형 인쇄회로기판의 제조공정은 공정이 복잡하고, 회로를 절연층에 매립하는데 층간 어라인먼트(alignment)가 어려워 다층 기판으로 제조하는데 한계를 드러내고 있다.

또한, 종래의 매립형 인쇄회로기판의 제조공정은 공정은 상술한 공정과 같이, 패턴의 형성을 세미 어디티브(semi additive) 공법과 동일하게 포토레지스트를 이용하여 소정의 패턴 형성 후, 도금으로 회로패턴을 형성하게 된다.

즉, 패턴을 형성하는 마스크를 통한 패턴(노광-현상-패턴도금-박리)형성인 어디티브(additive) 방식으로 진행되는바, 초미세 회로를 형성할 때 도금 레지스트의 해상력과 밀착력 및 동회로의 밀착력에 영향을 받게 되는바, 기존의 패턴 해상력 이하로는 미세패턴(10um)의 구현에 한계를 드러내고 있다. 특히 미세(fine) 패턴 구현시 고 종횡비로 인하여 도금 레지스트의 패턴 자체의 구현에도 어려움이 존재하게 된다.

본 발명은 상술한 과제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 절연부재의 내부에 회로패턴이 매립되는 구조의 인쇄회로기판을 제공하여 패턴의 신뢰성을 향상시킬 수 있으며, 인쇄회로기판 전체의 두께를 슬림화할 수 있는 인쇄회로기판 및 그 제조공정을 제공하는 데 있다.

상술한 과제를 해결하기 위하여, 본 발명의 구성은 분리부재의 양면에 절연층과 금속 도전층의 적층된 베이스 기판을 가공하여 제1회로패턴을 형성하는 1단계; 상기 제1회로패턴이 형성된 절연층을 분리부재를 기준으로 분리하는 2단계; 상기 제1회로패턴이 제2절연층에 매립되도록 적층 하는 3단계; 상기 제2절연층을 가공하여 회로패턴영역을 형성하여 금속물질을 충진하는 4단계; 를 포함하는 인쇄회로기판의 제조방법을 제공할 수 있도록 한다.

특히, 상술한 제조공정에서의 상기 제1단계는, 상기 제1회로패턴은 상기 금속 도전층을 포토리소그라피 방법으로 패터닝하여 형성하는 단계인 것을 특징으로 한다. 특히, 이 경우 상술한 상기 제1회로패턴은, Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자물질로 형성시킬 수 있다.

또한, 상술한 제조공정에서의 상기 2단계는, 상기 분리부재의 양 말단을 절단하여 분리하는 단계로 구성할 수 있으며, 나아가 상기 2단계는, 상기 분리부재를 이형성발포액층으로 구성하여 가열을 통해 분리시키는 공정으로 구성할 수도 있다.

또한, 상술한 제조 공정에 있어서, 상기 제3단계는, 상기 제1회로패턴이 상기 제2절연층 표면에 어라인한 후, 열과 압력을 가하여 프레스 압착하는 단계로 형성할 수 있다.

또한, 본 제조공정에서의 상기 4단계는, 상기 회로패턴영역의 형성을 상기 제1회로패턴의 표면이 노출될 때까지 상기 절연층을 에칭하는 것이 바람직하며, 이 경우 상기 절연층의 에칭은, 플라스마 에칭, 케미컬 에칭, 레이저가공 중 어느 하나의 방법을 이용할 수 있다.

또한, 상기 4단계는, 상기 회로패턴영역에 도전성 금속 페이스트를 충진하는 공정을 수행하며, 이 경우 상기 도전성 금속 페이스트는, Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함하여 충진할 수 있다. 물론 상기 도전성 금속 페이스트 충진 이후에 경화공정을 더 포함하는 것이 바람직하다.

또한, 상기 도전성 금속 페이스트를 충진하는 공정은 상기 4단계는, 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 단계로 구성할 수 있다.

상술한 제조공정에 의해 제조되는 본 발명에 따른 인쇄회로기판은 다음과 같은 구성으로 구현할 수 있다.

구체적으로는, 제1회로패턴이 매립된 구조의 제1절연층; 상기 제1절연층의 외면에 형성되는 제2절연층을 포함하되, 상기 제2절연층은 상기 제1회로패턴과 접촉하는 제2회로패턴을 더 포함하여 구성될 수 있다.

이러한 구조에서 상기 제1회로패턴은, Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자물질로 이루어질 수 있다. 이 경우 상기 제1회로패턴은, 1~3㎛로 형성할 수 있다.

또한, 상기 제2회로패턴은, Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함하는 성분으로 이루어질 수 있다.

상술한 구조의 인쇄회로기판은 상기 제2회로패턴의 상부 면을 제외한 표면에 금속 시드층이 형성된 구조로 형성될 수 있으며, 이 경우 상기 금속 시드층은 Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자물질로 이루어질 수 있다.

본 발명에 따르면, 절연부재의 내부에 회로패턴이 매립되는 구조의 인쇄회로기판을 제공하여 패턴의 신뢰성을 향상시킬 수 있으며, 인쇄회로기판 전체의 두께를 슬림화할 수 있는 장점이 있다.

특히, 제조공정에서의 분리부재의 사용으로 두 개 이상의 절연 부재를 부착한 후 패턴 매립 전 분리하는 공정을 통해 공정의 효율성 및 생산성을 높일 수 있게 된다.

아울러, 제1회로패턴을 에칭에 의해 형성하여 미세패턴을 구현함과 동시에, 제2회로패턴은 도전성 페이스트를 충진하는 건식공정을 이용하여, 종래의 도금 공 정에 의존하여 발생하던 편차, 파손과 같은 공정불량을 제거할 수 있으며, 공정시간 및 공정비용을 줄일 수 있는 효과도 있다.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

본 발명은 절연부재의 내부로 회로패턴의 매립된 구조의 인쇄회로기판을 형성하기 위하여, 분리부재를 이용한 동시공정 및 도전성 페이스트를 충진하는 건식공정을 이용하여 공정의 효율성 도모 및 패턴의 신뢰성이 향상된 제조공정을 제공하는 것을 그 요지로 한다.

도 2a 및 도 2b를 참조하여 본 발명에 다른 인쇄회로기판의 제조공정을 설명하면 다음과 같다.

본 발명에 따른 제조공정은 크게, 분리부재의 양면에 절연층과 금속 도전층의 적층된 베이스 기판을 가공하여 제1회로패턴을 형성하는 1단계와 상기 제1회로패턴이 형성된 절연층을 분리부재를 기준으로 분리하는 2단계, 상기 제1회로패턴이 제2절연층에 매립되도록 적층 하는 3단계, 상기 제2절연층을 가공하여 회로패턴영역을 형성하여 금속물질을 충진하는 4단계를 포함하여 구성될 수 있다.

구체적으로는, 상기 1단계는, 분리부재(110)의 양면에 절연층(120), 금속도전층(130)에 순차로 적층된 구조의 베이스 재를 형성하며(S 1단계), 이후, 상기 금속 도전층 상에 포토레지스트(140)를 도포하고, 이를 패터닝하고, 에칭을 통해 제1회로패턴(131)을 형성하는 단계를 포함하여 이루어진다(S 2~S 3단계). 이 경우 상기 분리부재는 외면이 실리콘으로 코팅되어 열 압착 시 절연 부재에 부착되지 않는 재질을 이용할 수 있다. 물론 이와는 다른 실시예로 상기 분리부재를 이형성발포액으로 형성되는 층으로 구성하는 것도 가능하다. 상기 이형성발포액층은 아크릴 타입의 접착제와 폴리머 계열의 발포제로 구성되어 있으며, 폴리머 계열의 발포제는 내부에 가스가 조성되어 있어서, 일정 온도 이상에서 열에 의해 활성화되어 이형이 이루어지게 되며, 본 발명에 사용되는 발포제는 130~140℃에서 10분간 베이킹(baking)하면 이형 되는 성질이 있는 것을 사용할 수 있다. 이 경우 분리 공정에서는 베이킹공정만으로 분리시킬 수 있게 된다.

또한, 상기 제1회로패턴은 1~3㎛의 두께로 형성이 가능하며, 그 재질은 Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자물질을 이용할 수 있다.

상기 전도성 고분자 물질은 여기서 상기 전도성 고분자물질은 상기 전도성 고분자는 폴리아세틸렌, 폴리피롤, 폴리티오펜, 폴리(3-알킬티오펜), 폴리페닐렌설파이드, 폴리페닐렌비닐렌, 폴리티에닐렌비닐렌, 폴리페닐렌, 폴리이소티아나프탈렌, 폴리아줄렌, 폴리퓨란 및 폴리아닐린으로 이루어진 군으로부터 선택되는 적어도 하나인 것이 바람직하다. 형성방법으로는 전도성 고분자의 단량체를 함유하는 용액과 산화중합제 용액을 이용하여 전도성 고분자층을 형성시킬 수 있다. 즉, 일례로 전도성 고분자 단량체로는 상기 전도성 고분자의 단량체로는 아세틸렌치환체(acetylene), 피롤(pyrrole), 티오펜(thiophene), 3-알킬티오펜(3-alkylthiophene), 페닐렌설파이드(phenylene sulfide), 페닐렌비닐렌(phenylene), 티에닐렌비닐렌(thienylenevinylene), 페닐렌(phenylene), 이소티아나프텐(isothianaphthene), 아줄렌(azulene), 퓨란(furan), 아닐린(aniline) 및 이들의 유도체 중 어느 하나를 선택하여 사용할 수 있다. 상기 전도성 고분자의 단량체 용액에는 선택적으로 유기실란계 커플링제를 더욱 첨가하여 사용할 수 있다.

이후, 2~3단계는 분리공정과 매립공정으로, 도시된 S 4단계에서 제1회로패턴을 형성시킨 절연층(120)(이하, '제1절연층'이라 한다.)을 분리부재를 기준으로 분리(이 경우, 분리된 절연층(120)상에 제1회로패턴이 형성된 것을 '분리형회로기판'이라 정의한다.)하고, 이 분리형 회로기판을 뒤집어 제2절연층(150)의 표면과 제1회로패턴이 마주하도록 어라인 한 후 압착하여 제2절연층(150) 상에 매립되도록 한다(S 4단계). 또한, 제1절연층(120)과 제2절연층(150) 역시 동일 재료로 형성되거나 다른 재료로 형성될 수 있다.

이후, 4단계에서는 매립된 제1회로패턴(131)의 외표면이 노출될 때까지 상기 제1절연층을 식각하여 회로패턴영역(160)을 형성하는 공정이 수행된다(S 5단계). 이 경우 회로패턴영역(160)의 형성공정은 플라스마 에칭, 케미컬 에칭, 레이저 식각 등의 방법으로 홈을 형성함으로써 구현할 수 있다.

이후, 외표면이 노출된 제1회로패턴과 상기 회로패턴영역(160)에 도전성 금 속 페이스트를 충진한다(S 6단계). 상기 도전성 금속 페이스트는, Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함하는 물질로 형성될 수 있다. 따라서 상기 제1회로패턴(131)과 제2회로패턴(170)은 동일재료로 형성될 수 있으며, 물론 다른 재료로 형성될 수 있다. 물론 이 경우, 상기 제2회로패턴의 충진 이후에 상부 표면을 연마하는 공정이 추가될 수 있다.

도 2c를 참조하여, 상술한 제2회로패턴의 형성의 다른 실시예를 설명하기로 한다. 즉, 상술한 제조공정에 있어서 상기 S 5단계 이전의 공정은 동일하며, 이후의 공정에 변형을 가할 수 있으며, 이는 상기 회로패턴영역의 형성 후 이에 금속 시드층을 형성하는 공정을 추가하여 구현할 수 있다.

구체적으로, 도시된 것처럼 우선 S 5단계에서 제2절연층(150)의 내부로 매립된 제1회로패턴(131)과, 상기 제2절연층에 회로패턴영역(160)을 형성시킨 S 5단계까지의 공정은 동일하다.

이후, S 51단계로, 상기 회로패턴영역(160)과 제1절연층(120)의 상부 면에 금속 시드층(161)을 형성한다. 상기 금속 시드층(161)은 Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자물질을 이용할 수 있으며, 상기 고분자 물질은 상술한 실시예에서 예시로 든 물질을 사용할 수 있다. 형성방법은 일반적으로 무전해 동 도금 방식으로 구현이 가능하다.

이후, S 52단계로, 상기 금속 시드층(161)이 형성된 기판상에 전해동도금을 이용하여 도전성 금속 페이스트(170)를 충진한다. 상기 도전성 금속 페이스트는 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나의 물질을 이용할 수 있다. 이후 상기 전해 동도금을 한 표면을 연마하는 공정이 수행될 수 있으며, 이 경우 상기 연마 공정은 상기 제1절연층(120)의 표면이 노출될 때까지 수행할 수 있다. 본 실시예에 따른 매립형 인쇄회로기판에서는 상기 제2회로패턴(170)의 상부 면을 제외한 측면, 하부 면의 표면이 상기 금속시드층(161)으로 둘러싸인 구조로 형성될 수 있다. 이 경우 상기 제2회로패턴과 금속시드층의 재료가 동일한 경우에는 구별이 어려우나, 만일 서로 다른 재질의 경우라면 층간의 경계가 발생하게 되는 구조로 형성되게 된다.

본 발명에 따른 매립형 인쇄회로기판은 제1회로패턴 및 제2회로패턴의 밀착구조로 인해 절연 부재와 결합력이 매우 높게 되며, 회로패턴의 피치가 균일하고 미세하게 형성이 가능하며 도금을 위한 별도의 도금 인입선이 필요하지 않아 제조가 용이하며 미세한 패턴의 회로설계가 가능하게 된다. 특히, 제조공정에서의 분리부재의 사용으로 공정의 효율성 및 생산성을 높일 수 있으며, 나아가 제1회로패턴을 에칭에 의해 형성하여 미세패턴을 구현함과 동시에, 제2회로패턴은 도전성 페이스트를 충진하는 건식공정을 이용하여, 종래의 도금 공정에 의존하여 발생하던 편차, 파손과 같은 공정불량을 제거할 수 있는 장점이 구현되게 된다.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

도 1은 종래 기술에 따른 매립형 인쇄회로기판의 제조공정의 공정도이다.

도 2a 및 도 2b는 본 발명에 따른 인쇄회로기판의 제조공정의 순서도 및 공정도이다.

도 2c는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조공정의 공정도이다.

Claims (18)

1. 분리부재의 양면에 절연층과 금속 도전층의 적층된 베이스 기판에서 상기 금속 도전층을 포토리소그라피 방법으로 패터닝하고, 에칭을 통해 제1회로패턴들을 형성하는 1단계;

   상기 제1회로패턴들이 형성된 제1 절연층들을 분리부재를 기준으로 분리하는데, 상기 분리부재를 이형성발포액층으로 구성하여 가열을 통해 분리시키는 2단계;

   상기 제1회로패턴들이 제2절연층에 매립되도록 적층 하는 3단계;

   상기 제1회로패턴의 표면이 노출될 때까지 상기 제1 절연층을 에칭함으로써 회로패턴영역을 형성하는 4단계;

   상기 회로패턴영역과 상기 제1 절연층의 상부 면에 금속 시드층을 형성하는 5단계;

   상기 금속 시드층 상에 전해동도금을 이용하여 도전성 금속 페이스트를 충진하는 6단계;

   상기 전해 동도금을 한 표면을 상기 제1 절연층의 표면이 노출될 때까지 수행하는 7단계를 포함하는 인쇄회로기판의 제조방법.
2. 삭제
3. 청구항 1에 있어서,

   상기 제1회로패턴은,

   Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자물질로 이루어진 것을 특징으로 하는 인쇄회로기판의 제조방법.
4. 삭제
5. 삭제
6. 청구항 1 또는 청구항 3에 있어서,

   상기 3단계는,

   상기 제1회로패턴이 상기 제2절연층 표면에 어라인(align)한 후, 열과 압력을 가하여 프레스 압착하는 단계인 것을 특징으로 하는 인쇄회로기판의 제조방법.
7. 삭제
8. 청구항 1에 있어서,

   상기 절연층의 에칭은, 플라스마 에칭, 케미컬 에칭, 레이저가공 중 어느 하나의 방법을 이용하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
9. 삭제
10. 청구항 1에 있어서,

    상기 도전성 금속 페이스트는, Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
11. 청구항 10에 있어서,

    상기 도전성 금속 페이스트 충진 이후에 경화공정을 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
12. 청구항 1에 있어서,

    상기 6단계는,

    무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 단계인 것을 특징으로 하는 인쇄회로기판의 제조방법.
13. 에칭에 의해 제1회로패턴이 각각 형성된 제1절연층들;

    상기 제1절연층들의 상기 제1회로패턴들이 매립되는 제2절연층을 포함하되,

    상기 제2절연층은 회로패턴영역을 포함하며, 상기 회로패턴영역을 금속물질로 충진됨으로써 형성된 제2회로패턴을 더 포함하며,

    상기 제1 절연층들은 분리부재의 양면에 형성되고, 상기 분리부재를 기준으로 분리되며,

    상기 제1회로패턴은 1～3㎛의 두께를 갖는 것을 특징으로 하는 청구항 1의 인쇄회로기판의 제조방법에 의해 제조된 인쇄회로기판.
14. 청구항 13에 있어서,

    상기 제1회로패턴은,

    Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자물질로 이루어진 것을 특징으로 하는 인쇄회로기판.
15. 청구항 14에 있어서,

    상기 제2회로패턴은,

    Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상을 포함하는 성분으로 이루어지는 것을 특징으로 하는 인쇄회로기판.
16. 삭제
17. 청구항 15에 있어서,

    상기 제2회로패턴의 상부 면을 제외한 표면은 금속 시드층을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
18. 청구항 13에 있어서,

    상기 제1회로패턴은 Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자물질로 이루어지는 것을 특징으로 하는 인쇄회로기판.

Images