KR20080096985A

KR20080096985A - 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법

Info

Publication number: KR20080096985A
Application number: KR1020070042002A
Authority: KR
Inventors: 강명삼; 민병렬; 유제광; 박정현; 류창섭; 안진용
Original assignee: 삼성전기주식회사
Priority date: 2007-04-30
Filing date: 2007-04-30
Publication date: 2008-11-04
Also published as: TW200843578A; JP2013062546A; US20080264684A1; TWI352562B; JP2010263237A; JP2008277737A; KR100905566B1; JP4646968B2; US20120073865A1

Abstract

본 발명은 회로 전사용 캐리어 부재, 이를 이용한 코어리스 인쇄회로기판, 및 이들의 제조방법에 관한 것으로서, 캐리어층의 일면에 베리어층과, 외측 상단에만 요철이 형성되어 있는 회로 패턴을 갖도록 구성된 회로 전사용 캐리어 부재를 이용하여 회로 패턴을 수지 절연층에 전사하여 매립함으로써 고밀도, 고신뢰도의 코어리스 인쇄회로기판을 제작할 수 있다.

회로 전사용 캐리어, 코어리스, 인쇄회로기판, 베리어층, 절연층

Description

회로 전사용 캐리어 부재, 이를 이용한 코어리스 인쇄회로기판, 및 이들의 제조방법 {Carrier member for transmitting circuits, coreless printed circuit board using the said carrier member, and methods of manufacturing the same}

도 1은 본 발명의 바람직한 일 실시형태에 따른 코어리스 인쇄회로기판의 구조를 개략적으로 나타낸 단면도이다.

도 2a 내지 도 2b는 본 발명의 바람직한 일 실시형태에 따른 다층 코어리스 인쇄회로기판의 구조를 개략적으로 나타낸 단면도이다.

도 3a 내지 도 3e는 본 발명의 바람직한 일 실시형태에 따른 회로 전사용 캐리어 부재의 제조공정흐름을 설명하기 위한 도면이다.

도 4a 내지 도 4g는 본 발명의 바람직한 일 실시형태에 따른 코어리스 인쇄회로기판의 제조공정흐름을 설명하기 위한 도면이다.

도 5a 내지 도 5d는 종래기술의 일 실시형태에 따른 인쇄회로기판의 제조공정흐름을 설명하기 위한 도면이다.

도 6은 종래기술의 일 실시형태에 따라 제작된 인쇄회로기판의 회로 형상을 설명하기 위한 도면이다.

※ 도면의 주요 부분에 대한 부호의 설명 ※

100 : 코어리스 인쇄회로기판

101, 201, 211 : 수지 절연층 102, 104, 202, 212 : 회로 패턴

103, 105, 203, 213 : 랜드 106, 206, 216 : 비아홀

300 : 캐리어 원판

301 : 접착체 302 : 캐리어층

303 : 베리어층 304 : 도금레지스트

305, 306, 307, 308 : 회로 형성 부위

309, 311 : 회로 패턴

310, 312 : 랜드 313 : 요철

C1, C2 : 회로 전사용 캐리어 부재

400a, 400b : 회로 전사용 캐리어 부재

401a, 401b : 캐리어층 402a, 402b : 베리어층

403a, 403b : 회로 패턴 404a, 404b : 랜드

405 : 수지 절연층 406 : 블라인드 비아홀

407a, 407b : 구리 시드층 408 : 충전 도금층

본 발명은 회로 전사용 캐리어 부재, 이를 이용한 코어리스 인쇄회로기판, 및 이들의 제조방법에 관한 것이다. 좀 더 구체적으로는, 본 발명은 매립된 회로 패턴을 갖는 코어리스 기판 구조로서 회로 패턴의 내측 하단에만 요철이 형성되도록 구성함으로써 고밀도, 고신뢰도의 인쇄회로기판을 제공할 수 있는 회로 전사용 캐리어 부재, 이를 이용한 코어리스 인쇄회로기판, 및 이들의 제조방법에 관한 것이다.

현재 기술에서 패키지용 기판으로서 고밀도의 기술이 적용되는 기판으로는 FCBGA 기판을 들 수 있는데, 이들의 대부분이 CPU용, 칩셋용으로 사용되고 있다. 모바일 기기의 적용이 증가함에 따라서 적용되는 패키지 또한 CPU용, 칩셋용을 탑재하고자 하는 요구가 증대되고 있다.

이러한 요구를 수용하기 위해서 패키지용 기판의 밀도가 기존보다 훨씬 고밀도가 되어야 하며, 기판의 사이즈 및 두께가 얇아져야 하는 기술적 문제가 발생하게 되었다.

이와 관련하여, 도 5a 내지 도 5d에 종래의 세미에디티브 공법을 통해서 인쇄회로기판을 빌드업하는 과정을 나타내었는 바, 이하 이를 참조하여 설명한다.

우선, 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process)와 같은 통상의 코어 회로층 형성 방법에 따라 제1의 수지 절연층(501), 예를 들어, 유리섬유가 함침된 FR-4 수지 기판의 양면에 형성된 내층 회로(502)를 도통홀(503)을 통해서 전기적으로 접속한다. 이어서, 외층 회로 형성을 위하여, 제2의 수지 절연층(504), 예를 들어, 유리섬유가 함침되지 않은 ABF 수지 기판을 적층하고 블라인드 비아홀(505)을 가공한 후, 무전해 도금을 통해서 구리 시드층(506)을 형성한다(도 5a 참조). 블라인드 비아홀(505)을 포함하여 외층 회로가 형성될 위치를 제외한 소정의 위치에 드라이 필름(507)을 도포한 후(도 5b 참조), 이를 도금레지스트로 하여 전해 도금을 통해서 패턴 동도금층(508)을 형성한다(도 5c 참조). 다음, 드라이 필름(507)을 제거하고 플레시 에칭을 통해서 불필요한 부분의 구리 시드층(506)을 제거하여 외층 회로를 완성한다(도 5d 참조).

도 6에 이와 같은 종래의 공정을 통해서 제작되는 인쇄회로기판의 회로 형상을 개략적으로 나타내었다.

도 6을 참조하면, 수지 절연층(601, 603) 상에 회로 패턴(602, 604)이 각각 형성되어 있으며, 비아(605)와 회로(604)가 도금과정을 통해서 동시에 구현된다. 이때, 수지 절연층(601, 603)과의 접착력을 높이기 위하여 통상 회로 패턴(602, 604)의 표면에 조도를 부여한다. 그러나, 오른쪽 도면에서 나타낸 바와 같이, 통상적으로 수지 절연층(611) 상에 형성된 구리 시드층(612)을 제거하기 위한 플레시 에칭 시 구리 시드층(612)과 함께 전해 도금층(613)까지도 소정 부분 에칭되어 회로 크기의 손상이 야기될 뿐 아니라(D1), 회로 아랫부분이 과에칭되어(D2) 면적감소로 인하여 미세 회로에서 회로 단락 등, 신뢰성이 떨어지는 단점이 있다.

이에 본 발명에서는 상기와 같은 문제점을 해결하기 위하여 광범위한 연구를 거듭한 결과, 외측 상단에만 요철이 형성된 회로 패턴을 갖도록 제작된 회로 전사용 캐리어 부재를 이용하여 회로 패턴을 수지 절연층에 전사하여 매립함으로써 고 밀도, 고신뢰도의 코어리스 인쇄회로기판을 제작할 수 있었고, 본 발명은 이에 기초하여 완성되었다.

본 발명의 제1측면은 회로의 손상 없이 특정 면에만 요철을 갖는 회로 패턴을 수지 절연층 내에 전사하여 매립하기 위한 회로 전사용 캐리어 부재를 제공하는 것이다.

본 발명의 제2측면은 상기 회로 전사용 캐리어 부재의 제조방법을 제공하는 것이다.

본 발명의 제3측면은 수지 절연층 내에 매립된 회로 패턴을 갖는 코어리스 인쇄회로기판을 제공하는 것이다.

본 발명의 제4측면은 상기 회로 전사용 캐리어 부재를 이용하여 상기 코어리스 인쇄회로기판을 제조하는 방법을 제공하는 것이다.

본 발명의 바람직한 일 실시형태에 따른 회로 전사용 캐리어 부재의 제조방법은:

(a) 열처리 시 비접착성을 나타내는 열접착제의 양면에 캐리어층 및 베리어층으로 구성된 캐리어 원판이 부착된 양면 캐리어 구조물을 준비하는 단계, 여기서 상기 베리어층은 구리 이외의 금속 시드층임;

(b) 상기 양면 캐리어 구조물의 베리어층 상에, 랜드를 포함하거나 포함하지 않는 회로 형성 부위를 제외한 부분에 도금레지스트를 도포하는 단계;

(c) 상기 도금레지스트를 통해서 오픈된 회로 형성 부위에 전해 동도금을 수행하여 회로 패턴을 형성하는 단계;

(d) 상기 회로 패턴의 노출된 표면을 조도처리하여 요철을 형성하는 단계; 및

(e) 상기 도금레지스트를 제거하고, 상기 양면 캐리어 구조물을 열처리하여 열접착제로부터 한 쌍의 회로 전사용 캐리어 부재를 분리하여 얻는 단계;

를 포함하는 것을 특징으로 한다.

상기 방법에서, 상기 캐리어층은 바람직하게는 금속 또는 중합체로 이루어진다.

상기 양면 캐리어 구조물의 열처리는 바람직하게는 100∼150℃의 온도에서 수행된다.

한편, 상기 회로 패턴 폭의 편차는 ±10% 이내인 것이 바람직하다.

바람직하게는, 상기 회로 형성 부위는; 상기 한 쌍의 회로 전사용 캐리어 부재 중 제1의 회로 전사용 캐리어 부재에 형성된 제1층 랜드가 비아홀 가공 부위를 사이에 두고 이격되어 형성되며, 제2의 회로 전사용 캐리어 부재에 형성된 제2층 랜드가 이격 부분 없이 일체로 상기 제1층 랜드에 대향되어 형성되도록 선택된다.

본 발명의 바람직한 일 실시형태에 따른 회로 전사용 캐리어 부재는:

캐리어층의 일면에 구리 이외의 금속 시드층으로 된 베리어층, 및 랜드를 포함하거나 포함하지 않는 회로 패턴을 가지되, 상기 랜드를 포함하거나 포함하지 않는 회로 패턴의 내측 하단 및 노출된 표면 중 측면에는 요철이 형성되어 있지 않고 외측 상단에만 요철이 형성되어 있는 것을 특징으로 한다.

본 발명의 바람직한 일 실시형태에 따른 코어리스 인쇄회로기판의 제조방법은:

(a) 캐리어층의 일면에 구리 이외의 금속 시드층으로 된 베리어층, 및 랜드를 포함하는 회로 패턴을 가지되, 상기 랜드를 포함하는 회로 패턴의 내측 하단 및 노출된 표면 중 측면에는 요철이 형성되어 있지 않고 외측 상단에만 요철이 형성되어 있는, 한 쌍의 회로 전사용 캐리어 부재를 준비하는 단계;

(b) 수지 절연층을 준비하는 단계;

(c) 상기 한 쌍의 회로 전사용 캐리어 부재를 회로 패턴이 내층으로 향하도록 서로 대향시켜 상기 수지 절연층에 회로 패턴을 각각 매립하는 단계;

(d) 상기 회로 전사용 캐리어 부재의 캐리어층을 제거하여 베리어층을 노출시키는 단계;

(e) 층간 전기적 접속을 위한 비아홀을 가공하여 랜드의 접촉면을 노출시키는 단계;

(f) 상기 비아홀 내부를 포함하여 베리어층 상에 구리 시드층을 형성하는 단계;

(g) 상기 비아홀 내부를 충전 도금하는 단계;

(h) 상기 구리 시드층을 포함하는 표면층을 에칭하여 베리어층을 노출시키는 단계; 및

(i) 상기 베리어층을 포함하는 표면층을 에칭하여 회로 패턴을 노출시키는 단계;

를 포함하는 것을 특징으로 한다.

상기 방법에서, 상기 (c) 단계 내지 (i) 단계는 시트 타입(sheet type)의 공정으로 수행될 수 있다.

상기 수지 절연층은 바람직하게는 보강재가 함침되거나 함침되지 않은 열경화성 수지로 이루어질 수 있다.

상기 캐리어층의 제거는 바람직하게는 박리(peeling) 또는 에칭을 통해서 수행될 수 있다.

상기 구리 시드층 형성은 무전해 동도금을 통해서 수행되는 것이 바람직하다.

한편, 상기 한 쌍의 회로 전사용 캐리어 부재 중 제1의 회로 전사용 캐리어 부재에 형성된 제1층 랜드는 비아홀과 양 측면에서 접촉면을 갖도록 비아홀 가공 부위를 사이에 두고 이격되어 형성되며, 제2의 회로 전사용 캐리어 부재에 형성된 제2층 랜드는 내측 상단에서 비아홀과 접촉면을 갖도록 이격 부분 없이 일체로 상기 제1층 랜드에 대향되어 형성되는 것이 바람직하다.

이때, 상기 비아홀 가공은 비아를 형성할 부위의 베리어층을 제거하여 수지 절연층을 노출시킨 후, 수지 절연층을 가공하여 랜드의 접촉면을 노출시켜 수행될 수 있다.

상기 방법은 또한:

(a') 제2의 캐리어층의 일면에 제2의 베리어층, 및 제2의 랜드를 포함하거나 포함하지 않는 제2의 회로 패턴을 가지되, 상기 제2의 랜드를 포함하거나 포함하지 않는 제2의 회로 패턴의 내측 하단 및 노출된 표면 중 측면에는 요철이 형성되어 있지 않고 외측 상단에만 요철이 형성되어 있는 제2의 회로 전사용 캐리어 부재를 준비하는 단계;

(b') 상기 코어리스 인쇄회로기판의 단면 또는 양면에 제2의 수지 절연층을 적층하는 단계;

(c') 상기 제2의 회로 전사용 캐리어 부재를 제2의 회로 패턴이 내층으로 향하도록 하여 상기 제2의 수지 절연층에 제2의 회로 패턴을 매립하는 단계;

(d') 상기 제2의 회로 전사용 캐리어 부재의 제2의 캐리어층을 제거하여 제2의 베리어층을 노출시키는 단계;

(e') 층간 전기적 접속을 위한 제2의 비아홀을 가공하되, 제2의 랜드가 존재하는 경우에는 비아홀 가공을 통해서 제2의 랜드의 접촉면을 노출시키는 단계;

(f') 상기 제2의 비아홀 내부를 포함하여 제2의 베리어층 상에 제2의 구리 시드층을 형성하는 단계;

(g') 상기 제2의 비아홀 내부를 충전 도금하는 단계;

(h') 상기 제2의 구리 시드층을 포함하는 표면층을 에칭하여 제2의 베리어층을 노출시키는 단계; 및

(i') 상기 제2의 베리어층을 포함하는 표면층을 에칭하여 제2의 회로 패턴을 노출시키는 단계;

를 순차적으로 1회 이상 반복하여 인쇄회로기판의 단면 또는 양면에 외층 회 로층을 더욱 형성할 수 있다.

본 발명의 바람직한 일 실시형태에 따른 코어리스 인쇄회로기판은:

(a) 수지 절연층;

(b) 상기 수지 절연층의 양면에 각각 표면이 노출되어 매립된, 랜드를 포함하는 회로 패턴; 및

(c) 층간 전기적 접속을 위하여 각 층의 랜드와 접촉하도록 형성된 비아;

를 포함하며,

상기 랜드를 포함하는 회로 패턴의 노출된 표면 및 매립된 면 중 측면에는 요철이 형성되어 있지 않고 내측 하단에만 요철이 형성되어 있으며, 상기 회로 패턴과 상기 비아는 그 층 구성이 서로 다른 것을 특징으로 한다.

여기서, 상기 랜드를 포함하는 회로 패턴은 전해 동도금층으로 이루어지며, 상기 비아는 내측 표면에 형성된 무전해 동박 시드층과 상기 무전해 동박 시드층에 형성된 충전 도금층으로 이루어지는 것이 바람직하다.

상기 코어리스 인쇄회로기판은 또한:

(a') 상기 코어리스 인쇄회로기판의 단면 또는 양면에 적층된 제2의 수지 절연층;

(b') 상기 제2의 수지 절연층에 표면이 노출되어 매립된, 제2의 랜드를 포함하거나 포함하지 않는 제2의 회로 패턴; 및

(c') 층간 전기적 접속을 위하여 형성된 제2의 비아, 단, 제2의 랜드가 존재하는 경우에는 상기 제2의 비아가 제2의 랜드와 접촉하도록 형성됨;

을 더욱 포함할 수 있으며,

여기서, 상기 제2의 랜드를 포함하거나 포함하지 않는 제2의 회로 패턴의 노출된 표면 및 매립된 면 중 측면에는 요철이 형성되어 있지 않고 내측 하단에만 요철이 형성되어 있으며, 상기 제2의 회로 패턴과 상기 제2의 비아는 층 구성이 서로 다르다.

이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.

도 1에 본 발명의 바람직한 일 실시형태에 따른 코어리스 인쇄회로기판의 구조를 개략적으로 나타내었다.

본 발명의 바람직한 일 실시형태에 따른 코어리스 인쇄회로기판은 회로가 수지에 묻혀 있는 얇은 구조로서 고밀도 기판의 코어 구조로 사용될 수 있다.

도 1을 참조하면, 상기 코어리스 인쇄회로기판(100)은 수지 절연층(101)과, 상기 수지 절연층(101)의 양면에 각각 표면이 노출되어 매립된, 랜드(103, 105)를 포함하는 회로 패턴(102, 104)과, 그리고 층간 전기적 접속을 위하여 각 층의 랜드(103, 105)와 접촉하도록 형성된 비아(106)를 포함한다.

상기 수지 절연층(101)은 바람직하게는 보강재가 함침되거나 함침되지 않은 열경화성 수지로 이루어질 수 있으며, 예를 들어, 프리프레그, 또는 통상의 수지 기판 자재로서 FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다. 일 반적으로는 양면 기판용으로 사용하는 경우에는 프리프레그를, 고다층 기판용으로 사용하는 경우에는 유리섬유가 함침되지 않은 열경화성 수지를 사용하나, 고다층 기판에서도 소정의 강도가 요구되는 경우에는 유리섬유가 함침된 수지를 사용하는 것이 바람직하다.

상기 랜드(103, 105)를 포함하는, 양면의 회로 패턴(102, 104)은 하나의 동일한 수지 절연층(101)에 적층되어, 동시에 경화, 매립된다. 상기 회로 패턴(102, 104)의 폭(D)과 스페이스(E)는 실질적으로 동일하며, 특별히 한정되는 것은 아니지만, 고밀도 박판으로의 적용이 가능하도록 5∼15㎛ 사이의 범위에서 선택될 수 있다. 상기 회로 패턴(102, 104) 폭의 편차는 ±10% 이내인 것이 바람직하다.

본 발명에 따르면, 상기 랜드(103, 105)를 포함하는, 회로 패턴(102, 104)의 노출된 표면 및 매립된 면 중 측면(I)에는 요철이 형성되어 있지 않고 내측 하단(J)에만 요철이 형성된다. 요철의 구조는 특별히 한정되는 것은 아니며, 예를 들어, 침상 또는 앵커 구조가 가능하다.

상기 랜드(103, 105)를 포함하는, 각 회로 패턴(102, 104)의 두께(B, B')는 전기 도통의 문제가 없는 정도라면 특별히 한정되지 않으며, 양면의 회로 패턴(102, 104) 사이의 절연 거리(C) 또한 회로의 마이그레이션이 발생하지 않는 두께 이상이라면 특별히 한정되지 않고 적절히 선택될 수 있다.

한편, 상기 회로 패턴(102, 104)과 비아(106)는 그 층 구성이 서로 다르다.

바람직하게는, 상기 랜드(103, 105)를 포함하는 회로 패턴(102, 104)은 전해 동도금층으로 이루어지며, 상기 비아(106)는 내측 표면에 형성된 무전해 동박 시드 층(106a)과 상기 무전해 동박 시드층(106a)에 형성된 충전 도금층(106b)으로 이루어진다.

상기 랜드(103, 105)의 크기(F, F')는 비아(106)의 크기(G)와 에뉼러 링 크기(Anular ring size)(H)의 2배를 합한 값과 실질적으로 같다. 예를 들어, 고밀도 박판의 구조로 적용하기 위하여 상기 비아(106)의 크기(G)는 약 40∼65㎛으로 설정할 수 있고, 상기 에뉼러 링 크기(H)는 약 10∼30㎛으로 설정할 수 있으며, 이때 상기 랜드(103, 105)의 크기(F, F')는 (40∼65㎛)+(10∼30㎛)×2≒60∼125㎛일 수 있으나, 특별히 이에 한정되는 것은 아니다.

한편, 상기 수지 절연층(101)과 상기 랜드(103, 105)를 포함하는, 노출된 회로 패턴(102, 104)의 표면 사이에는 약간의 단차(K, K')가 존재할 수 있다.

이와 같이 구성되는 본 발명의 바람직한 일 실시형태에 따른 코어리스 기판(100)의 전체 두께(A)는 60㎛ 이하도 가능하다.

도 2a 내지 도 2b에 본 발명의 바람직한 일 실시형태에 따른 다층 코어리스 인쇄회로기판의 구조를 개략적으로 나타내었다.

본 발명에 따른 코어리스 인쇄회로기판은 외층 형성 시 일면 및 그 대면의 회로와 동일한 구조로 쌓아 올려지게 되며, 고다층일 경우 대칭구조로 형성해 나가는 것이 전형적이다.

우선, 도 2a를 참조하여 6층의 다층 기판을 설명하면, 도 1의 내층 기판의 양면에 제1외층으로서, 제2의 수지 절연층(201)과, 상기 제2의 수지 절연층(201)에 표면이 노출되어 매립된, 제2의 랜드(203)를 포함하는 제2의 회로 패턴(202)과, 그리고 층간 전기적 접속을 위하여 랜드(203)와 접촉하도록 형성된 비아(206)를 포함한다. 또한, 상기 제1외층의 양면에 제2외층으로서, 제3의 수지 절연층(211)과, 상기 제3의 수지 절연층(211)에 표면이 노출되어 매립된, 제2의 랜드(213)를 포함하는 제3의 회로 패턴(212)과, 그리고 층간 전기적 접속을 위하여 랜드(213)와 접촉하도록 형성된 비아(216)를 포함한다.

상기 제1외층에서, 상기 제2의 랜드(203)를 포함하는 제2의 회로 패턴(202)의 노출된 표면 및 매립된 면 중 측면에는 요철이 형성되어 있지 않고 내측 하단에만 요철이 형성되어 있으며, 상기 제2의 제2의 회로 패턴(202)과 상기 제2의 비아(206)는 층 구성이 각각 서로 다르다. 이는 제2외층에도 동일하게 적용된다.

기판의 외층 구조의 각 부분에 사용되는 재료, 회로 패턴, 비아를 포함하는 구조적 사양은 도 1의 내층 구조에서 상술한 바에 따라 외층 구조에서도 실질적으로 동일하게 적용될 수 있다. 본 도면에서는 양면 6층 기판을 일례로 들어 설명하였으나, 이에 한정되지 않고 필요에 따라 다양한 층수의 다층 기판 제작이 가능하며, 또한 양면 뿐 아니라 단면에만 외층을 더욱 형성할 수 있음은 물론이다.

도 2b는 최외층에 비아 랜드(203)가 없는 경우의 4층 기판을 나타낸 것으로서, 최외층에 비아 랜드를 형성하지 않은 것을 제외하고는 각 부분에 사용되는 재료, 회로 패턴, 비아를 포함하는 구조적 사양은 도 2a에서 상술한 바와 같다.

한편, 상술한 코어리스 인쇄회로기판의 제조에 사용되는, 본 발명의 바람직 한 일 실시형태에 따른 회로 전사용 캐리어 부재는 캐리어층의 일면에 베리어층과, 랜드를 포함하거나 포함하지 않는 회로 패턴을 갖는다. 이때, 상기 랜드를 포함하거나 포함하지 않는 회로 패턴의 내측 하단 및 노출된 표면 중 측면에는 요철이 형성되어 있지 않고 외측 상단에만 요철이 형성되어 있다.

이하, 도 3a 내지 도 3e를 참조하여, 본 발명의 바람직한 일 실시형태에 따른 회로 전사용 캐리어 부재의 제조방법을 설명한다.

우선, 열접착제(301)의 양면에 캐리어층(302a, 302b) 및 베리어층(303a, 303b)으로 구성된 캐리어 원판이 부착된 양면 캐리어 구조물(300)을 준비한다(도 3a 참조).

상기 열접착제(301)는 열처리 시 비접착성을 나타내는 물질로서, 상온에서는 접착된 상태 그대로의 접착성을 유지하다가 열처리에 의해 접착성을 잃어 피접착물과의 박리가 가능한 것이라면 특별히 한정되지 않고 당업계에 공지된 모든 열접착제를 사용할 수 있다. 예를 들어, 약 100∼150℃의 온도에서의 열처리 시 비접착성을 나타내는 아크릴과 발포제로 이루어진 열접착제 등이 사용 가능하나, 특별히 이에 한정되는 것은 아니다.

상기 캐리어층(302a, 302b)은 당업계에 공지된 것이라면 특별히 한정되지 않고 사용할 수 있으며, 예를 들어, 금속 또는 중합체, 특히 박리성 중합체로 이루어진 재료 모두 사용 가능하다.

상기 베리어층(303a, 303b)은 당업계에서 구리 이외의 금속으로서 베리어층 으로서 사용 가능한 것이라면 특별히 한정되지 않으며, 예를 들어, 니켈, 크롬, 이들의 조합 등을 들 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 상기 베리어층의 두께 및 형성방법은 특별히 한정되지 않는다. 예를 들어, 상기 베리어층(303a, 303b)은 전해 또는 무전해 도금을 통해서 약 3∼5㎛의 두께로 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.

이어서, 상기 양면 캐리어 구조물(300)의 베리어층(303a, 303b) 상에, 랜드를 포함하거나 포함하지 않는 회로 형성 부위(305, 306, 307, 308)를 제외한 부분에 도금레지스트(304a, 304b)를 도포한다(도 3b 참조). 상기 도금레지스트(304a, 304b)로는 당업계에 공지된 것이라면 특별히 한정되지 않고 사용 가능하며, 예를 들어, 드라이필름을 사용하여 통상의 노광/에칭 과정을 통해서 회로 형성 부위만을 오픈시킬 수 있다.

이때, 상기 회로 형성 부위(305, 306, 307, 308)는, 바람직하게는, 상기 회로 전사용 캐리어 부재 중 하나의 회로 전사용 캐리어 부재에 형성된 제1층 랜드(312)가 비아홀 가공 부위를 사이에 두고 이격되어 패턴화되며, 다른 하나의 회로 전사용 캐리어 부재에 형성된 제2층 랜드(310)가 이격 부분 없이 일체로 상기 제1층 랜드(312)에 대향되어 형성되도록 선택된다.

다음, 상기 도금레지스트(304a, 304b)를 통해서 오픈된 회로 형성 부위(305, 306, 307, 308)에 통상의 전해 동도금을 수행하여 회로 패턴(309, 310, 311, 312)을 형성한다(도 3c 참조). 이때, 베리어층(303a, 303b)이 이미 형성되어 있기 때문에 별도의 시드층 형성 과정없이 바로 전해 동도금이 가능하다.

이어서, 상기 회로 패턴의 노출된 표면을 조도처리하여 요철(313)을 형성한다(도 3d 참조). 상기 조도처리는 당업계에서 수지 절연층와 회로층과의 접착력 향상을 위하여 사용되는 방법이라면 특별히 한정되지 않고 모두 사용 가능하며, 이로부터 형성되는 요철(313)의 형상은 특별히 한정되지 않고, 예를 들어, 침상 또는 앵커 구조로 형성될 수 있다.

다음, 상기 도금레지스트(304a, 304b)를 박리 등을 통해서 제거하고, 상기 양면 캐리어 구조물(300)을 열처리하여, 바람직하게는 약 100∼150℃의 온도에서 열처리하여 열접착제(301)로부터 한 쌍의 회로 전사용 캐리어 부재(C1, C2)를 각각 분리하여 얻는다. 상기 한 쌍의 회로 전사용 캐리어 부재(C1, C2)의 경우, 랜드(310, 312)를 포함하는 회로 패턴(309, 311)의 구조적 사양은 도 1에서 상술한 바와 같다.

이하, 도 4a 내지 도 4g를 참조하여, 상기 회로 전사용 캐리어 부재를 이용하여 코어리스 인쇄회로기판을 제조하는 방법의 바람직한 일 실시형태를 설명한다.

우선, 상술한 바에 따라 제작되어, 캐리어층(401a, 401b)의 일면에 베리어층(402a, 402b), 및 랜드(404a, 404b)를 포함하는 회로 패턴(403a, 403b)을 갖는 한 쌍의 회로 전사용 캐리어 부재(400a, 400b)를 준비한다. 바람직하게는, 상기 한 쌍의 회로 전사용 캐리어 부재 중 제1의 회로 전사용 캐리어 부재(400a)에 형성된 제1층 랜드(404a)는 비아홀(406)과 양 측면에서 접촉면을 갖도록 비아홀 가공 부위를 사이에 두고 이격되어 형성되며, 제2의 회로 전사용 캐리어 부재(400b)에 형성된 제2층 랜드(404b)는 내측 상단에서 비아홀(406)과 접촉면을 갖도록 이격 부분 없이 일체로 상기 제1층 랜드(404a)에 대향되어 형성된다.

이때, 상기 랜드(404a, 404b)를 포함하는 회로 패턴(403a, 403b)의 내측 하단 및 노출된 표면 중 측면에는 요철(R)이 형성되어 있지 않고 외측 상단에만 요철(R)이 형성되어 있다.

다음, 수지 절연층(405)을 준비하고, 상기 한 쌍의 회로 전사용 캐리어 부재(400a, 400b)를 회로 패턴(403a, 403b, 404a, 404b)이 내층으로 향하도록 서로 대향시켜 상기 수지 절연층(405)에 회로 패턴(403a, 403b, 404a, 404b)을 각각 매립한다 (도 4a 참조). 이때, 상기 한 쌍의 회로 전사용 캐리어 부재(400a, 400b)는 하나의 수지 절연층(405)에 대향시켜 적층하고, 수지 절연층(405)을 경화시켜 매립한다.

이어서, 상기 회로 전사용 캐리어 부재(400a, 400b)의 캐리어층(401a, 401b)을 각각 제거하여 베리어층(402a, 402b)을 노출시킨다(도 4b 참조). 상기 캐리어층(401a, 401b)의 제거는 경화/매립이 완료된 후, 예를 들어, 캐리어층으로서 박리성 중합체를 사용한 경우에는 박리(peeling)를 사용하거나, 또는 금속 재질의 캐리어층을 사용한 경우에는 통상의 에칭을 통해서 제거할 수 있으나, 특별히 이에 한정되는 것은 아니다.

다음, 층간 전기적 접속을 위한 비아홀(406)을 가공하여 랜드(404a, 404b)의 접촉면을 노출시킨다(도 4c 참조). 이때, 상기 비아홀(406) 가공은 통상의 CO₂ 레 이저 등을 사용하여 수행될 수 있다. 바람직하게는, 상기 비아홀(406) 가공은 먼저 비아를 형성할 부위의 베리어층(402a)을 제거하여 수지 절연층(405)을 노출시킨 후, 수지 절연층(405)을 가공하여 랜드(404a, 404b)의 접촉면을 노출시켜 수행될 수 있다.

이어서, 상기 비아홀(406) 내부를 포함하여 베리어층(402a, 402b) 상에 구리 시드층(407a, 407b)을 각각 형성한다(도 4d 참조). 상기 구리 시드층(407a, 407b) 형성은 무전해 동도금을 통해서 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다. 이때, 무전해 동도금 전에 노출된 표면의 이물질 등을 제거하기 위하여 예를 들어, 디스미어 처리와 같은 통상의 표면 전처리를 수행할 수 있다.

다음, 상기 비아홀 내부를 충전 도금(408)한다(도 4e 참조). 상기 충전 도금방법으로는 특별히 한정되는 것은 아니나, 예를 들어, 역펄스 도금과 같이 도금액 성분 및 도금 방법 등을 적절히 조절하여 주로 비아 내에 충전 도금층이 형성되고, 기판 표면에는 도금층이 거의 형성되지 않도록 하는 것이 바람직하다.

이어서, 상기 구리 시드층(407a, 407b)을 포함하는 표면층을 통상의 플레시 에칭 등의 방법을 이용하여 에칭하여 베리어층(402a, 402b)을 노출시킨다(도 4f 참조). 상기 베리어층(402a, 402b)을 포함하는 표면층 역시 통상의 금속 에칭법을 통해서 에칭하여 회로 패턴(403a, 403b, 404a, 404b)을 노출시킨다(도 4g 참조). 이때, 기존의 방법에 따라 구리 시드층을 에칭하는 것에 비해서, 본 발명에 따라 구리 이외의 금속으로 이루어지는 베리어층을 에칭하여 제거하는 경우 구리 회로 패턴 부위의 손상을 줄일 수 있다. 한편, 상기 베리어층(402a, 402b)을 에칭하는 과정에서 통상적으로 회로의 표면도 미세하게 에칭되기 때문에 수지 절연층(405) 표면과 회로 표면간에 약간의 단차가 생성될 수 있다.

본 발명에 따르면, 코어리스 기판을 제작하면서도 일정 수준의 기판 강도를 유지할 수 있어, 상술한 코어리스 인쇄회로기판의 제조과정을 구동 롤(roll)에 접촉이 작은 라인으로, 즉 시트 타입(sheet type)의 공정으로 수행할 수 있다.

본 도면에서는 코어 구조의 기판만을 예를 들어 설명하였으나, 이에 한정되지 않고, 상기 도 3a 내지 3e에 나타낸 바에 따라 제작된 또 다른 회로 전사용 캐리어 부재를 사용하여 상기 코어리스 기판의 단면 또는 양면에 제2의 수지 절연층을 적층하고, 여기에 제2의 회로 패턴을 상술한 방법에 따라, 매립, 전사하고 층간 연결을 위한 비아를 형성하여 외층을 형성하는 과정을 수회 반복하여 다층 인쇄회로기판을 구현할 수 있음은 물론이다. 이때, 최외층에는 필요에 따라 비아 랜드를 생략하여 제작할 수 있다.

위에서 살펴본 바와 같이, 본 발명에 따르면, 회로가 절연층에 묻혀 있는 구조로서, 실질적인 코어 없이 미세 회로를 갖는 얇은 코어 기판 구조의 구현이 가능하다. 또한, 매립된 회로의 내측 하부에만 회로 밀착력을 높이기 위한 조도 처리가 되어 있어 회로의 손상을 최소화하는 동시에 신뢰성을 높일 수 있다.

또한, 코어 구조에서 일면과 타면의 회로층이 하나의 절연층에 매립되어 구현되기 때문에 동시에 경화되어 형성되는 구조로서, 박판의 고밀도 인쇄회로기판의 제작이 가능하다.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 회로 전사용 캐리어 부재, 이를 이용한 코어리스 인쇄회로기판, 및 이들의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

전술한 바와 같이, 본 발명에 따르면, 미세 회로를 구현하는데 있어서 시드층 제거 시 회로의 손상이 최소화되어 유리하다. 또한, 미세 회로의 매립된 내측 하부만 회로 밀착력을 높이기 위한 요철이 형성되기 때문에 회로 손상을 최소화하는 동시에 고 신뢰성의 기판 구조를 제작할 수 있다.

나아가, 캐리어를 통해서 회로를 제작한 후, 회로를 수지 절연층 내에 전사/매립하여 형성함으로써 실질적인 코어 없이 내층의 코어 기판을 제작할 수 있다. 아울러, 제조 라인에서 기판에 일정 수준 이상의 강도가 확보되어 얇은 기판을 구동하기 위한 별도의 설비가 요구되지 않으며, 구동 롤에 접촉이 적은 시트 타입의 공정 라인으로 제작할 수 있는 이점이 있다.

뿐만 아니라, 기존의 인쇄회로기판에 비해서 기판 표면이 평탄하기 때문에 IC 실장에 유리하다.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

Claims

(a) 열처리 시 비접착성을 나타내는 열접착제의 양면에 캐리어층 및 베리어층으로 구성된 캐리어 원판이 부착된 양면 캐리어 구조물을 준비하는 단계, 여기서 상기 베리어층은 구리 이외의 금속 시드층임;

(b) 상기 양면 캐리어 구조물의 베리어층 상에, 랜드를 포함하거나 포함하지 않는 회로 형성 부위를 제외한 부분에 도금레지스트를 도포하는 단계;

(c) 상기 도금레지스트를 통해서 오픈된 회로 형성 부위에 전해 동도금을 수행하여 회로 패턴을 형성하는 단계;

(d) 상기 회로 패턴의 노출된 표면을 조도처리하여 요철을 형성하는 단계; 및

(e) 상기 도금레지스트를 제거하고, 상기 양면 캐리어 구조물을 열처리하여 열접착제로부터 한 쌍의 회로 전사용 캐리어 부재를 분리하여 얻는 단계;

를 포함하는 것을 특징으로 하는 회로 전사용 캐리어 부재의 제조방법.
제1항에 있어서, 상기 캐리어층은 금속 또는 중합체로 이루어지는 것을 특징으로 하는 회로 전사용 캐리어 부재의 제조방법.
제1항에 있어서, 상기 양면 캐리어 구조물의 열처리는 100∼150℃의 온도에서 수행되는 것을 특징으로 하는 회로 전사용 캐리어 부재의 제조방법.
제1항에 있어서, 상기 회로 패턴 폭의 편차는 ±10% 이내인 것을 특징으로 하는 회로 전사용 캐리어 부재의 제조방법.
제1항에 있어서, 상기 회로 형성 부위는:

상기 한 쌍의 회로 전사용 캐리어 부재 중 제1의 회로 전사용 캐리어 부재에 형성된 제1층 랜드가 비아홀 가공 부위를 사이에 두고 이격되어 형성되며, 제2의 회로 전사용 캐리어 부재에 형성된 제2층 랜드가 이격 부분 없이 일체로 상기 제1층 랜드에 대향되어 형성되도록 선택되는 것을 특징으로 하는 회로 전사용 캐리어 부재의 제조방법.
캐리어층의 일면에 구리 이외의 금속 시드층으로 된 베리어층, 및 랜드를 포함하거나 포함하지 않는 회로 패턴을 가지되, 상기 랜드를 포함하거나 포함하지 않는 회로 패턴의 내측 하단 및 노출된 표면 중 측면에는 요철이 형성되어 있지 않고 외측 상단에만 요철이 형성되어 있는 것을 특징으로 하는 회로 전사용 캐리어 부재.
제6항에 있어서, 상기 캐리어층은 금속 또는 중합체로 이루어진 것임을 특징으로 하는 회로 전사용 캐리어 부재.
제6항에 있어서, 상기 회로 패턴 폭의 편차는 ±10% 이내인 것을 특징으로 하는 회로 전사용 캐리어 부재.
(a) 캐리어층의 일면에 구리 이외의 금속 시드층으로 된 베리어층, 및 랜드를 포함하는 회로 패턴을 가지되, 상기 랜드를 포함하는 회로 패턴의 내측 하단 및 노출된 표면 중 측면에는 요철이 형성되어 있지 않고 외측 상단에만 요철이 형성되어 있는, 한 쌍의 회로 전사용 캐리어 부재를 준비하는 단계;

(b) 수지 절연층을 준비하는 단계;

(c) 상기 한 쌍의 회로 전사용 캐리어 부재를 회로 패턴이 내층으로 향하도록 서로 대향시켜 상기 수지 절연층에 회로 패턴을 각각 매립하는 단계;

(d) 상기 회로 전사용 캐리어 부재의 캐리어층을 제거하여 베리어층을 노출시키는 단계;

(e) 층간 전기적 접속을 위한 비아홀을 가공하여 랜드의 접촉면을 노출시키는 단계;

(f) 상기 비아홀 내부를 포함하여 베리어층 상에 구리 시드층을 형성하는 단계;

(g) 상기 비아홀 내부를 충전 도금하는 단계;

(h) 상기 구리 시드층을 포함하는 표면층을 에칭하여 베리어층을 노출시키는 단계; 및

(i) 상기 베리어층을 포함하는 표면층을 에칭하여 회로 패턴을 노출시키는 단계;

를 포함하는 것을 특징으로 하는 코어리스 인쇄회로기판의 제조방법.
제9항에 있어서, 상기 (c) 단계 내지 (i) 단계는 시트 타입(sheet type)의 공정으로 수행되는 것을 특징으로 하는 코어리스 인쇄회로기판의 제조방법.
제9항에 있어서, 상기 캐리어층은 금속 또는 중합체로 이루어지는 것을 특징으로 하는 코어리스 인쇄회로기판의 제조방법.
제9항에 있어서, 상기 회로 패턴 폭의 편차는 ±10% 이내인 것을 특징으로 하는 코어리스 인쇄회로기판의 제조방법.
제9항에 있어서, 상기 수지 절연층은 보강재가 함침되거나 함침되지 않은 열경화성 수지로 이루어지는 것을 특징으로 하는 코어리스 인쇄회로기판의 제조방법.
제9항에 있어서, 상기 캐리어층의 제거는 박리(peeling) 또는 에칭을 통해서 수행되는 것을 특징으로 하는 코어리스 인쇄회로기판의 제조방법.
제9항에 있어서, 상기 구리 시드층 형성은 무전해 동도금을 통해서 수행되는 것을 특징으로 하는 코어리스 인쇄회로기판의 제조방법.
제9항에 있어서, 상기 한 쌍의 회로 전사용 캐리어 부재 중 제1의 회로 전사용 캐리어 부재에 형성된 제1층 랜드는 비아홀과 양 측면에서 접촉면을 갖도록 비아홀 가공 부위를 사이에 두고 이격되어 형성되며, 제2의 회로 전사용 캐리어 부재에 형성된 제2층 랜드는 내측 상단에서 비아홀과 접촉면을 갖도록 이격 부분 없이 일체로 상기 제1층 랜드에 대향되어 형성되는 것을 특징으로 하는 코어리스 인쇄회로기판의 제조방법.
제9항에 있어서, 상기 비아홀 가공은 비아를 형성할 부위의 베리어층을 제거하여 수지 절연층을 노출시킨 후, 수지 절연층을 가공하여 랜드의 접촉면을 노출시켜 수행되는 것을 특징으로 하는 코어리스 인쇄회로기판의 제조방법.
제9항에 있어서, 상기 방법은:

(a') 제2의 캐리어층의 일면에 제2의 베리어층, 및 제2의 랜드를 포함하거나 포함하지 않는 제2의 회로 패턴을 가지되, 상기 제2의 랜드를 포함하거나 포함하지 않는 제2의 회로 패턴의 내측 하단 및 노출된 표면 중 측면에는 요철이 형성되어 있지 않고 외측 상단에만 요철이 형성되어 있는 제2의 회로 전사용 캐리어 부재를 준비하는 단계;

(b') 상기 코어리스 인쇄회로기판의 단면 또는 양면에 제2의 수지 절연층을 적층하는 단계;

(c') 상기 제2의 회로 전사용 캐리어 부재를 제2의 회로 패턴이 내층으로 향하도록 하여 상기 제2의 수지 절연층에 제2의 회로 패턴을 매립하는 단계;

(d') 상기 제2의 회로 전사용 캐리어 부재의 제2의 캐리어층을 제거하여 제2의 베리어층을 노출시키는 단계;

(e') 층간 전기적 접속을 위한 제2의 비아홀을 가공하되, 제2의 랜드가 존재하는 경우에는 비아홀 가공을 통해서 제2의 랜드의 접촉면을 노출시키는 단계;

(f') 상기 제2의 비아홀 내부를 포함하여 제2의 베리어층 상에 제2의 구리 시드층을 형성하는 단계;

(g') 상기 제2의 비아홀 내부를 충전 도금하는 단계;

(h') 상기 제2의 구리 시드층을 포함하는 표면층을 에칭하여 제2의 베리어층을 노출시키는 단계; 및

(i') 상기 제2의 베리어층을 포함하는 표면층을 에칭하여 제2의 회로 패턴을 노출시키는 단계;

를 순차적으로 1회 이상 반복하여 인쇄회로기판의 단면 또는 양면에 외층 회로층을 더욱 형성하는 것을 특징으로 하는 코어리스 인쇄회로기판의 제조방법.
(a) 수지 절연층;

(b) 상기 수지 절연층의 양면에 각각 표면이 노출되어 매립된, 랜드를 포함하는 회로 패턴; 및

(c) 층간 전기적 접속을 위하여 각 층의 랜드와 접촉하도록 형성된 비아;

를 포함하며,

상기 랜드를 포함하는 회로 패턴의 노출된 표면 및 매립된 면 중 측면에는 요철이 형성되어 있지 않고 내측 하단에만 요철이 형성되어 있으며, 상기 회로 패턴과 상기 비아는 그 층 구성이 서로 다른 것을 특징으로 하는 코어리스 인쇄회로기판.
제19항에 있어서, 상기 회로 패턴은 전해 동도금층으로 이루어지며, 상기 비아는 내측 표면에 형성된 무전해 동박 시드층과 상기 무전해 동박 시드층에 형성된 충전 도금층으로 이루어지는 것을 특징으로 하는 코어리스 인쇄회로기판.
제19항에 있어서, 상기 회로 패턴 폭의 편차는 ±10% 이내인 것을 특징으로 하는 코어리스 인쇄회로기판.
제19항에 있어서, 상기 수지 절연층은 보강재가 함침되거나 함침되지 않은 열경화성 수지로 이루어지는 것을 특징으로 하는 코어리스 인쇄회로기판.
제19항에 있어서, 상기 코어리스 인쇄회로기판은:

(a') 상기 코어리스 인쇄회로기판의 단면 또는 양면에 적층된 제2의 수지 절연층;

(b') 상기 제2의 수지 절연층에 표면이 노출되어 매립된, 제2의 랜드를 포함 하거나 포함하지 않는 제2의 회로 패턴; 및

(c') 층간 전기적 접속을 위하여 형성된 제2의 비아, 단, 제2의 랜드가 존재하는 경우에는 상기 제2의 비아가 제2의 랜드와 접촉하도록 형성됨;

을 더욱 포함하며,

상기 제2의 랜드를 포함하거나 포함하지 않는 제2의 회로 패턴의 노출된 표면 및 매립된 면 중 측면에는 요철이 형성되어 있지 않고 내측 하단에만 요철이 형성되어 있으며, 상기 제2의 회로 패턴과 상기 제2의 비아는 층 구성이 서로 다른 것을 특징으로 하는 코어리스 인쇄회로기판.