KR20210134549A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20210134549A
KR20210134549A KR1020210145409A KR20210145409A KR20210134549A KR 20210134549 A KR20210134549 A KR 20210134549A KR 1020210145409 A KR1020210145409 A KR 1020210145409A KR 20210145409 A KR20210145409 A KR 20210145409A KR 20210134549 A KR20210134549 A KR 20210134549A
Authority
KR
South Korea
Prior art keywords
insulating layer
circuit board
layer
circuit pattern
disposed
Prior art date
Application number
KR1020210145409A
Other languages
English (en)
Other versions
KR102445271B1 (ko
Inventor
신현건
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020210145409A priority Critical patent/KR102445271B1/ko
Publication of KR20210134549A publication Critical patent/KR20210134549A/ko
Application granted granted Critical
Publication of KR102445271B1 publication Critical patent/KR102445271B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias

Abstract

본 발명의 실시 예에 따른 인쇄회로기판은 제 1 절연층; 상기 제 1 절연층의 상면 위에 배치된 내층 회로 패턴; 상기 제 1 절연층 위에 배치되며, 상기 내층 회로 패턴을 덮는 제 2 절연층; 상기 제 1 절연층의 하면 내에 매립된 제 1 외층 회로 패턴; 및 상기 제 2 절연층의 상면 내에 매립된 제 2 외층 회로 패턴을 포함하고, 상기 제 1 절연층은, 열 경화성 수지를 포함하고, 상기 제 2 절연층은, 광 경화성 수지를 포함한다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판에 관한 것으로, 특히 양면에 매립된 회로 패턴을 포함하는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
인쇄회로기판(Printed Circuit Board; PCB)은 소정의 전자부품을 전기적으로 연결하거나 또는 기계적으로 고정해주는 회로기판으로서, 페놀 수지 또는 에폭시 수지 등의 절연층과 절연층에 부착되어 소정의 배선패턴이 형성되는 동박층으로 구성되어 있다.
이러한, 인쇄회로기판은 층수에 따라 절연층의 한쪽 면에만 배선이 형성된 단면 인쇄회로기판, 절연층의 양면에 배선이 형성된 양면 인쇄회로기판 및 다층으로 배선이 형성된 다층 인쇄회로기판으로 크게 분류된다.
이 중, 다층 인쇄회로기판은 직조 된 유리섬유에 BT나 FR-4, 또는 다른 수지를 함침시켜 코어를 제조한 후 코어의 양면에 동박을 적층하여 내층 회로를 형성하고, 이후 서브트랙티브(Subtractive) 공정이나 세미 어디티브(Semi-additive) 공정 등을 이용하여 기판을 제조한다.
도 1은 종래 기술에 따른 인쇄회로기판의 구조를 나타낸 도면이다.
도 1을 참조하면, 종래의 인쇄회로기판(10)은, 제 1 절연층(11), 제 1 회로 패턴(12), 제 2 절연층(13), 제 1 비아(14), 제 2 비아(15), 제 2 회로 패턴(16), 제 3 회로 패턴(17), 제 1 보호층(18) 및 제 2 보호층(19)을 포함한다.
상기와 같은 인쇄회로기판(10)은, 제 1 절연층(11)의 양면에 제 1 회로 패턴(12)과 제 3 회로 패턴(17)이 배치된다.
그리고, 제 2 절연층(13)은 상기 제 1 절연층(11) 위에 배치된다. 또한, 제 2 회로 패턴(16)은 상기 제 2 절연층(13)의 상면 위에 배치된다.
그리고, 제 1 비아(14)는 상기 제 1 절연층(11)을 관통하며 배치되고, 그에 따라 상기 제 1 절연층(11)의 상면 및 하면에 각각 배치된 제 1 회로 패턴(12)과 제 3 회로 패턴(17)을 전기적으로 연결한다.
또한, 제 2 비아(15)는 상기 제 2 절연층(13)을 관통하며 배치되고, 그에 따라 상기 제 1 절연층(11)의 상면 및 상기 제 2 절연층(13)의 상면에 각각 배치된 상기 제 1 회로 패턴(12)과 상기 제 2 회로 패턴(16)을 전기적으로 연결한다.
또한, 제 1 보호층(18)은 상기 제 2 절연층(13) 위에 배치되고, 그에 따라 상기 제 2 절연층(13)의 상면 및 상기 제 2 회로 패턴(16)의 일부 표면을 덮는다.
또한, 상기 제 2 보호층(19)은 상기 제 1 절연층(11) 아래에 배치되고, 그에 따라 상기 제 1 절연층(11)의 하면 및 상기 제 3 회로 패턴(17)의 일부 표면을 덮는다.
그러나, 이와 같은 종래 기술에 따른 인쇄회로기판은 외층 회로 패턴에 대응하는 제 2 회로 패턴(16) 및 제 3 회로 패턴(17)이 절연층 표면 위로 돌출된 형태로 형성되며, 이에 따라 상기 외층 회로 패턴에 대응하는 두께만큼 전체 인쇄회로기판의 두께가 증가하는 문제점이 있다.
또한, 종래의 인쇄회로기판은 외층 회로 패턴이 매립 패턴이 아니기 때문에, 미세 패턴을 형성하기 위해서는 프라이머와 같은 특수 레진을 사용하여 회로 패턴을 형성해야 하는 문제점이 있다.
또한, 종래의 인쇄회로기판은 상기 외층 회로 패턴이 돌출 구조를 가지기 때문에, 기판의 최외층에 상기 외층 회로 패턴의 표면을 보호하기 위하여 솔더 레지스트와 같은 열경화성 에폭시를 사용하여 보호층을 형성해야만 하며, 이에 따른 제품 단가가 상승하는 문제점이 있다.
또한, 종래의 인쇄회로기판은 유리 섬유를 가진 열경화성 수지를 사용하여 절연층을 제조함에 따라 각 층별 도총을 위한 비아 형성 시에 어려움이 있다.
본 발명에 따른 실시 예에서는 미세 패턴 형성이 가능하면서 전체 두께를 감소시킬 수 있는 인쇄회로기판 및 이의 제조 방법을 제공한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 인쇄회로기판은 제 1 절연층; 상기 제 1 절연층의 상면 위에 배치된 내층 회로 패턴; 상기 제 1 절연층 위에 배치되며, 상기 내층 회로 패턴을 덮는 제 2 절연층; 상기 제 1 절연층의 하면에 형성된 복수의 제 1 홈부; 상기 복수의 제 1 홈부 내에 배치되는 복수의 제 1 외층 회로 패턴; 상기 제 2 절연층의 상면에 형성된 복수의 제 2 홈부; 및 상기 복수의 제 2 홈부 내에 배치되는 복수의 제 2 외층 회로 패턴을 포함하고, 상기 제 1 절연층과 상기 제 2 절연층의 물질은 서로 상이하고, 상기 제 1 절연층 및 상기 제 2 절연층 중 어느 하나는, 유리 섬유를 포함한다.
또한, 상기 복수의 제 1 외층 회로 패턴의 하면은, 상기 제 1 절연층의 하면과 단차를 가지고, 상기 복수의 제 2 외층 회로 패턴의 상면은, 상기 제 2 절연층의 상면과 단차를 가지며, 상기 내층 회로 패턴의 하면은, 상기 제 1 절연층의 상면 및 상기 제 2 절연층의 하면과 동일 평면상에 배치된다.
또한, 상기 복수의 제 1 외층 회로 패턴의 하면은, 상기 제 1 절연층의 하면보다 높게 위치하고, 상기 복수의 제 2 외층 회로 패턴의 상면은, 상기 제 2 절연층의 상면보다 낮게 위치한다.
또한, 상기 제 1 절연층 및 상기 제 2 절연층 중 다른 하나는, 상기 유리 섬유를 포함하지 않는다.
또한, 상기 유리 섬유를 포함하는 절연층은, 열 경화성 수지이고, 상기 유리 섬유를 포함하지 않는 절연층은, 광 경화성 수지이다.
또한, 상기 제 1 절연층의 하면 및 상기 제 2 절연층의 상면에는 솔더 레지스트가 배치되지 않으며, 상기 제 1 절연층의 하면 및 상기 제 2 절연층의 상면은 외부로 노출된다.
또한, 상기 제 2 절연층을 관통하며, 상면이 상기 제 2 절연층의 상면보다 낮게 위치하는 제 2 비아를 더 포함하며, 상기 제 2 비아는, 하면이 상기 내층 회로 패턴의 상면과 접촉한다.
또한, 상기 제 2 홈부의 바닥면은, 상기 내층 회로 패턴의 상면보다 높게 위치하며, 상기 복수의 제 2 외층 회로 패턴의 하면은, 상기 내층 회로 패턴의 상면보다 높게 위치한다.
또한, 상기 제 2 비아의 상면은, 상기 복수의 제 2 외층 회로 패턴의 상면과 동일 평면상에 위치한다.
또한, 상기 제 2 비아는, 상기 복수의 제 2 외층 회로 패턴의 수직 단면의 형상과 동일 형상을 가지며, 상기 제 2 비아의 측면은, 상기 제 2 절연층의 상면에 대하여 직각이다.
또한, 상기 제 2 비아의 측면은, 상기 제 2 절연층의 상면에 대하여 일정 경사각을 가지고, 상기 복수의 제 2 외층 회로 패턴의 측면은, 상기 제 2 절연층의 상면에 대하여 직각이다.
또한, 상기 복수의 제 1 외층 회로 패턴 중 적어도 하나의 제 1 외층 회로 패턴의 하면에 배치되는 제 1 보호층; 및 상기 복수의 제 2 외층 회로 패턴 중 적어도 하나의 제 2 외층 회로 패턴의 상면에 배치되는 제 2 보호층을 포함하고, 상기 제 1 보호층의 하면은, 상기 제 1 절연층의 하면과 동일 평면상에 위치하고, 상기 제 2 보호층의 상면은, 상기 제 2 절연층의 상면과 동일 평면상에 위치한다.
또한, 상기 제 1 절연층의 하면 및 상기 복수의 제 1 외층 회로 패턴 중 적어도 하나의 제 1 외층 회로 패턴의 하면에 배치되는 제 1 보호층; 및 상기 제 2 절연층의 상면 및 상기 복수의 제 2 외층 회로 패턴 중 적어도 하나의 제 2 외층 회로 패턴의 상면에 배치되는 제 2 보호층을 포함하고, 상기 제 1 보호층은, 상기 제 1 절연층의 하면에 배치되는 부분의 하면과, 상기 적어도 하나의 제 1 외층 회로 패턴의 하면에 배치되는 부분의 하면 사이에 단차를 가지고, 상기 제 2 보호층은, 상기 제 2 절연층의 상면에 배치되는 부분의 상면과, 상기 적어도 하나의 제 2 외층 회로 패턴의 상면에 배치되는 부분의 상면 사이에 단차를 가진다.
또한, 본 발명의 실시 예에 따른 인쇄회로기판은 제 1 절연층; 상기 제 1 절연층의 상면 위에 배치된 내층 회로 패턴; 상기 제 1 절연층 위에 배치되며, 상기 내층 회로 패턴을 덮는 제 2 절연층; 상기 제 1 절연층의 하면에 형성된 복수의 제 1 홈부; 상기 복수의 제 1 홈부 내에 배치되는 복수의 제 1 외층 회로 패턴; 상기 제 2 절연층의 상면에 형성된 복수의 제 2 홈부; 및 상기 복수의 제 2 홈부 내에 배치되는 복수의 제 2 외층 회로 패턴을 포함하고, 상기 복수의 제 1 외층 회로 패턴의 하면은, 상기 제 1 절연층의 하면과 단차를 가지고, 상기 복수의 제 2 외층 회로 패턴의 상면은, 상기 제 2 절연층의 상면과 단차를 가지며, 상기 내층 회로 패턴의 하면은, 상기 제 1 절연층의 상면 및 상기 제 2 절연층의 하면과 동일 평면상에 배치된다.
또한, 상기 복수의 제 1 외층 회로 패턴의 하면은, 상기 제 1 절연층의 하면보다 높게 위치하고, 상기 복수의 제 2 외층 회로 패턴의 상면은, 상기 제 2 절연층의 상면보다 낮게 위치한다.
또한, 상기 제 1 및 제 2 절연층 중 어느 하나는, 상기 유리 섬유를 포함하는 열 경화성 수지이고, 상기 제 1 및 제 2 절연층 중 다른 하나는, 상기 유리 섬유를 포함하지 않는 광 경화성 수지이다.
또한, 상기 복수의 제 1 외층 회로 패턴 중 적어도 하나의 제 1 외층 회로 패턴의 하면에 배치되는 제 1 보호층; 및 상기 복수의 제 2 외층 회로 패턴 중 적어도 하나의 제 2 외층 회로 패턴의 상면에 배치되는 제 2 보호층을 포함하고, 상기 제 1 보호층의 하면은, 상기 제 1 절연층의 하면과 동일 평면상에 위치하고, 상기 제 2 보호층의 상면은, 상기 제 2 절연층의 상면과 동일 평면상에 위치한다.
또한, 상기 제 1 절연층의 하면 및 상기 복수의 제 1 외층 회로 패턴 중 적어도 하나의 제 1 외층 회로 패턴의 하면에 배치되는 제 1 보호층; 및 상기 제 2 절연층의 상면 및 상기 복수의 제 2 외층 회로 패턴 중 적어도 하나의 제 2 외층 회로 패턴의 상면에 배치되는 제 2 보호층을 포함하고, 상기 제 1 보호층은, 상기 제 1 절연층의 하면에 배치되는 부분의 하면과, 상기 적어도 하나의 제 1 외층 회로 패턴의 하면에 배치되는 부분의 하면 사이에 단차를 가지고, 상기 제 2 보호층은, 상기 제 2 절연층의 상면에 배치되는 부분의 상면과, 상기 적어도 하나의 제 2 외층 회로 패턴의 상면에 배치되는 부분의 상면 사이에 단차를 가진다.
본 발명에 따른 실시 예에 의하면, 양면 매립 패턴 구조를 통한 미세 패턴의 형성이 가능하며, 이에 따라 프라이머 레진과 같은 특수 레진을 사용하지 않음에 따른 제품 단가를 절감할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 최외층 회로 패턴을 절연층 내에 매립하는 양면 매립 구조를 제공함으로써, 상기 최외층 회로 패턴의 두께만큼의 인쇄회로기판의 전체 두께를 감소시킬 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 최외층 회로 패턴을 절연층 내에 매립하여 상기 최외층 회로 패턴의 표면을 보호하는 솔더 레지스트와 같은 보호층을 제거할 수 있으며, 이에 따라 상기 보호층의 두께만큼의 인쇄회로기판의 전체 두께를 감소시킬 수 있다.
도 1은 종래 기술에 따른 인쇄회로기판의 구조를 나타낸 도면이다.
도 2는 본 발명의 제 1 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 3은 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 4 내지 도 12는 본 발명의 제 1 실시 예에 따른 인쇄회로기판(100)의 제조 방법을 공정 순으로 나타낸 도면이다.
도 13은 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 제조 공정을 보여주는 도면이다.
도 14 내지 도 16은 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 보여준다.
도 17 내지 도 18은 본 발명의 제 4 및 제 5 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 보여준다.
도 19는 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 구조를 보여준다.
도 20은 본 발명의 제 4 실시 예에 따른 인쇄회로기판의 구조를 보여준다.
도 21은 본 발명의 제 5 실시 예에 따른 인쇄회로기판의 구조를 보여준다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 2는 본 발명의 제 1 실시 예에 따른 인쇄회로기판을 나타낸 도면이고, 도 3은 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
먼저, 도 2를 참조하면, 인쇄회로기판(100)은 제 1 절연층(104), 제 2 절연층(108), 내층 회로패턴(107), 제 1 비아(106), 제 2 비아(112), 제 1 외층 회로 패턴(103) 및 제 2 외층 회로 패턴(111)을 포함한다.
상기 인쇄회로기판(100)은 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 인쇄회로기판(100)은 전기부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.
제 1 절연층(104)은 단일 회로 패턴이 형성되는 인쇄회로기판(100)의 지지 기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판(100) 중 어느 하나의 회로 패턴이 형성되어 있는 절연 영역을 의미할 수 있다.
바람직하게, 본 발명의 제 1 실시 예에서의 인쇄회로기판(100)은 3층 구조(3 Metal Layer)를 가지며, 이에 따라, 인쇄회로기판(100)은 2개의 절연층을 포함한다.
제 2 절연층(108)은 상기 제 1 절연층(104) 위에 배치된다.
상기 제 2 절연층(108)은 상기 제 1 절연층(104)의 상면 위에 배치된 내층 회로패턴(107)을 덮는다. 바람직하게, 상기 내층 회로패턴(107)은 상기 제 1 절연층(104)과 상기 제 2 절연층(108) 사이에 배치된다.
이때, 상기 제1 절연층(104)과 상기 제 2 절연층(108)은 서로 다른 물질을 포함한다. 바람직하게, 상기 제 1 절연층(104)은 열 경화성 수지를 포함하고, 상기 제 2 절연층(108)은 광 경화성 수지를 포함한다.
바람직하게, 상기 제 1 절연층(104)은 에폭시 레진, 유리 섬유, 실리콘계 필러(Si filler) 및 경화제(hardner)를 포함할 수 있다.
그리고, 상기 제 2 절연층(108)은 상기 제 1 절연층(104)과는 다르게 에폭시 레진, 광개시제, 실리콘계 필러(Si filler) 및 경화제(hardner)를 포함할 수 있다.
여기에서, 본 발명은, 상기 제 2 절연층(108)을 상기와 같은 물질을 포함하는 광 경화성 수지로 구성함으로써, 기존에 제 2 절연층(108) 위에 배치되어야만 하는 솔더 레지스트(SR)를 삭제할 수 있다. 또한, 본 발명에서는 상기 제 2 절연층(108)을 광 경화성 수지로 구성함으로써, 최외층 회로 패턴이 절연층의 표면 위로 돌출되는 돌출 패턴이 아닌 절연층의 표면 내에 매립된 매립 패턴으로 형성할 수 있다. 이에 대해서는 하기에서 더욱 상세히 설명하기로 한다.
제 1 비아(106)는 상기 제 1 절연층(104)을 관통하며 형성된다. 바람직하게, 상기 제 1 비아(106)는 일단이 상기 제 1 절연층(104) 위에 배치된 내층 회로패턴(107)과 연결되고, 타단이 상기 제 1 절연층(104)의 하면 내에 매립된 제 1 외층 회로 패턴(103)과 연결된다.
즉, 상기 제 1 비아(106)는 인쇄회로기판의 층간 전기적 연결을 위한 통로로써, 전기적으로 단절되어 있는 층을 드릴링(drilling)하여 비아 홀(추후 설명)을 형성하고, 상기 형성된 비아 홀을 도전성 물질로 채우거나, 도전 물질로 도금하여 형성될 수 있다.
상기 제 1 비아(106)를 형성하기 위한 금속 물질은 Cu, Ag, Sn, Au, Ni 및 Pd 중 선택되는 어느 하나의 물질일 수 있으며, 상기 금속 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Ecaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
이때, 상기 비아 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다.
상기 비아 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 Co2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 기판(110)을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다. 상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
또한, 제 2 비아(112)은 상기 제 2 절연층(108)을 관통하며 형성된다. 바람직하게, 상기 제 2 비아(112)는 일단이 상기 내층 회로패턴(107)과 연결되고, 타단이 상기 제 2 절연층(108)의 상면 위로 노출된다.
그리고, 상기 제 1 절연층(104)의 하면에는 제 1 외층 회로 패턴(103)이 매립되어 형성되고, 제 2 절연층(108)의 상면에는 제 2 외층 회로 패턴(111)이 매립되어 형성된다.
다시 말해서, 본 발명의 제 1 실시 예에서의 제 1 외층 회로 패턴(103)의 하면은 상기 제 1 절연층(104)의 하면과 동일 평면 상에 배치된다. 또한, 제 2 외층 회로 패턴(111)의 상면은 상기 제 2 절연층(108)의 상면과 동일 평면 상에 배치된다.
상기 내층 회로패턴(107), 상기 제 1 외층 회로 패턴(103) 및 상기 제 2 외층 회로 패턴(111)은 구리(Cu), 철(Fe) 및 이들의 합금 등의 전도성이 있는 금속 물질로 형성될 수 있다.
상기와 같이, 본 발명의 제 1 실시 예에서의 인쇄회로기판(100)은 제 1 절연층(104) 및 제 2 절연층(108)의 표면에 매립 패턴 구조를 통한 미세 패턴의 외층 회로 패턴을 형성한다. 이때, 상기 외층 회로 패턴을 미세 패턴으로 형성하면서 매립 구조를 가지도록 하는 것은, 상기 제 2 절연층(108)을 기존과 같은 열 경화성 수지가 아닌 광 경화성 수지로 형성함에 의해 달성될 수 있다.
즉, 종래에는 제 1 절연층(104)과 제 2 절연층(108)이 서로 동일한 절연층으로 구성되어 있었다. 바람직하게, 종래에는 상기 제 1 절연층(104)과 상기 제 2 절연층(108)이 모두 광 경화성 수지로 형성되었다. 이에 따라, 종래에는 양면 매립 패턴을 형성하기 위해서는 열 경화성 수지의 표면에 레이저를 통한 홈을 형성하고, 그에 따라 상기 홈을 금속 물질로 채워 금속층을 형성하며, 상기 형성된 금속층 중 일부를 제거하는 연마 공정을 진행하였다. 또한, 종래에는 매립 회로 패턴과 다르게 비아 홀에 대해서는 상기 매립 회로 패턴과는 별개로 추가적인 레이저 공정을 진행하였으며, 이에 따라 매립 회로 패턴과 비아를 각각 별도의 공정을 통해 형성하였다.
그러나, 본 발명에서는 상기 매립 회로 패턴을 형성하기 위한 패턴 홈과 비아 홀을 동시에 형성하고, 그에 따라 상기 패턴 홈과 비아 홀을 채우는 도금 공정을 한번에 진행하게 된다.
이는, 종래에는 상기 제 2 절연층(108)이 열 경화성 수지를 포함하기 때문에, 레이저를 통해서만 상기 패턴 홈과 비아 홀을 형성할 수 있었으며, 이에 따라 각각의 깊이에 맞는 레이저 공정을 별개로 진행해야만 하였다.
그러나 본 발명에서는 상기 제 2 절연층(108)이 광 경화성 수지를 포함하기 때문에, 종래와 같은 레이저 공정이 아닌 노광 및 현상 공정을 진행하여 상기 패턴 홈과 비아 홀을 형성함으로써, 레이저에 비해 패턴 홈의 정확한 위치 선정 및 크기(폭 및 깊이)의 제어가 용이하다.
한편, 본 발명의 제 1 실시 예에서는 제 1 외층 회로 패턴(103) 및 제 2 외층 회로 패턴(111)이 각각 제 1 절연층(104)의 하면 및 제 2 절연층(108)의 상면과 동일 평면 상에 위치하였다.
이와 다르게, 도 3을 참조하면 제 1 외층 회로 패턴(103A)과 제 2 외층 회로 패턴(111)은 상기 제 1 절연층(104) 및 상기 제 2 절연층(108)의 표면과 다른 평면 상에 위치할 수 있다.
바람직하게, 본 발명의 제 2 실시 예에서의 상기 제 1 외층 회로 패턴(103A)은, 상기 제 1 절연층(104)의 하면보다 높게 위치한다. 다시 말해서, 상기 제 1 외층 회로 패턴(103A)은 제 1 절연층(104)의 하부에 매립된다. 이때, 상기 제 1 외층 회로 패턴(103A)의 하면은 상기 제 1 절연층(104)의 하면보다 높게 위치한다.
상기 제 2 외층 회로 패턴(111A)은, 상기 제 2 절연층(108)의 상면보다 낮게 위치한다. 다시 말해서, 상기 제 2 외층 회로 패턴(111A)은 추후 설명할 제 2 절연층(108)의 상부에 형성되는 패턴 홈(추후 설명)을 매립하며 형성된다. 이때, 상기 제 2 외층 회로 패턴(111A)은 상기 패턴 홈의 전체를 매립하며 형성되는 것이 아니라, 상기 패턴 홈의 일부만을 매립하며 형성될 수 있다. 따라서, 상기 패턴 홈의 일부는 상기 제 2 외층 회로 패턴(111A)에 의해 매립되고, 나머지 일부는 비어있는 상태로 유지된다.
따라서, 상기 제 2 외층 회로 패턴(111A)의 상면은 상기 제 2 절연층(108)의 상면보다 낮게 위치한다.
다시 말해서, 본 발명의 제 2 실시 예에서는 상기 외층 회로 패턴과 절연층의 표면 사이에 리세스(resess)를 형성하여, 추후 발생할 수 있는 솔더 브리지 현상을 최소화하도록 한다. 여기에서, 상기 솔더 브리지 현상은, 이웃하는 외층 회로 패턴의 표면에 배치된 솔더가 상호 연결되는 현상을 의미하며, 이는 인쇄회로기판의 신뢰성에 큰 영향을 줄 수 있다.
따라서, 본 발명에서는 상기와 같이 외층 회로 패턴과 절연층의 표면 사이에 단차를 통한 리세스를 형성하여 상기와 같은 솔더 브리지 발생 가능성을 최소화한다.
또한, 본 발명에서는 상기와 같이 제 2 절연층(108)이 기존의 솔더 레지스트와 같은 광 경화성 수지를 포함하며, 상기와 같이 리세스가 형성되어 있기 때문에, 상기 제 1 절연층(104)의 표면 및 상기 제 2 절연층(108)의 표면에 상기 외층 회로 패턴을 보호하기 위한 추가적인 보호층(예를 들어, 솔더 레지스트)을 형성하지 않아도 된다.
즉, 종래에는 상기 제 2 절연층(108)을 프리프레그와 같은 재질로 형성하였으며, 상기 프리프레그가 가지는 표면 거칠기에 의해 몰드 흐름성 등에 문제가 발생할 수 있기 때문에, 상기와 같은 추가적인 보호층을 형성해야만 했다.
그러나, 본 발명에서는 상기 제 2 절연층(108)을 상기 솔더 레지스트와 유사한 물성을 가지는 광 경화성 수지로 형성하고, 그에 따라 외층 회로 패턴의 표면과의 단차를 통한 리세스를 형성함으로써, 상기 솔더 레지스트를 제거할 수 있으며, 추가적으로 솔더 브리지 현상 개선, 몰드 흐름성 개선 및 접합성 문제를 해결할 수 있다.
이하에서는, 본 발명의 실시 예에 따른 인쇄회로기판(100)의 제조 방법에 대해 설명하기로 한다.
도 4 내지 도 12는 본 발명의 제 1 실시 예에 따른 인쇄회로기판(100)의 제조 방법을 공정 순으로 나타낸 도면이다.
먼저, 도 4를 참조하면, 캐리어(101)를 준비하고, 상기 캐리어(101)의 양면에 동박층(102)을 형성한다. 즉, 본 발명에서는 캐리어(101)을 중심으로 상기 캐리어(101)의 상부 및 하부에서 각각 별개의 인쇄회로기판(100)을 제조하게 된다. 즉, 본 발명에서는 하나의 캐리어를 이용하여 복수의 인쇄회로기판(100)을 동시에 제조한다. 그러나, 이는 본 발명의 일 실시 예에 불과할 뿐, 상기 캐리어를 중심으로 상부 또는 하부에 대해서만 인쇄회로기판의 제조 공정을 진행할 수도 있을 것이다.
한편, 상기 동박층(102)은 상기 캐리어(101) 위에 구리를 포함하는 금속을 무전해 도금하여 형성할 수 있다.
또한, 상기 동박층(102)은 상기 캐리어(101)의 표면에 무전해 도금하여 형성하는 것과는 달리 일반적인 CCL(Copper Clad Laminate)를 사용할 수 있다. 이때, 상기 동박층(102)을 무전해 도금하는 경우, 탈지과정, 소프트 부식과정, 예비 촉매 처리 과정, 촉매 처리 과정, 활성화 과정, 무전해 도금 과정 및 산화 방지 처리 과정의 순서로 처리하여 진행하여 무전해 도금할 수 있다.
또한, 상기 동박층(102)은 도금이 아닌 플라즈마를 이용하여 금속 입자를 상기 캐리어(101)의 표면에 스퍼터링함으로써 형성할 수도 있을 것이다.
다음으로, 상기 동박층(102) 위에 제 1 외층 회로 패턴(103)을 형성한다. 상기 제 1 외층 회로 패턴(103)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
다음으로, 도 5를 참조하면, 상기 제 1 외층 회로 패턴(103)이 형성된 동박층(102) 위에 제 1 절연층(104)을 형성한다.
이때, 상기 제 1 절연층(104)은 열 경화성 수지를 포함할 수 있다. 바람직하게, 상기 제 1 절연층(104)은 에폭시 레진, 유리 섬유, 실리콘계 필러(Si filler) 및 경화제(hardner)를 포함할 수 있다.
이후, 상기 제 1 절연층(104)이 형성되면, 상기 제 1 절연층(104)에 제 1 비아 홀(105)을 형성한다. 상기 제 1 비아 홀(105)은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다.
상기 제 1 비아 홀(105)이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 Co2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 제 1 절연층(104)을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
한편, 상기 제 1 비아 홀(105)이 형성되면, 상기 제 1 비아 홀(105)의 도금 불랑률을 낮추기 위해 드릴링에 의해 생긴 드릴 버(burr) 또는 스미어(smear)를 제거하는 디버링(deburring) 공정 또는 디스미어(desmear) 공정을 수행할 수 있다.
이때, 상기 제 1 비아 홀(105)의 형상은 일측이 막혀있는 블라인드(blind) 비아 홀 뿐만 아니라, 상기 제 1 절연층(104)의 상면 및 하면을 관통하는 관통 홀(plated through hole)을 포함할 수도 있다. 그리고, 제 1 비아 홀(105)이 필요 없는 경우에는 본 공정을 생략할 수 있다.
다음으로, 도 6을 참조하면, 상기 제 1 절연층(104)의 상기 제 1 비아 홀(105)에 제 1 비아(106)를 형성하고, 또한 상기 제 1 절연층(104)의 상면 위에 내층 회로패턴(107)을 형성한다.
상기 제 1 비아(106)는 상기 제 1 비아 홀(105) 내부를 도전성 물질로 채우거나, 도전 물질로 도금하여 형성될 수 있다.
상기 제 1 비아(106)를 형성하기 위한 금속 물질은 Cu, Ag, Sn, Au, Ni 및 Pd 중 선택되는 어느 하나의 물질일 수 있으며, 상기 금속 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Ecaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
또한, 상기 내층 회로패턴(107)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
다음으로, 도 7을 참조하면, 상기 제 1 절연층(104) 위에 제 2 절연층(108)을 형성한다. 이때, 상기 제 2 절연층(108)은 상기 제 1 절연층(104)과는 다른 물질을 포함한다.
바람직하게, 상기 제 2 절연층(108)은 제 1 절연층(104)과 같은 열 경화성 수지가 아닌 광 경화성 수지를 포함한다.
이에 따라, 상기 제 2 절연층(108)은 상기 제 1 절연층(104)과는 다르게 에폭시 레진, 광개시제, 실리콘계 필러(Si filler) 및 경화제(hardner)를 포함할 수 있다.
즉, 본 발명에서는 상기 제 2 절연층(108)을 노광 및 현상 공정을 통해 매립 회로 패턴과 비아의 형성을 위한 패턴 홈 및 비아 홀을 형성할 수 있도록 상기와 같은 광 경화성 수지로 형성한다. 또한, 본 발명에서는 인쇄회로기판(100)의 최외측에 배치되는 솔더 레지스트와 같은 보호층을 제거하기 위하여, 상기 제 2 절연층(108)을 상기 솔더 레지스트와 유사한 물성을 가진 광 경화성 수지로 형성한다.
다음으로, 도 8을 참조하면 상기 제 2 절연층(108)의 표면에 패턴 홈(109)을 형성한다. 상기 패턴 홈(109)은 상기 제 2 절연층(108)의 표면 중 제 2 외층 회로 패턴(111)이 형성될 위치에 형성된다. 이때, 상기 패턴 홈(109)은 노광 및 현상 공정을 통해 형성될 수 있다.
바람직하게, 상기 패턴 홈(109)을 형성하기 위해, 우선적으로 상기 제 2 절연층(108)의 표면 중 상기 제 2 외층 회로 패턴(111)이 형성될 위치를 제외한 나머지 영역에 자외선 조사에 의한 감광층 경화(노광)를 실시한다. 그리고, 상기 경화된 영역을 제외한 미경화 영역에 대한 감광층 제거(현상) 공정을 통해 상기 패턴 홈(109)을 형성한다. 이때, 상기 노광 및 현상 공정을 조절하여, 상기 패턴 홈(109)의 깊이를 조절할 수 있다.
다음으로, 도 9를 참조하면, 상기 제 2 절연층(108)의 표면 중 제 2 비아(112)가 형성될 영역에 제 2 비아 홀(110)을 형성한다. 상기 제 2 비아 홀(110)은 상기 설명한 바와 같이 레이저 공정을 통해 진행할 수 있다.
즉, 본 발명의 제 1 실시 예에서는 상기 패턴 홈(109)과 상기 제 2 비아 홀(110)을 서로 다른 방식을 적용하여 형성할 수 있다. 이에 따라, 상기 패턴 홈(109)은 수직 단면이 사각 형상을 가질 수 있다. 그리고, 상기 제 2 비아 홀(110)은 수직 단면이 사다리꼴 형상을 가질 수 있다.
다음으로, 도 10을 참조하면 상기 패턴 홈(109) 내에 금속 물질을 채워 제 2 외층 회로 패턴(103)을 형성한다. 또한, 상기 제 2 비아 홀(110) 내에 금속 물질을 채워 제 2 비아(106)를 형성한다.
다음으로, 도 11을 참조하면, 상기 캐리어(101)를 중심으로 상부에 형성된 제 1 인쇄회로기판과, 하부에 형성된 제 2 인쇄회로기판을 상호 분리한다.
다음으로, 도 12를 참조하면, 상기 상호 분리된 인쇄회로기판에서, 플레시 애칭 공정을 통해 상기 동박층(102)을 제거하여 상기 제 1 절연층(104)의 하면 및 상기 제 1 외층 회로 패턴(103)의 하면이 노출되도록 한다.
한편, 도 13은 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 제조 공정을 보여주는 도면이다.
도 13을 참조하면, 도 10에 도시된 공정 상에서, 상기 패턴 홈(109) 및 상기 제 2 비아 홀(110) 내에 금속물질을 형성하는 과정에서, 상기 패턴 홈(109)의 전체를 매립하지 않고, 상기 패턴 홈(109)의 일부만을 매립하도록 제 2 외층 회로 패턴(111A)을 형성한다.
또한, 제 2 비아(112A)는 상기 제 2 비아 홀(110)의 전체를 매립하며 형성되는 것이 아니라, 상기 제 2 비아 홀(110)의 일부만을 매립하며 형성한다.
따라서, 상기 제 2 외층 회로 패턴(111A)의 상면 및 상기 제 2 비아(112A)의 상면은 상기 제 2 절연층(108)의 상면과 동일 평면이 아닌, 상기 제 2 절연층(108)의 상면보다 낮게 위치한다. 다시 말해서, 상기 제 2 외층 회로 패턴(111A)의 표면은 상기 제 2 절연층(108)의 상면 내부로 함몰된 리세스 영역(도시하지 않음)을 포함한다.
또한, 도 12의 공정에서, 상기 플레시 애칭 공정을 진행할 때, 상기 제 1 절연층(104)의 하면까지 상기 동박층(102)을 제거하는 것이 아니라, 상기 동박층(102)과 함께, 상기 제 1 절연층(104)의 하부에 매립된 상기 제 1 외층 회로 패턴(103)의 하부의 일부를 같이 제거한다.
따라서, 상기 제 1 외층 회로 패턴(103)의 하면은 상기 제 1 절연층(104)의 하면과 동일 평면이 아닌, 상기 제 1 절연층(104)의 하면보다 높게 위치한다. 다시 말해서, 상기 제 1 외층 회로 패턴(103A)의 표면은 상기 제 1 절연층(104)의 하면 내부로 함몰된 리세스 영역(도시하지 않음)을 포함한다.
본 발명에서는 상기와 같이 외층 회로 패턴과 절연층의 표면 사이에 단차를 통한 리세스를 형성하여 상기와 같은 솔더 브리지 발생 가능성을 최소화한다.
또한, 본 발명에서는 상기와 같이 제 2 절연층(108)이 기존의 솔더 레지스트와 같은 광 경화성 수지를 포함하며, 상기와 같이 리세스가 형성되어 있기 때문에, 상기 제 1 절연층(104)의 표면 및 상기 제 2 절연층(108)의 표면에 상기 외층 회로 패턴을 보호하기 위한 추가적인 보호층(예를 들어, 솔더 레지스트)을 형성하지 않아도 된다.
즉, 종래에는 상기 제 2 절연층(108)을 프리프레그와 같은 재질로 형성하였으며, 상기 프리프레그가 가지는 표면 거칠기에 의해 몰드 흐름성 등에 문제가 발생할 수 있기 때문에, 상기와 같은 추가적인 보호층을 형성해야만 했다.
그러나, 본 발명에서는 상기 제 2 절연층(108)을 상기 솔더 레지스트와 유사한 물성을 가지는 광 경화성 수지로 형성하고, 그에 따라 외층 회로 패턴의 표면과의 단차를 통한 리세스를 형성함으로써, 상기 솔더 레지스트를 제거할 수 있으며, 추가적으로 솔더 브리지 현상 개선, 몰드 흐름성 개선 및 접합성 문제를 해결할 수 있다.
도 14 내지 도 16은 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 보여준다.
본 발명의 제 3 실시 예에 따른 제조 방법은 제 1 실시 예의 제조 방법에 대비하여, 상기 제 2 비아 홀을 형성하는 공정만이 상이하고, 다른 공정은 동일하다. 따라서, 본 발명의 제 3 실시 예에 따른 제조 방법에 대해서는 상기 제 2 비아 홀을 형성하는 공정에 대해서는 구체적으로 설명하기로 한다.
도 14를 참조하면, 제 2 절연층(108)의 상면에 패턴 홈(109B)을 형성한다. 이때, 도 10에서는 제 2 외층 회로 패턴(111)이 형성될 위치에만 상기 패턴 홈(109)이 형성되었다. 그러나, 본 발명의 제 3 실시 예에서는 상기 패턴 홈 뿐 아니라, 제 2 비아(112)가 형성될 제 2 비아 홀도 상기와 같은 노광 및 현상 공정을 통해 상기 패턴 홈과 함께 형성한다.
이에 따라, 상기 패턴 홈(109B)은 제 2 외층 회로 패턴(111B)이 형성될 영역에 배치되는 제 1 패턴 홈과, 상기 제 2 비아(112B)가 형성될 영역에 배치되는 제 2 패턴 홈을 포함한다.
이때, 상기 제 1 패턴 홈과 제 2 패턴 홈은 동일 깊이로 형성될 수 있다.
따라서, 상기 제 2 패턴 홈은 상기 제 2 절연층(108)을 관통하는 것이 아니라, 상기 제 2 절연층(108)의 상부의 일부만을 개방하며 형성된다.
다음으로, 도 15를 참조하면, 상기 형성된 패턴 홈 중 상기 제 2 패턴 홈에 대응하는 영역에 제 3 패턴 홈을 추가로 형성한다. 이때, 상기 제 3 패턴 홈은 상기 제 1 절연층(104) 위에 배치된 내층 회로패턴(107)의 상면을 노출한다. 다시 말해서, 상기 제 2 비아 홀(110B)은 상기 노광 및 현상 공정을 통해 형성된 제 2 패턴 홈과 제 3 패턴 홈을 포함한다. 이에 따라서, 상기 제 2 패턴 홈과 제 3 패턴 홈의 조합은 비아 홀을 형성하며, 이에 따라 상기 제 2 절연층(108)을 관통한다.
다음으로, 도 16을 참조하면, 상기 제 1 패턴 홈, 제2 패턴 홈 및 제 3 패턴 홈 내부에 금속 물질을 충진 또는 도금하여, 상기 제 2 외층 회로 패턴(111B) 및 제2 비아(112B)를 형성한다. 이때, 상기 제 2 비아(112B)는 상기 제 1 및 2 실시 예와는 다르게 측면이 상기 제 2 절연층(108)의 상면에 대해 일정 경사각을 가지는 것이 아니라, 상기 제 2 절연층(108)의 상면에 대해 직각으로 배치된다.
다음으로, 도 17을 참조하면, 상기 캐리어(101)를 중심으로 상부 및 하부에 각각 형성된 복수의 인쇄회로기판을 상호 분리하고, 그에 따라 제 1 절연층(104)의 하면에 배치된 동박층(102)을 제거한다.
한편, 도 18에 도시된 바와 같이, 본 발명에서는 상기 제 2 비아 홀이 제 2 패턴 홈 및 제 3 패턴 홈을 포함하는 것으로 설명하였으나, 하나의 패턴 홈만을 포함할 수 있다.
다시 말해서, 상기 제 2 비아 홀은 노광 및 현상 시간을 조절하여, 하나의 패턴 홈이 상기 제 2 절연층(108)을 관통하도록 형성할 수도 있을 것이다.
따라서, 도 17에 도시된 제 2 비아는 층상 구조를 가지고 있지만, 도 18에 도시된 제 2 비아(111C)는 사각 기둥 형상을 가지고 있다.
도 19는 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 구조를 보여준다.
본 발명의 제 1 및 2 실시 예에서는 인쇄회로기판의 배선층이 3층 구조(3 Metal Layer)를 가졌다.
반면, 상기 본 발명의 제 3 실시 예에 따른 인쇄회로기판(200)은 4층 구조(4 Metal Layer)를 가진다.
이에 따라, 본 발명의 제 3 실시 예에 따른 인쇄회로기판(200)은 제 1 절연층(201), 제 1 내층 회로 패턴(202), 제 2 내층 회로 패턴(203), 제 1 비아(205), 제 2 절연층(205), 제 3 절연층(206), 제 2 비아(207), 제 3 비아(208), 제 1 외층 회로 패턴(209) 및 제 2 외층 회로 패턴(210)을 포함한다.
제 1 절연층(201)은 단일 회로 패턴이 형성되는 인쇄회로기판(200)의 지지 기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판(200) 중 어느 하나의 회로 패턴이 형성되어 있는 절연 영역을 의미할 수 있다.
바람직하게, 본 발명의 제 3 실시 예에서의 인쇄회로기판(100)은 4층 구조(4 Metal Layer)를 가지며, 이에 따라, 인쇄회로기판(300)은 3개의 절연층을 포함한다.
제 2 절연층(205)은 상기 제 1 절연층(201) 위에 배치되고, 제 3 절연층(206)은 상기 제 1 절연층(201) 아래에 배치된다.
상기 제 2 절연층(205)은 상기 제 1 절연층(201)의 상면 위에 배치된 제 1 내층 회로패턴(202)을 덮는다. 바람직하게, 상기 제 1 내층 회로패턴(202)은 상기 제 1 절연층(201)과 상기 제 2 절연층(205) 사이에 배치된다.
상기 제 3 절연층(206)은 상기 제 1 절연층(201)의 하면 아래에 배치된 제 2 내층 회로패턴(203)을 덮는다. 바람직하게, 상기 제 2 내층 회로패턴(203)은 상기 제 1 절연층(201)과 상기 제 3 절연층(206) 사이에 배치된다.
이때, 상기 제1 절연층(201)은 상기 제 2 절연층(205) 및 상기 제 3 절연층(206)과 다른 물질을 포함한다. 바람직하게, 상기 제 1 절연층(201)은 열 경화성 수지를 포함하고, 상기 제 2 절연층(205) 및 제 3 절연층(206)은 광 경화성 수지를 포함한다.
바람직하게, 상기 제 1 절연층(201)은 에폭시 레진, 유리 섬유, 실리콘계 필러(Si filler) 및 경화제(hardner)를 포함할 수 있다.
그리고, 상기 제 2 절연층(205) 및 상기 제 3 절연층(206)은 상기 제 1 절연층(201)과는 다르게 에폭시 레진, 광개시제, 실리콘계 필러(Si filler) 및 경화제(hardner)를 포함할 수 있다.
여기에서, 본 발명은, 상기 제 2 절연층(205) 및 상기 제 3 절연층(206)을 상기와 같은 물질을 포함하는 광 경화성 수지로 구성함으로써, 기존에 제 2 절연층의 상면 및 상기 제 3 절연층의 하면에 배치되어야만 하는 솔더 레지스트(SR)를 삭제할 수 있다. 또한, 본 발명에서는 상기 제 2 절연층 및 제 3 절연층을 광 경화성 수지로 구성함으로써, 최외층 회로 패턴이 절연층의 표면 위로 돌출되는 돌출 패턴이 아닌 절연층의 표면 내에 매립된 매립 패턴으로 형성할 수 있다.
제 1 비아(204)는 상기 제 1 절연층(201)을 관통하며 형성된다. 바람직하게, 상기 제 1 비아(204)는 일단이 상기 제 1 절연층(201) 위에 배치된 제 1 내층 회로패턴(202)과 연결되고, 타단이 상기 제 1 절연층(201) 아래에 배치된 제 2 내층 회로 패턴(203)과 연결된다.
또한, 제 2 비아(207)은 상기 제 2 절연층(205)을 관통하며 형성된다. 바람직하게, 상기 제 2 비아(207)는 일단이 상기 제 1 내층 회로패턴(202)과 연결되고, 타단이 상기 제 2 절연층(205)의 상면 위로 노출된다. 바람직하게는, 상기 제 2 비아(205)의 상부 영역은 상기 제 1 외층 회로 패턴(209)을 포함할 수 있으며, 이에 따라 상기 제 2 비아(207)는 상기 제 1 내층 회로 패턴(202)과 상기 제 1 외층 회로 패턴(209)을 전기적으로 연결한다.
제 3 비아(208)는 상기 제 3 절연층(208)을 관통하며 형성된다. 바람직하게, 상기 제 3 비아(208)는 일단이 상기 제 2 내층 회로패턴(203)과 연결되고, 타단이 상기 제 3 절연층(206)의 하면 아래로 노출된다. 바람직하게는, 상기 제 3 비아(208)의 하부 영역은 상기 제 2 외층 회로 패턴(210)을 포함할 수 있으며, 이에 따라 상기 제 3 비아(208)는 상기 제 2 내층 회로 패턴(203)과 상기 제 2 외층 회로 패턴(210)을 전기적으로 연결한다.
상기와 같이, 본 발명의 제 3 실시 예에서의 인쇄회로기판(200)은 제 2 절연층(205)의 상면 및 제 3 절연층(206)의 하면에 매립된 외층 회로 패턴을 형성한다. 이때, 상기 외층 회로 패턴을 미세 패턴으로 형성하면서 매립 구조를 가지도록 하는 것은, 상기 제 2 절연층 및 제 3 절연층을 기존과 같은 열 경화성 수지가 아닌 광 경화성 수지로 형성함에 의해 달성될 수 있다.
도 20은 본 발명의 제 4 실시 예에 따른 인쇄회로기판의 구조를 보여준다.
도 20을 참조하면, 인쇄회로기판은 제 1 절연층(304), 제 2 절연층(308), 내층 회로패턴(307), 제 1 비아(306), 제 2 비아(312A), 제 1 외층 회로 패턴(303A), 제 2 외층 회로 패턴(311A) 및 보호층(313)을 포함한다.
도 20에 도시된 제 4 실시 예에 따른 인쇄회로기판은 도 3에 도시된 인쇄회로기판과 보호층(313)을 제외한 나머지 구성의 구조는 실질적으로 동일하다.
따라서, 이하에서는 본 발명의 제 4 실시 예에 따른 인쇄회로기판에서, 보호층(313)의 구조에 대해서만 설명하기로 한다.
상기 제 1 외층 회로 패턴(303A)과 제 2 외층 회로 패턴(311A)은 상기 제 1 절연층(304) 및 상기 제 2 절연층(308)의 표면과 다른 평면 상에 위치할 수 있다.
바람직하게, 본 발명의 제 4 실시 예에서의 상기 제 1 외층 회로 패턴(303A)은, 상기 제 1 절연층(304)의 하면보다 높게 위치한다. 다시 말해서, 상기 제 1 외층 회로 패턴(303A)은 제 1 절연층(304)의 하부에 형성되는 홈 내에 매립된다. 이때, 상기 제 1 외층 회로 패턴(303A)의 하면은 상기 제 1 절연층(304)의 하면보다 높게 위치한다.
상기 제 2 외층 회로 패턴(311A)은, 상기 제 2 절연층(308)의 상면보다 낮게 위치한다. 다시 말해서, 상기 제 2 외층 회로 패턴(311A)은 상기 제 2 절연층(308)의 상부에 형성되는 홈 내에 매립된다. 이때, 상기 제 2 외층 회로 패턴(311A)은 상기 홈의 전체를 매립하며 형성되는 것이 아니라, 상기 홈의 일부만을 매립하며 형성될 수 있다. 따라서, 상기 홈의 일부는 상기 제 2 외층 회로 패턴(311A)에 의해 매립되고, 나머지 일부는 비어있는 상태로 유지된다.
따라서, 상기 제 2 외층 회로 패턴(311A)의 상면은 상기 제 2 절연층(308)의 상면보다 낮게 위치한다.
한편, 상기 제 1 외층 회로 패턴(303A) 및 제 2 외층 회로 패턴(311A) 중에는 플립 칩 본딩 방식 또는 와이어 본딩 방식을 통해 칩과 연결되는 연결 패턴과, 신호 전달을 위한 배선 패턴을 포함한다. 이때, 상기 연결 패턴은 상기 칩과의 연결을 위해 표면이 노출되어 있어야 하지만, 상기 배선 패턴은 표면이 보호층에 의해 덮여있어야 한다. 다시 말해서, 상기 배선 패턴은 표면이 외부로 노출되어 있는 경우, 외부 환경으로부터 영향을 받아 신호 흐름에 문제가 발생할 수 있다.
따라서, 본 발명에서는 상기 제 1 외층 회로 패턴(303A) 및 제 2 외층 회로 패턴(311A) 중에서, 상기 배선 패턴 위에는 보호층(313)이 배치된다. 이때, 상기 보호층(313)은 상기 제 1 외층 회로 패턴(303A) 및 제 2 외층 회로 패턴(311A)이 매립되는 상기 제 1 절연층 및 제 2 절연층의 홈 내에 배치된다.
다시 말해서, 상기 제 1 절연층(304)의 하부에는 제 1 홈부가 형성될 수 있고, 상기 제 2 절연층(308)의 상부에는 제 2 홈부가 형성될 수 있다.
그리고, 상기 제 1 홈부 내에는 상기 제 1 홈부의 일부만을 채우면서 상기 제 1 외층 회로 패턴(303A)이 형성된다. 그리고, 상기 제 1 홈부의 나머지 일부에는 상기 보호층(313)이 형성된다. 따라서, 상기 제 1 절연층(304)의 하부에 배치되는 보호층(313)의 하면은 상기 제 1 절연층(304)의 하면과 동일 평면 상에 위치한다. 본 발명에서는 상기와 같이 상기 비어있는 상기 제 1 홈부의 하부에 상기 보호층(313)을 형성함으로써, 인쇄회로기판의 전체 두께를 증가시키지 않으면서 상기 배선 패턴을 효율적으로 보호할 수 있다.
또한, 상기 제 2 절연층(308)의 상부에는 제 2 홈부가 형성될 수 있고, 상기 제 2 홈부 내에는 상기 제 2 홈부의 일부만을 채우면서 상기 제 2 외층 회로 패턴(311A)이 형성된다. 그리고, 상기 제 2 홈부의 나머지 일부에는 상기 보호층(313)이 형성된다. 따라서, 상기 제 2 절연층(308)의 상부에 배치되는 보호층(313)의 상면은 상기 제 2 절연층(308)의 상면과 동일 평면상에 배치된다.
도 21은 본 발명의 제 5 실시 예에 따른 인쇄회로기판의 구조를 보여준다.
도 21을 참조하면, 인쇄회로기판은 제 1 절연층(404), 제 2 절연층(408), 내층 회로패턴(407), 제 1 비아(406), 제 2 비아(412A), 제 1 외층 회로 패턴(403A), 제 2 외층 회로 패턴(411A) 및 보호층(413)을 포함한다.
도 21에 도시된 제 5 실시 예에 따른 인쇄회로기판은 도 3에 도시된 인쇄회로기판과 보호층(413)을 제외한 나머지 구성의 구조는 실질적으로 동일하다.
따라서, 이하에서는 본 발명의 제 5 실시 예에 따른 인쇄회로기판에서, 보호층(413)의 구조에 대해서만 설명하기로 한다.
상기 제 1 외층 회로 패턴(343A)과 제 2 외층 회로 패턴(411A)은 상기 제 1 절연층(404) 및 상기 제 2 절연층(408)의 표면과 다른 평면 상에 위치할 수 있다.
바람직하게, 본 발명의 제 5 실시 예에서의 상기 제 1 외층 회로 패턴(403A)은, 상기 제 1 절연층(404)의 하면보다 높게 위치한다. 다시 말해서, 상기 제 1 외층 회로 패턴(403A)은 제 1 절연층(404)의 하부에 형성되는 홈 내에 매립된다. 이때, 상기 제 1 외층 회로 패턴(403A)의 하면은 상기 제 1 절연층(404)의 하면보다 높게 위치한다.
상기 제 2 외층 회로 패턴(411A)은, 상기 제 2 절연층(408)의 상면보다 낮게 위치한다. 다시 말해서, 상기 제 2 외층 회로 패턴(411A)은 상기 제 2 절연층(408)의 상부에 형성되는 홈 내에 매립된다. 이때, 상기 제 2 외층 회로 패턴(411A)은 상기 홈의 전체를 매립하며 형성되는 것이 아니라, 상기 홈의 일부만을 매립하며 형성될 수 있다. 따라서, 상기 홈의 일부는 상기 제 2 외층 회로 패턴(411A)에 의해 매립되고, 나머지 일부는 비어있는 상태로 유지된다.
따라서, 상기 제 2 외층 회로 패턴(411A)의 상면은 상기 제 2 절연층(408)의 상면보다 낮게 위치한다.
한편, 상기 제 1 외층 회로 패턴(403A) 및 제 2 외층 회로 패턴(411A) 중에는 플립 칩 본딩 방식 또는 와이어 본딩 방식을 통해 칩과 연결되는 연결 패턴과, 신호 전달을 위한 배선 패턴을 포함한다. 이때, 상기 연결 패턴은 상기 칩과의 연결을 위해 표면이 노출되어 있어야 하지만, 상기 배선 패턴은 표면이 보호층에 의해 덮여있어야 한다. 다시 말해서, 상기 배선 패턴은 표면이 외부로 노출되어 있는 경우, 외부 환경으로부터 영향을 받아 신호 흐름에 문제가 발생할 수 있다.
따라서, 본 발명에서는 상기 제 1 외층 회로 패턴(403A) 및 제 2 외층 회로 패턴(411A) 중에서, 상기 배선 패턴 위에는 보호층(413)이 배치된다. 이때, 상기 보호층(413)은 상기 제 1 외층 회로 패턴(403A) 및 제 2 외층 회로 패턴(411A)이 매립되는 상기 제 1 절연층 및 제 2 절연층의 홈 내에 배치된다.
다시 말해서, 상기 제 1 절연층(404)의 하부에는 제 1 홈부가 형성될 수 있고, 상기 제 2 절연층(408)의 상부에는 제 2 홈부가 형성될 수 있다.
그리고, 상기 제 1 홈부 내에는 상기 제 1 홈부의 일부만을 채우면서 상기 제 1 외층 회로 패턴(403A)이 형성된다. 그리고, 상기 제 1 홈부의 나머지 일부에는 상기 보호층(413)이 형성된다.
이때, 상기 보호층(413)은 상기 배선 패턴의 표면에만 배치되는 것이 아니라, 상기 제 1 절연층(404)의 표면에도 배치될 수 있다. 다시 말해서, 상기 보호층(413)은 상기 제 1 절연층(404)의 하면 및 상기 제 1 외층 회로 패턴(403A)의 하면에 배치된다. 이때, 상기 제 1 절연층(404)의 하면 및 상기 제 1 외층 회로 패턴(403A)의 하면은 서로 다른 평면 상에 배치된다. 다시 말해서, 상기 제 1 절연층(404)의 하면 및 상기 제 1 외층 회로 패턴(403A)의 하면에는 단차가 형성된다. 따라서, 상기 보호층(413)은 상기 제 1 절연층(404)의 하면에 배치되는 영역과, 상기 제 1 외층 회로 패턴(403A)의 하면에 배치되는 영역이 서로 다른 평면 상에 위치할 수 있다. 다시 말해서, 상기 보호층(413)의 하면 중 상기 제 1 절연층(404)의 하면에 배치되는 영역의 하면은 상기 제 1 외층 회로 패턴(403A)의 하면에 배치되는 영역의 하면보다 더 낮게 위치할 수 있다.
그리고, 상기 제 2 홈부 내에는 상기 제 2 홈부의 일부만을 채우면서 상기 제 2 외층 회로 패턴(411A)이 형성된다. 그리고, 상기 제 2 홈부의 나머지 일부에는 상기 보호층(413)이 형성된다.
이때, 상기 보호층(413)은 상기 배선 패턴의 표면에만 배치되는 것이 아니라, 상기 제 2 절연층(408)의 표면에도 배치될 수 있다. 다시 말해서, 상기 보호층(413)은 상기 제 2 절연층(408)의 상면 및 상기 제 2 외층 회로 패턴(411A)의 상면에 배치된다. 이때, 상기 제 2 절연층(408)의 상면 및 상기 제 2 외층 회로 패턴(411A)의 상면은 서로 다른 평면 상에 배치된다. 다시 말해서, 상기 제 2 절연층(408)의 상면 및 상기 제 2 외층 회로 패턴(411A)의 상면에는 단차가 형성된다. 따라서, 상기 보호층(413)은 상기 제 2 절연층(408)의 상면에 배치되는 영역과, 상기 제 1 외층 회로 패턴(403A)의 상면에 배치되는 영역이 서로 다른 평면 상에 위치할 수 있다. 다시 말해서, 상기 보호층(413)의 상면 중 상기 제 2 절연층(408)의 상면에 배치되는 영역의 상면은 상기 제 2 외층 회로 패턴(411A)의 상면에 배치되는 영역의 상면보다 더 높게 위치할 수 있다.
본 발명에 따른 실시 예에 의하면, 양면 매립 패턴 구조를 통한 미세 패턴의 형성이 가능하며, 이에 따라 프라이머 레진과 같은 특수 레진을 사용하지 않음에 따른 제품 단가를 절감할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 최외층 회로 패턴을 절연층 내에 매립하는 양면 매립 구조를 제공함으로써, 상기 최외층 회로 패턴의 두께만큼의 인쇄회로기판의 전체 두께를 감소시킬 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 최외층 회로 패턴을 절연층 내에 매립하여 상기 최외층 회로 패턴의 표면을 보호하는 솔더 레지스트와 같은 보호층을 제거할 수 있으며, 이에 따라 상기 보호층의 두께만큼의 인쇄회로기판의 전체 두께를 감소시킬 수 있다.
104: 제 1 절연층
107: 제 2 절연층
107: 내층 회로 패턴
106: 제 1 비아
112: 제 2 비아
103: 제 1 외층 회로 패턴
111: 제 2 외층 회로 패턴

Claims (17)

  1. 제1 보호층;
    상기 제1 보호층 상에 배치된 제1 전극부;
    상기 제1 전극부 상에 배치된 제1 절연층;
    상기 제1 절연층 상에 배치된 제2 절연층;
    상기 제2 절연층 상에 배치된 제2 전극부; 및
    상기 제2 전극부 상에 배치된 제2 보호층을 포함하고,
    상기 제1 보호층의 상면은 상기 제2 절연층을 향하여 볼록한 복수의 제1 볼록부를 포함하고,
    상기 제2 보호층의 하면은 상기 제1 절연층을 향하여 오목한 복수의 제1 오목부를 포함하는,
    회로 기판.
  2. 제1항에 있어서,
    상기 복수의 제1 볼록부 중 서로 가장 인접한 볼록부 사이의 간격 중 적어도 일부는,
    상기 복수의 제1 오목부 중 서로 가장 인접한 오목부 간의 간격 중 적어도 일부와 서로 상이한 영역을 포함하는,
    회로 기판.
  3. 제1항에 있어서,
    상기 제1 전극부는 수평 방향을 따라 서로 이격된 복수의 제1 전극을 포함하고,
    상기 복수의 제1 볼록부는 상기 복수의 제1 전극 중 적어도 하나와 수직으로 중첩되는,
    회로 기판.
  4. 제3항에 있어서,
    상기 제2 전극부는 수평 방향을 따라 서로 이격된 복수의 제2 전극을 포함하고,
    상기 복수의 제1 오목부는 상기 복수의 제2 전극 중 적어도 하나와 수직으로 중첩되는,
    회로 기판.
  5. 제1항에 있어서,
    상기 제1 절연층과 상기 제2 절연층 사이에 배치된 제3 전극부를 더 포함한,
    회로 기판.
  6. 제1항에 있어서,
    상기 제1 절연층은 제1 절연 물질을 포함하고,
    상기 제2 절연층은 상기 제1 절연 물질과 상이한 제2 절연 물질을 포함하며,
    상기 제1 절연 물질 및 제2 절연 물질 중 적어도 하나는 유리 섬유를 포함하고, 다른 하나는 유리 섬유를 포함하지 않는,
    회로 기판.
  7. 제6항에 있어서,
    상기 제1 및 제2 절연 물질 중 하나는 열 경화성 수지이고,
    상기 제1 및 제2 절연 물질 중 다른 하나는 광경화성 수지를 포함하는,
    회로 기판.
  8. 제6항에 있어서,
    상기 제1 절연층은, 상기 제1 절연층의 하면에 형성된 제1 홈부를 포함하고,
    상기 제1 전극부는 상기 제1 절연층의 상기 제1 홈부 내에 배치되며,
    상기 제2 절연층은 상기 제2 절연층의 상면에 형성된 제2 홈부를 포함하고,
    상기 제2 전극부는 상기 제2 절연층의 상기 제2 홈부 내에 배치되는,
    회로 기판.
  9. 제8항에 있어서,
    상기 제1 전극부의 하면은 상기 제1 절연층의 하면보다 높게 위치하고,
    상기 제2 전극부의 상면은 상기 제2 절연층의 상면보다 낮게 위치하는,
    회로 기판.
  10. 제1항에 있어서,
    상기 제1 및 제2 보호층은 솔더 레지스트를 포함하는,
    회로 기판.
  11. 제1항에 있어서,
    상기 제1 절연층의 상면 및 하면을 관통하는 제1 관통부; 및
    상기 제2 절연층의 상면 및 하면을 관통하는 제2 관통부를 포함하는,
    회로 기판.
  12. 제11항에 있어서,
    상기 제1 관통부는, 상기 제1 절연층의 상면을 향할수록 폭이 점진적으로 증가하는 제1 경사를 가지고,
    상기 제2 관통부는, 상기 제2 절연층의 상면을 향할수록 폭이 점진적으로 증가하는 제2 경사를 가지는,
    회로 기판.
  13. 제11항에 있어서,
    상기 제1 관통부는, 상기 제1 절연층의 상면을 향할수록 폭이 점진적으로 증가하는 제1 경사를 가지고,
    상기 제2 관통부는, 상기 제2 절연층의 상면을 향할수록 폭의 변화가 없는 제2 경사를 가지는,
    회로 기판.
  14. 제12항에 있어서,
    상기 제2 관통부 중 적어도 하나는 상기 제2 전극부와 수직으로 중첩되지 않으며,
    상기 제2 보호층의 복수의 제1 오목부 중 적어도 하나는,
    상기 제2 관통부의 상기 제2 경사의 최상면과 직접 접촉하는,
    회로 기판.
  15. 제1항에 있어서,
    상기 제1 보호층은,
    상기 제1 전극부와 수직으로 중첩되며 상기 복수의 제1 볼록부에 대응되는 제1 영역과,
    상기 제1 전극부와 수직으로 중첩되지 않으며, 상기 제1 영역을 제외한 제2 영역을 포함하고,
    상기 제2 영역의 하면은 상기 제1 영역의 하면보다 낮게 위치하는,
    회로 기판.
  16. 제15항에 있어서,
    상기 제2 보호층은,
    상기 제2 전극부와 수직으로 중첩되며, 상기 복수의 제1 오목부에 대응되는 제3 영역과,
    상기 제2 전극부와 수직으로 중첩되지 않으며, 상기 제3 영역을 제외한 제4 영역을 포함하고,
    상기 제4 영역의 상면은 상기 제3 영역의 상면보다 높게 위치하는,
    회로 기판.
  17. 제1항 내지 제16항 중 어느 한 항에 포함된 회로 기판을 포함하고,
    상기 회로 기판의 제1 보호층은, 상기 제1 전극부와 수직으로 중첩되는 적어도 하나의 제1 개구를 포함하고,
    상기 회로 기판의 제2 보호층은, 상기 제2 전극부와 수직으로 중첩되는 적어도 하나의 제2 개구를 포함하며,
    상기 제1 개구와 수직으로 중첩된 제1 전극부 및 상기 제2 개구와 수직으로 중첩된 제2 전극부 중 적어도 하나 상에 배치된 반도체 칩을 포함하는 반도체 패키지를 포함한 이동 통신 기기.
KR1020210145409A 2017-07-28 2021-10-28 인쇄회로기판 KR102445271B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210145409A KR102445271B1 (ko) 2017-07-28 2021-10-28 인쇄회로기판

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170096521A KR102321438B1 (ko) 2017-07-28 2017-07-28 인쇄회로기판
KR1020210145409A KR102445271B1 (ko) 2017-07-28 2021-10-28 인쇄회로기판

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170096521A Division KR102321438B1 (ko) 2017-07-28 2017-07-28 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20210134549A true KR20210134549A (ko) 2021-11-10
KR102445271B1 KR102445271B1 (ko) 2022-09-20

Family

ID=65040650

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170096521A KR102321438B1 (ko) 2017-07-28 2017-07-28 인쇄회로기판
KR1020210145409A KR102445271B1 (ko) 2017-07-28 2021-10-28 인쇄회로기판

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170096521A KR102321438B1 (ko) 2017-07-28 2017-07-28 인쇄회로기판

Country Status (5)

Country Link
US (1) US11026327B2 (ko)
JP (1) JP7295089B2 (ko)
KR (2) KR102321438B1 (ko)
CN (1) CN110999552B (ko)
WO (1) WO2019022580A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200099686A (ko) * 2019-02-15 2020-08-25 엘지이노텍 주식회사 회로기판
CN112543550A (zh) * 2020-11-17 2021-03-23 惠州市特创电子科技股份有限公司 多层电路板、板体及其加工方法
CN112867243A (zh) * 2021-01-06 2021-05-28 英韧科技(上海)有限公司 多层电路板
EP4355038A1 (en) * 2021-06-10 2024-04-17 LG Innotek Co., Ltd. Circuit board and semiconductor package comprising same
WO2023008966A1 (ko) * 2021-07-29 2023-02-02 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지
US11791320B2 (en) 2021-11-22 2023-10-17 Qualcomm Incorporated Integrated circuit (IC) packages employing a package substrate with a double side embedded trace substrate (ETS), and related fabrication methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080096985A (ko) * 2007-04-30 2008-11-04 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
KR20130068660A (ko) * 2011-12-15 2013-06-26 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR20140044034A (ko) * 2012-10-04 2014-04-14 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4029759B2 (ja) * 2003-04-04 2008-01-09 株式会社デンソー 多層回路基板およびその製造方法
JP4079927B2 (ja) * 2004-09-16 2008-04-23 Ｔｄｋ株式会社 多層基板及びその製造方法
CN101356641B (zh) * 2006-01-06 2011-05-18 日本电气株式会社 半导体搭载用布线基板、其制造方法及布线基板组件
KR100897650B1 (ko) 2007-08-31 2009-05-14 삼성전기주식회사 다층 인쇄회로기판의 제조방법
KR100897316B1 (ko) * 2007-10-26 2009-05-14 삼성전기주식회사 인쇄회로기판의 제조방법
KR101006603B1 (ko) * 2009-01-09 2011-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101262486B1 (ko) 2010-12-24 2013-05-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US9491866B2 (en) 2010-07-08 2016-11-08 Lg Innotek Co., Ltd. Method for manufacturing a printed circuit board
KR101148735B1 (ko) 2010-07-15 2012-05-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9161454B2 (en) * 2012-12-24 2015-10-13 Unimicron Technology Corp. Electrical device package structure and method of fabricating the same
JP2014236102A (ja) 2013-05-31 2014-12-15 凸版印刷株式会社 貫通電極付き配線基板、その製造方法及び半導体装置
US9693455B1 (en) * 2014-03-27 2017-06-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with plated copper posts and method of manufacture thereof
JP6365106B2 (ja) * 2014-08-18 2018-08-01 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6015969B2 (ja) * 2014-08-19 2016-10-26 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 回路基板の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080096985A (ko) * 2007-04-30 2008-11-04 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
KR20130068660A (ko) * 2011-12-15 2013-06-26 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR20140044034A (ko) * 2012-10-04 2014-04-14 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Also Published As

Publication number Publication date
WO2019022580A1 (ko) 2019-01-31
KR102321438B1 (ko) 2021-11-04
KR102445271B1 (ko) 2022-09-20
JP7295089B2 (ja) 2023-06-20
US11026327B2 (en) 2021-06-01
CN110999552B (zh) 2023-12-22
US20200205284A1 (en) 2020-06-25
KR20190012873A (ko) 2019-02-11
JP2020529131A (ja) 2020-10-01
CN110999552A (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
KR102445271B1 (ko) 인쇄회로기판
KR102212827B1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
KR101201940B1 (ko) 케이블부를 가지는 다층 배선기판의 제조방법
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
KR20100065691A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
CN107170689B (zh) 芯片封装基板
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
US20160143137A1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
US10945334B2 (en) Wiring substrate
US9848492B2 (en) Printed circuit board and method of manufacturing the same
JP2015159153A (ja) 電子部品内蔵多層配線板
KR20110128532A (ko) 반도체 패키지 기판 및 그 제조방법
US11406016B2 (en) Wiring substrate
KR102333097B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US20220248530A1 (en) Wiring substrate
KR101199112B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR102544563B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR20150115346A (ko) 인쇄회로기판 및 이의 제조 방법
JP2022536272A (ja) プリント回路基板
KR101173397B1 (ko) 인쇄회로기판의 제조 방법
KR102163289B1 (ko) 인쇄회로기판 및 이의 제조 방법
JP2023111608A (ja) 配線基板

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant