CN110999552B - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN110999552B
CN110999552B CN201880049481.1A CN201880049481A CN110999552B CN 110999552 B CN110999552 B CN 110999552B CN 201880049481 A CN201880049481 A CN 201880049481A CN 110999552 B CN110999552 B CN 110999552B
Authority
CN
China
Prior art keywords
insulating layer
layer
circuit pattern
outer layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880049481.1A
Other languages
English (en)
Other versions
CN110999552A (zh
Inventor
申铉乾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN110999552A publication Critical patent/CN110999552A/zh
Application granted granted Critical
Publication of CN110999552B publication Critical patent/CN110999552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias

Abstract

根据本发明的实施例的印刷电路板包括：第一绝缘层；设置在第一绝缘层的上表面上的内层电路图案；第二绝缘层，设置在第一绝缘层上，用于覆盖内层电路图案；嵌入在第一绝缘层的下表面中的第一外层电路图案；以及嵌入在第二绝缘层的上表面中的第二外层电路图案，其中，第一绝缘层包括热固性树脂，第二绝缘层包括光固化性树脂。

Description

印刷电路板
技术领域
本发明涉及一种印刷电路板(PCB)，更具体地，涉及一种包括在其两侧上掩埋的电路图案的PCB及该PCB的制造方法。
背景技术
印刷电路板(PCB)是电连接或机械固定某种电子组件的电路板，并且由附着在诸如酚树脂、环氧树脂等绝缘层上的铜箔层构成以形成预定的布线图案。
这种印刷电路板通常根据层数被分类为仅在绝缘层的一面上形成有布线的单面印刷电路板、在绝缘层的两面上形成有布线的双面印刷电路板以及在多层中形成有布线的多层印刷电路板。
其中，多层印刷电路板是通过用BT、FR-4或其他树脂浸渍玻璃纤维织物(wovenglass fiber)来制成芯，然后在该芯的两侧层压铜箔以形成内层电路而制成的，之后，使用减成法、半加成法等来制造基板。
图1是示出根据现有技术的印刷电路板的结构的视图。
参照图1，常规印刷电路板10包括第一绝缘层11、第一电路图案12、第二绝缘层13、第一导通孔14、第二导通孔15、第二电路图案16、第三电路图案17、第一钝化层18和第二钝化层19。
在如上所述的印刷电路板10中，第一电路图案12和第三电路图案17设置在第一绝缘层11的两个表面上。
另外，第二绝缘层13设置在第一绝缘层11上。此外，第二电路图案16设置在第二绝缘层13的上表面上。
此外，第一导通孔14设置成穿过第一绝缘层11，并因此，分别设置在第一绝缘层11的上表面和下表面上的第一电路图案12和第三电路图案17通过第一导通孔14电连接。
此外，第二导通孔15设置成穿过第二绝缘层13，并因此，分别设置在第一绝缘层11的上表面和第二绝缘层13的上表面上的第一电路图案12和第二电路图案16通过第二导通孔15电连接。
另外，第一钝化层18设置在第二绝缘层13上，并因此，第二绝缘层13的上表面和第二电路图案16的一部分表面被第一钝化层18覆盖。
此外，第二钝化层19设置在第一绝缘层11下方，并因此，第一绝缘层11的下表面和第三电路图案17的一部分表面被第二钝化层19覆盖。
然而，根据现有技术的这种印刷电路板以与外层电路图案相对应的第二电路图案16和第三电路图案17突出在绝缘层的表面上的形式形成，并因此，存在由与外层电路图案相对应的厚度增加了整个印刷电路板的厚度的问题。
另外，由于外层电路图案不是常规印刷电路板中的掩埋图案，因此存在以下问题：为了形成精细图案，应使用诸如底漆的特殊树脂来形成电路图案。
此外，由于在常规印刷电路板中外层电路图案具有突出结构，因此应使用诸如阻焊剂的热固性环氧树脂形成钝化层，以保护基板最外层上的外层电路图案的表面，并因此，存在产品单位成本增加的问题。
此外，在常规的印刷电路板中，由于绝缘层是使用具有玻璃纤维的热固性树脂制成的，因此难以形成用于导通各层的导通孔。
发明内容
技术问题
在根据本发明的实施例中，提供了一种能够减小整体厚度同时能够形成精细图案的印刷电路板，及该印刷电路板的制造方法。
提出的实施例要解决的技术问题不限于上述技术问题，并且从以下描述提出的实施例所属的领域的技术人员可以清楚地理解未提及的其他技术问题。
技术方案
根据本发明实施例的印刷电路板包括：第一绝缘层；设置在第一绝缘层的上表面上的内层电路图案；设置在第一绝缘层上并覆盖内层电路图案的第二绝缘层；形成在第一绝缘层的下表面上的多个第一凹槽部；设置在多个第一凹槽部中的多个第一外层电路图案；形成在第二绝缘层的上表面上的多个第二凹槽部；以及设置在多个第二凹槽部中的多个第二外层电路图案，其中，第一绝缘层和第二绝缘层的材料彼此不同，并且第一绝缘层和第二绝缘层中的任意一者包括玻璃纤维。
另外，多个第一外层电路图案的下表面与第一绝缘层的下表面具有台阶，多个第二外层电路图案的上表面与第二绝缘层的上表面具有台阶，并且内层电路图案的下表面与第一绝缘层的上表面和第二绝缘层的下表面设置在同一平面上。
此外，多个第一外层电路图案的下表面位于比第一绝缘层的下表面高的位置，并且多个第二外层电路图案的上表面位于比第二绝缘层的上表面低的位置。
另外，第一绝缘层和第二绝缘层中的另一者不包括玻璃纤维。
此外，包括玻璃纤维的绝缘层是热固性树脂，并且不包括玻璃纤维的绝缘层是光固化性树脂。
另外，在第一绝缘层的下表面和第二绝缘层的上表面上未设置阻焊剂，并且第一绝缘层的下表面和第二绝缘层的上表面暴露到外部。
另外，还包括第二导通孔，第二导通孔穿过第二绝缘层，并且第二导通孔的上表面位于比第二绝缘层的上表面低的位置，并且第二导通孔的下表面与内层电路图案的上表面接触。
另外，第二凹槽部的底表面位于比内层电路图案的上表面高的位置，多个第二外层电路图案的下表面位于比内层电路图案的上表面高的位置。
另外，第二导通孔的上表面与多个第二外层电路图案的上表面位于同一平面上。
此外，第二导通孔与多个第二外层电路图案的垂直截面具有相同的形状，并且第二导通孔的侧表面垂直于第二绝缘层的上表面。
此外，第二导通孔的侧表面相对于第二绝缘层的上表面具有预定的倾斜角，并且多个第二外层电路图案的侧表面垂直于第二绝缘层的上表面。
另外，印刷电路板包括：在多个第一外层电路图案中的至少一个的下表面上设置的第一钝化层；以及在多个第二外层电路图案中的至少一个的上表面上设置的第二钝化层，其中，第一钝化层的下表面与第一绝缘层的下表面位于同一平面上，并且第二钝化层的上表面与第二绝缘层的上表面位于同一平面上。
此外，印刷电路板包括：在第一绝缘层的下表面和多个第一外层电路图案中的至少一个的下表面上设置的第一钝化层；以及在第二绝缘层的上表面和多个第二外层电路图案中的至少一个的上表面上设置的第二钝化层，其中，第一钝化层在第一绝缘层的下表面上设置的一部分的下表面与至少一个第一外层电路图案的下表面上设置的一部分的下表面之间具有台阶，并且第二钝化层在第二绝缘层的上表面上设置的一部分的上表面与至少一个第二外层电路图案的上表面上设置的一部分的上表面之间具有台阶。
另外，根据本发明实施例的印刷电路板包括：第一绝缘层；设置在第一绝缘层的上表面上的内层电路图案；设置在第一绝缘层上并覆盖内层电路图案的第二绝缘层；形成在第一绝缘层的下表面上的多个第一凹槽部；设置在多个第一凹槽部中的多个第一外层电路图案；形成在第二绝缘层的上表面上的多个第二凹槽部；以及设置在多个第二凹槽部中的多个第二外层电路图案，其中，多个第一外层电路图案的下表面与第一绝缘层的下表面具有台阶，多个第二外层电路图案的上表面与第二绝缘层的上表面具有台阶，并且内层电路图案的下表面与第一绝缘层的上表面和第二绝缘层的下表面设置在同一平面上。
此外，多个第一外层电路图案的下表面位于比第一绝缘层的下表面高的位置，并且多个第二外层电路图案的上表面位于比第二绝缘层的上表面低的位置。
另外，第一绝缘层和第二绝缘层中的任意一者是包括玻璃纤维的热固性树脂，并且第一绝缘层和第二绝缘层中的另一者是不包括玻璃纤维的光固化性树脂。
另外，印刷电路板包括：在多个第一外层电路图案中的至少一个的下表面上设置的第一钝化层；以及在多个第二外层电路图案中的至少一个的上表面上设置的第二钝化层，其中，第一钝化层的下表面与第一绝缘层的下表面位于同一平面上，并且第二钝化层的上表面与第二绝缘层的上表面位于同一平面上。
此外，印刷电路板包括：在第一绝缘层的下表面和多个第一外层电路图案中的至少一个的下表面上设置的第一钝化层；以及在第二绝缘层的上表面和多个第二外层电路图案中的至少一个的上表面上设置的第二钝化层，其中，第一钝化层在第一绝缘层的下表面上设置的一部分的下表面与至少一个第一外层电路图案的下表面上设置的一部分的下表面之间具有台阶，并且第二钝化层在第二绝缘层的上表面上设置的一部分的上表面与至少一个第二外层电路图案的上表面上设置的一部分的上表面之间具有台阶。
有益效果
根据本发明的实施例，可以通过双面掩埋图案结构形成精细图案，并因此，由于不使用诸如底漆树脂的特殊树脂而可以降低产品单位成本。
另外，根据本发明的实施例，可以通过提供最外层电路图案掩埋在绝缘层中的双面掩埋结构来减小与最外层电路图案的厚度相对应的印刷电路板的整体厚度。
此外，根据本发明的实施例，可以通过将最外层电路图案掩埋在绝缘层中来去除保护最外层电路图案的表面的诸如阻焊剂的钝化层。因此，可以对应于钝化层的厚度减小印刷电路板的整体厚度。
附图说明
图1是示出根据现有技术的印刷电路板的结构的视图。
图2是示出根据本发明的第一实施例的印刷电路板的视图。
图3是示出根据本发明的第二实施例的印刷电路板的视图。
图4至图12是按工序顺序示出根据本发明的第一实施例的印刷电路板100的制造方法的视图。
图13是示出根据本发明的第二实施例的印刷电路板的制造工艺的视图。
图14至图16以工序顺序示出根据本发明的第三实施例的印刷电路板的制造方法。
图17至图18以工序顺序示出根据本发明的第四实施例和第五实施例的印刷电路板的制造方法。
图19示出根据本发明的第三实施例的印刷电路板的结构。
图20示出根据本发明的第四实施例的印刷电路板的结构。
图21示出根据本发明的第五实施例的印刷电路板的结构。
具体实施方式
在下文中，将参照附图详细描述在本说明书中公开的实施例，但是无论附图标记如何，相同或相似的组件由相同的附图标记表示，并且其重复描述将被省略。仅在考虑到易于创作说明书的的情况下，将以下描述中所使用的组件后缀“模块”和“部件”给出或混合在一起，并且不具有彼此区分的含义或作用。另外，在描述本说明书中公开的实施例时，当确定相关的公知技术的详细描述不必要地模糊了本说明书中公开的实施例的主旨时，其详细描述将被省略。此外，附图仅用于促进对本说明书中公开的实施例的理解，本说明书中公开的技术范围不受附图限制，并且应当理解为包括落入本发明的精神和范围内的所有修改、等同和替代。
将理解的是，尽管在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。
将理解的是，当一个元件被称为“连接”或“耦接”到另一个元件时，它可以直接连接或耦接到另一个元件，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，则不存在中间元件。用于描述元件之间关系的其他词语应以类似的方式(即，“在……之间”与“直接在……之间”、“相邻”与“直接相邻”等)进行解释。
如在此使用的，单数形式的“一”、“一个”和“该”也意图包括复数形式，除非上下文另有明确指出。
还将理解的是，术语“包括”、“包含”在本文中使用时指定存在所述的特征、整数、步骤、操作、元件和/或组件，但不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其组的存在或增加。
图2是示出根据本发明的第一实施例的印刷电路板的视图，图3是示出根据本发明的第二实施例的印刷电路板的视图。
首先，参照图2，印刷电路板100包括第一绝缘层104、第二绝缘层108、内层电路图案107、第一导通孔106、第二导通孔112、第一外层电路图案103和第二外层电路图案111。
印刷电路板100可以基于电路设计表示用于连接电路组件的电线作为布线图案，并且可以在绝缘体上复制电导体。另外，印刷电路板100可以在其上安装电组件，可以形成将它们连接在电路中的布线，并且除了组件的电连接功能之外可以机械地固定组件。
第一绝缘层104可以是印刷电路板100的形成有单个电路图案的支撑基板，但是可以指形成有具有多个层叠结构的任意一个印刷电路板100的电路图案的绝缘区域。
优选地，在本发明的第一实施例中，印刷电路板100具有三层结构(3个金属层)，并因此，印刷电路板100包括两个绝缘层。
第二绝缘层108设置在第一绝缘层104上。
第二绝缘层108覆盖第一绝缘层104的上表面上设置的内层电路图案107。优选地，内层电路图案107设置在第一绝缘层104和第二绝缘层108之间。
此时，第一绝缘层104和第二绝缘层108包括不同的材料。优选地，第一绝缘层104包括热固性树脂，第二绝缘层108包括光固化性树脂。
优选地，第一绝缘层104可以包括环氧树脂、玻璃纤维、硅基填料(Si填料)和硬化剂。
另外，与第一绝缘层104不同，第二绝缘层108可以包括环氧树脂、光引发剂、硅基填料(Si填料)和硬化剂。
这里，在本发明中，可以通过利用包括上述材料的光固化性树脂来构造第二绝缘层108而省去现有技术中应设置在第二绝缘层108上的阻焊剂(SR)。另外，在本发明中，最外层电路图案不是在绝缘层的表面上突出的突出图案，而是可以通过利用光固化性树脂来构造第二绝缘层108而形成有掩埋在绝缘层的表面中的掩埋图案。这将在下面更详细地描述。
第一导通孔106形成为穿过第一绝缘层104。优选地，第一导通孔106的一端与设置在第一绝缘层104上的内层电路图案107连接，另一端与掩埋在第一绝缘层104的下表面中的第一外层电路图案103连接。
也就是说，第一导通孔106是用于印刷电路板的层间电连接的路径，并且可以通过在电断开层(electrically disconnected layer)上钻孔来形成通孔(稍后描述)并用导电材料填充所形成的通孔或用导电材料镀覆所形成的通孔来形成。
用于形成第一导通孔106的金属材料可以是从Cu、Ag、Sn、Au、Ni和Pd中选择的任意一种材料，并且可以使用化学镀、电解镀、丝网印刷、溅射、蒸发、喷墨和滴涂或将它们组合的方法中的任意一种来进行金属材料的填充。
此时，可以通过机械加工、激光加工和化学加工中的任意一种加工方法形成通孔。
当通过机械加工形成通孔时，可以使用诸如铣削、钻孔、镂铣等方法，并且当通过激光加工形成通孔时，可以使用UV或CO2激光方法，而当通过化学加工形成通孔时，可以使用包括氨基硅烷、酮等的化学制品将基板110开口。
同时，激光加工是一种通过将光能集中在材料的表面上来熔化和蒸发材料的一部分从而形成所需的形状的切割方法，并且可以通过计算机程序容易地加工复杂的构造，也可以加工难以通过其他方法切割的复杂材料。
另外，通过激光进行的加工可以具有这样的优点：切割直径可以最小为0.005mm，并且可以加工的厚度范围宽。作为激光加工钻，优选使用钇铝石榴石(YAG)激光器、CO2激光器或紫外(UV)激光器。YAG激光器是可以加工铜箔层和绝缘层两者的激光器，CO2激光器是可以仅加工绝缘层的激光器。
此外，第二导通孔112形成为穿过第二绝缘层108。优选地，第二导通孔112的一端连接到内层电路图案107，另一端暴露在第二绝缘层108的上表面上。
此外，第一外层电路图案103形成为掩埋在第一绝缘层104的下表面中，并且第二外层电路图案111形成为掩埋在第二绝缘层108的上表面中。
换句话说，本发明的第一实施例中的第一外层电路图案103的下表面与第一绝缘层104的下表面设置在同一平面上。并且，第二外层电路图案111与第二绝缘层108的上表面设置在同一平面上。
内层电路图案107、第一外层电路图案103和第二外层电路图案111可以由诸如铜(Cu)、铁(Fe)及其合金的导电金属材料形成。
如上所述，本发明的第一实施例中的印刷电路板100通过掩埋图案结构在第一绝缘层104和第二绝缘层108的表面上形成具有精细图案的外层电路图案。此时，可以通过用光固化性树脂代替现有的热固性树脂来形成第二绝缘层108从而在以精细的图案形成外层电路图案的同时形成掩埋结构。
也就是说，常规上，第一绝缘层104和第二绝缘层108由相同的绝缘层构成。优选地，常规上，第一绝缘层104和第二绝缘层108均由光固化性树脂形成。因此，常规上，为了形成双面掩埋图案，在热固性树脂的表面上形成有使用激光的凹槽，并因此，用金属材料填充该凹槽以形成金属层，并进行抛光处理以去除所形成的金属层的一部分。另外，常规上，对于与掩埋电路图案不同的通孔，已经与掩埋电路图案分开执行了另外的激光工艺，因此，掩埋电路图案和导通孔分别通过单独的工艺形成。
然而，在本发明中，同时形成用于形成掩埋电路图案的图案凹槽和通孔，并且因此，同时执行用于填充图案凹槽和通孔的镀覆工艺。
常规上，由于第二绝缘层108包括热固性树脂，所以可以仅通过激光形成图案凹槽和通孔，因此，应该分别执行适合于每个深度的激光工艺。
然而，在本发明中，由于第二绝缘层108包括光固化性树脂，因此通过执行曝光和显影工艺而不是常规的激光工艺来形成图案凹槽和通孔，因此与激光工艺相比，容易选择精确的位置并控制图案凹槽的尺寸(宽度和深度)。
同时，在本发明的第一实施例中，第一外层电路图案103和第二外层电路图案111分别与第一绝缘层104的下表面和第二绝缘层108的上表面位于同一平面上。
否则，参照图3，第一外层电路图案103A和第二外层电路图案111可以与第一绝缘层104和第二绝缘层108的表面位于不同的平面上。
优选地，本发明的第二实施例中的第一外层电路图案103A位于比第一绝缘层104的下表面高的位置。换句话说，第一外层电路图案103A掩埋在第一绝缘层104的下方。此时，第一外层电路图案103A的下表面位于比第一绝缘层104的下表面高的位置。
第二外层电路图案111A位于比第二绝缘层108的上表面低的位置。换句话说，第二外层电路图案111A通过将形成在后面描述的第二绝缘层108上的图案凹槽(后面描述)掩埋而形成。此时，第二外层电路图案111A不是通过掩埋整个图案凹槽而形成，而是可以通过仅掩埋图案凹槽的一部分而形成。因此，图案凹槽的一部分被第二外层电路图案111A掩埋，其余部分保持为空的状态。
因此，第二外层电路图案111A的上表面位于比第二绝缘层108的上表面低的位置。
换句话说，在本发明的第二实施例中，在外层电路图案的表面与绝缘层的表面之间形成凹部，以最小化之后可能发生的焊桥现象(solder bridge phenomenon)。这里，焊桥现象是指设置在相邻外层电路图案的表面上的焊料相互连接的现象，这会极大地影响印刷电路板的可靠性。
因此，在本发明中，通过如上所述的步骤在外层电路图案和绝缘层的表面之间形成凹部，以使如上所述发生焊桥的可能性最小化。
另外，在本发明中，由于第二绝缘层108包括如上所述的诸如现有阻焊剂的光固化性树脂，并且如上所述地形成了凹部，所以可以不在第一绝缘层104的表面和第二绝缘层108的表面上形成用于保护外层电路图案的附加钝化层(例如，阻焊剂)。
也就是说，常规上，第二绝缘层108由诸如预浸料的材料形成，并且由于预浸料的表面粗糙度可能引起模具流动性等问题，因此应当形成如上所述的附加钝化层。
然而，在本发明中，第二绝缘层108由具有与阻焊剂的物理性质相似的物理性质的光固化性树脂形成，因此，通过与外层电路图案的表面的台阶来形成凹部，可以消除阻焊剂，此外，可以改善焊桥现象，可以改善模具流动性，并且可以解决接合问题。
在下文中，将描述根据本发明第一实施例的印刷电路板100的制造方法。
图4至图12是按工序顺序示出根据本发明第一实施例的印刷电路板100的制造方法的视图。
首先，参照图4，准备载体101，并且在载体101的两侧上形成铜箔层102。也就是说，在本发明中，分别在载体101周围的载体101的上部和下部制造分离的印刷电路板100。即，在本发明中，使用一个载体同时制造多个印刷电路板100。然而，这仅仅是本发明的一个实施例，并且可以仅在载体周围的上部或下部执行印刷电路板的制造工艺。
同时，可以通过化学镀包括铜的金属在载体101上形成铜箔层102。
另外，与通过化学镀在载体101的表面上形成铜箔层102的情况不同，铜箔层102可以使用一般的CCL(覆铜箔层压板)。在这种情况下，当化学镀铜箔层102时，可以通过按顺序进行脱脂工序、软腐蚀工序、预催化处理工序、催化处理工序、活化工序、化学镀工序和抗氧化工序来执行化学镀。
此外，可以通过使用等离子体代替镀覆将金属颗粒溅射在载体101的表面上来形成铜箔层102。
接下来，在铜箔层102上形成第一外层电路图案103。可以通过作为一般的印刷电路板的制造工艺的加成法、减成法、改进型半加成法(MSAP)、半加成法(SAP)等来形成第一外层电路图案103，在此省略详细的说明。
接下来，参照图5，在形成有第一外层电路图案103的铜箔层102上形成第一绝缘层104。
此时，第一绝缘层104可以包括热固性树脂。优选地，第一绝缘层104可以包括环氧树脂、玻璃纤维、硅基填料(Si填料)和硬化剂。
此后，当形成第一绝缘层104时，在第一绝缘层104中形成第一通孔105。可以通过机械加工、激光加工和化学加工中的任意一种加工方法来形成第一通孔105。
当通过机械加工形成通孔105时，可以使用诸如铣削、钻孔、镂铣等方法，并且当通过激光加工形成通孔105时，可以使用UV或CO2激光方法，当通过化学加工形成通孔105时，可以使用包括氨基硅烷、酮等的化学制品将第一绝缘层104开口。
同时，激光加工是一种通过将光能集中在材料的表面上来熔化和蒸发材料的一部分从而形成所需的形状的切割方法，并且可以通过计算机程序容易地加工复杂的构造，也可以加工难以通过其他方法切割的复杂材料。
另外，通过激光进行的加工可以具有这样的优点：切割直径可以最小为0.005mm，并且可以加工的厚度范围宽。
作为激光加工钻，优选使用钇铝石榴石(YAG)激光器、CO2激光器或紫外(UV)激光器。YAG激光器是可以加工铜箔层和绝缘层两者的激光器，而CO2激光器是可以仅加工绝缘层的激光器。
同时，当形成第一通孔105时，为了减少第一通孔105的镀覆缺陷率，可以执行去毛刺工艺或去污工艺(desmearprocess)以去除由钻孔产生的钻孔毛刺或污迹。
此时，第一通孔105的形状不仅可以包括在一侧被堵塞的盲孔，而且可以包括穿过第一绝缘层104的上表面和下表面的镀通孔。另外，当不需要第一通孔105时，可以省略该工序。
接下来，参照图6，在第一绝缘层104的第一通孔(first via hole)105中形成第一导通孔(first via)106，并且在第一绝缘层104的上表面上形成内层电路图案107。
可以通过将导电材料填充在第一通孔105的内部或用导电材料镀覆第一通孔105的内部来形成第一导通孔106。
用于形成第一导通孔106的金属材料可以是从Cu、Ag、Sn、Au、Ni和Pd中选择的任意一种材料，并且可以使用化学镀、电解镀、丝网印刷、溅射、蒸发、喷墨和滴涂或将它们组合的方法中的任意一种来进行金属材料的填充。
另外，可以通过作为一般的印刷电路板的制造工艺的加成法、减成法、改进型半加成法(MSAP)、半加成法(SAP)等来形成内层电路图案107，在此省略详细的说明。
接下来，参照图7，在第一绝缘层104上形成第二绝缘层108。此时，第二绝缘层108包括与第一绝缘层104的材料不同的材料。
优选地，第二绝缘层108包括光固化性树脂，而不是像第一绝缘层104一样包括热固性树脂。
因此，与第一绝缘层104不同，第二绝缘层108可以包括环氧树脂、光引发剂、硅基填料(Si填料)和硬化剂。
也就是说，在本发明中，第二绝缘层108如上所述由光固化性树脂形成，从而可以通过曝光和显影工艺形成用于形成掩埋电路图案和导通孔的图案凹槽和通孔。另外，在本发明中，为了去除在印刷电路板100的最外侧设置的诸如阻焊剂的钝化层，第二绝缘层108由具有与阻焊剂的物理性质相似的物理性质的光固化性树脂形成。
接下来，参照图8，在第二绝缘层108的表面上形成图案凹槽109。图案凹槽109形成于在第二绝缘层108的表面中形成有第二外层电路图案111的位置处。此时，可以通过曝光和显影工艺来形成图案凹槽109。
优选地，为了形成图案凹槽109，优先地，在除了在第二绝缘层108的表面中形成有第二外层电路图案111的位置以外的其余区域中，通过紫外线照射来执行感光层固化(曝光)。然后，在除固化区域之外的未固化区域中通过感光层去除(显影)工艺来形成图案凹槽109。此时，可以通过调节曝光和显影工艺来调节图案凹槽109的深度。
接下来，参照图9，在第二绝缘层108的表面中形成有第二导通孔112的区域中形成第二通孔110。如上所述，可以通过激光工艺进行第二通孔110。
也就是说，在本发明的第一实施例中，可以通过应用不同的方法来形成图案凹槽109和第二通孔110。因此，图案凹槽109可以在垂直截面中具有四边形形状。此外，第二通孔110可以在垂直截面中具有梯形形状。
接下来，参照图10，将金属材料填充在图案凹槽109中以形成第二外层电路图案111。此外，将金属材料填充在第二通孔110中以形成第二导通孔112。
接下来，参照图11，形成在载体101周围的上部处的第一印刷电路板和形成在载体101周围的下部处的第二印刷电路板彼此分离。
接下来，参照图12，在彼此分离的印刷电路板中，通过闪速蚀刻(flash etching)工艺去除铜箔层102，使得第一绝缘层104的下表面和第一外层电路图案103的下表面被暴露。
同时，图13是示出根据本发明第二实施例的印刷电路板的制造工艺的视图。
参照图13，在图10所示的工序中的在图案凹槽109和第二通孔110中形成金属材料的工序中，形成第二外层电路图案111A，以便仅掩埋图案凹槽109的一部分而不掩埋整个图案凹槽109。
另外，第二导通孔112A不是通过掩埋整个第二通孔110而形成的，而是通过仅掩埋第二通孔110的一部分而形成的。
因此，第二外层电路图案111A的上表面和第二导通孔112A的上表面与第二绝缘层108的上表面不位于同一平面上，但是低于第二绝缘层108的上表面。换句话说，第二外层电路图案111A的表面包括凹陷在第二绝缘层108的上表面内侧的凹陷区域(未示出)。
另外，在图12的工序中，当执行闪速蚀刻工序时，直到第一绝缘层104的下表面才不去除铜箔层102，但是铜箔层102和掩埋在第一绝缘层104的下部中的第一外层电路图案103的下部的一部分被一起去除。
因此，第一外层电路图案103的下表面与第一绝缘层104的下表面不位于同一平面上，而是比第一绝缘层104的下表面高。换句话说，第一外层电路图案103A的表面包括凹陷在第一绝缘层104的下表面内侧的凹陷区域(未示出)。
在本发明中，通过如上所述的步骤在外层电路图案与绝缘层的表面之间形成凹部，以使如上所述发生焊桥的可能性最小化。
另外，在本发明中，由于如上所述第二绝缘层108包括诸如现有阻焊剂的光固化性树脂，并且如上所述形成了凹部，因此可以不在第一绝缘层104的表面和第二绝缘层108的表面上形成用于保护外层电路图案的附加钝化层(例如，阻焊剂)。
也就是说，常规上，第二绝缘层108由诸如预浸料的材料形成，并且由于预浸料的表面粗糙度可能引起模具流动性等问题，因此应当形成如上所述的附加钝化层。
然而，在本发明中，第二绝缘层108由具有与阻焊剂的物理性质相似的物理性质的光固化性树脂形成，因此，通过与外层电路图案的表面的台阶来形成凹部，可以消除阻焊剂，此外，可以改善焊桥现象，可以改善模具流动性，并且可以解决接合问题。
图14至图16以工序顺序示出根据本发明的第三实施例的印刷电路板的制造方法。
根据本发明的第三实施例的制造方法仅在形成第二通孔的工序方面不同，并且其他工序与根据第一实施例的制造方法相比相同。因此，将具体描述根据本发明第三实施例的制造方法中的形成第二通孔的工序。
参照图14，在第二绝缘层108的上表面上形成图案凹槽109B。此时，在图10中，图案凹槽109仅形成于形成有第二外层电路图案111的位置处。然而，在本发明的第三实施例中，通过如上所述的曝光和显影工艺，不仅形成了图案凹槽，而且形成有第二导通孔(secondvia)112的第二通孔(second via hole)也与图案凹槽一起形成。
因此，图案凹槽109B包括：第一图案凹槽，其设置在形成有第二外层电路图案步骤111B的区域中；以及第二图案凹槽，其设置在形成有第二导通孔112B的区域中。
此时，第一图案凹槽和第二图案凹槽可以以相同的深度形成。
因此，第二图案凹槽形成为不穿过第二绝缘层108，而仅使第二绝缘层108的上部的一部分敞开。
接下来，参照图15，在与所形成的图案凹槽之中的第二图案凹槽相对应的区域中另外形成第三图案凹槽。此时，第三图案凹槽使设置在第一绝缘层104上的内层电路图案107的上表面暴露。换句话说，第二通孔110B包括通过曝光和显影工艺形成的第二图案凹槽和第三图案凹槽。因此，第二图案凹槽和第三图案凹槽的组合形成通孔，从而穿过第二绝缘层108。
接下来，参照图16，通过在第一图案凹槽、第二图案凹槽和第三图案凹槽中填充和镀覆金属材料来形成第二外层电路图案111B和第二导通孔112B。此时，与第一实施例和第二实施例不同，第二导通孔112B的侧表面相对于第二绝缘层108的上表面不具有预定的倾斜角，而是设置成垂直于第二绝缘层108的上表面。
接下来，参照图17，将分别形成在载体101周围的上部和下部的多个印刷电路板彼此分离，并因此，设置在第一绝缘层104的下表面上的铜箔层102被去除。
同时，如图18所示，在本发明中，尽管已经描述了第二通孔包括第二图案凹槽和第三图案凹槽，但是第二通孔可以仅包括一个图案凹槽。
换句话说，第二通孔可以形成为使得通过调节曝光和显影时间，而使一个图案凹槽穿过第二绝缘层108。
因此，图17中所示的第二导通孔具有分层结构，但是图18中所示的第二导通孔111C具有方柱形状。
图19示出根据本发明的第三实施例的印刷电路板的结构。
在本发明的第一实施例和第二实施例中，印刷电路板的布线层具有三层结构(3个金属层)。
另一方面，根据本发明的第三实施例的印刷电路板200具有四层结构(4个金属层)。
因此，根据本发明第三实施例的印刷电路板200包括第一绝缘层201、第一内层电路图案202、第二内层电路图案203、第一导通孔204、第二绝缘层205、第三绝缘层206、第二导通孔207、第三导通孔208、第一外层电路图案209和第二外层电路图案210。
第一绝缘层201可以是印刷电路板200的形成有单个电路图案的支撑基板，但是可以指形成有具有多个层叠结构的任意一个印刷电路板200的电路图案的绝缘区域。
优选地，在本发明的第三实施例中，印刷电路板100具有四层结构(4个金属层)，并因此，印刷电路板300包括三个绝缘层。
第二绝缘层205设置在第一绝缘层201上，并且第三绝缘层206设置在第一绝缘层201下方。
第二绝缘层205覆盖设置在第一绝缘层201的上表面上的第一内层电路图案202。优选地，第一内层电路图案202设置在第一绝缘层201和第二绝缘层205之间。
第三绝缘层206覆盖设置在第一绝缘层201的下表面下方的第二内层电路图案203。优选地，第二内层电路图案203设置在第一绝缘层201和第三绝缘层206之间。
此时，第一绝缘层201包括与第二绝缘层205和第三绝缘层206不同的材料。优选地，第一绝缘层201包括热固性树脂，而第二绝缘层205和第三绝缘层206包括光固化性树脂。
优选地，第一绝缘层201可以包括环氧树脂、玻璃纤维、硅基填料(Si填料)和硬化剂。
另外，与第一绝缘层201不同，第二绝缘层205和第三绝缘层206可以包括环氧树脂、光引发剂、硅基填料(Si填料)和硬化剂。
这里，在本发明中，可以通过利用包括上述材料的光固化性树脂来构造第二绝缘层205和第三绝缘层206，从而省去现有技术中应设置在第二绝缘层205的上表面和第三绝缘层206的下表面上的阻焊剂(SR)。另外，在本发明中，最外层电路图案不是在绝缘层的表面上突出的突出图案，而是可以通过利用光固化性树脂来构造第二绝缘层和第三绝缘层，从而形成有掩埋在绝缘层的表面中的掩埋图案。
第一导通孔204形成为穿过第一绝缘层201。优选地，第一导通孔204的一端与设置在第一绝缘层201上的第一内层电路图案202连接，另一端与设置在第一绝缘层201下方的第二内层电路图案203连接。
另外，第二导通孔207形成为穿过第二绝缘层205。优选地，第二导通孔207的一端连接到第一内层电路图案202，另一端暴露在第二绝缘层205的上表面上。优选地，第二导通孔207的上部区域可以包括第一外层电路图案209，使得第二导通孔207电连接到第一内层电路图案202和第一外层电路图案209。
第三导通孔208形成为穿过第三绝缘层206。优选地，第三导通孔208的一端连接到第二内层电路图案203，另一端暴露在第三绝缘层206的下表面下方。优选地，第三导通孔208的下部区域可以包括第二外层电路图案210，使得第三导通孔208电连接到第二内层电路图案203和第二外层电路图案210。
如上所述，在本发明的第三实施例中，印刷电路板200形成掩埋在第二绝缘层205的上表面和第三绝缘层206的下表面中的外层电路图案。此时，通过用光固化性树脂代替常规的热固性树脂来形成第二绝缘层和第三绝缘层，可以实现在以精细图案形成外层电路图案的同时具有掩埋结构。
图20示出根据本发明第四实施例的印刷电路板的结构。
参照图20，印刷电路板包括第一绝缘层304、第二绝缘层308、内层电路图案307、第一导通孔306、第二导通孔312A、第一外层电路图案303A、第二外层电路图案311A和钝化层313。
除了钝化层313之外，图20中所示的根据第四实施例的印刷电路板与图3中所示的印刷电路板的其余构造具有基本相同的结构。
因此，在下文中，在根据本发明的第四实施例的印刷电路板中，将仅描述钝化层313的结构。
第一外层电路图案303A和第二外层电路图案311A可以与第一绝缘层304和第二绝缘层308的表面位于不同的平面上。
优选地，本发明的第四实施例中的第一外层电路图案303A位于比第一绝缘层304的下表面高的位置。换句话说，第一外层电路图案303A掩埋在形成于第一绝缘层304的下部中的凹槽中。此时，第一外层电路图案303A的下表面位于比第一绝缘层304的下表面高的位置。
第二外层电路图案311A位于比第二绝缘层308的上表面低的位置。换句话说，第二外层电路图案311A掩埋在形成于第二绝缘层308的上部中的凹槽中。这时，第二外层电路图案311A不是通过掩埋整个凹槽而形成，而是可以通过仅掩埋凹槽的一部分而形成。因此，凹槽的一部分被第二外层电路图案311A掩埋，其余部分保持为空的状态。
因此，第二外层电路图案311A的上表面位于比第二绝缘层308的上表面低的位置。
同时，第一外层电路图案303A和第二外层电路图案311A包括通过倒装芯片接合方法或引线接合方法(wire bonding method)连接到芯片的连接图案，以及用于信号传输的布线图案。此时，应当暴露连接图案的表面以与芯片连接，但是布线图案的表面应当覆盖有钝化层。换句话说，当布线图案的表面暴露于外部时，由于来自外部环境的影响，可能在信号流中出现问题。
因此，在本发明中，在第一外层电路图案303A和第二外层电路图案311A中，钝化层313设置在布线图案上。此时，钝化层313设置在第一绝缘层和第二绝缘层的掩埋有第一外层电路图案303A和第二外层电路图案311A的凹槽中。
换句话说，可以在第一绝缘层304的下部中形成第一凹槽部，并且可以在第二绝缘层308的上部中形成第二凹槽部。
另外，第一外层电路图案303A形成在第一凹槽部中，同时仅填充第一凹槽部的一部分。此外，钝化层313形成在第一凹槽部的其余部分中。因此，设置在第一绝缘层304的下部中的钝化层313的下表面与第一绝缘层304的下表面位于同一平面上。在本发明中，如上所述，通过在空的第一凹槽部的下部形成钝化层313，可以有效地保护布线图案而不会增加印刷电路板的整体厚度。
此外，第二凹槽部可以形成在第二绝缘层308的上部中，并且第二外层电路图案311A可以形成在第二凹槽部中同时仅填充第二凹槽部的一部分。此外，钝化层313形成在第二凹槽部的其余部分中。因此，设置在第二绝缘层308的上部的钝化层313的上表面与第二绝缘层308的上表面位于同一平面上。
图21示出根据本发明的第五实施例的印刷电路板的结构。
参照图21，印刷电路板包括第一绝缘层404、第二绝缘层408、内层电路图案407、第一导通孔406、第二导通孔412A、第一外层电路图案403A、第二外层电路图案411A和钝化层413。
除了钝化层413之外，图21中所示的根据第五实施例的印刷电路板与图3中所示的印刷电路板的其余构造具有基本相同的结构。
因此，在下文中，在根据本发明的第五实施例的印刷电路板中，将仅描述钝化层413的结构。
第一外层电路图案343A和第二外层电路图案411A可以与第一绝缘层404和第二绝缘层408的表面位于不同的平面上。
优选地，本发明的第五实施例中的第一外层电路图案403A位于比第一绝缘层404的下表面更高的位置。换句话说，第一外层电路图案403A掩埋在第一绝缘层404的下部中形成的凹槽中。此时，第一外层电路图案403A的下表面位于比第一绝缘层404的下表面高的位置。
第二外层电路图案411A位于比第二绝缘层408的上表面低的位置。换句话说，第二外层电路图案411A掩埋在第二绝缘层408的上部中形成的凹槽中。此时，第二外层电路图案411A不是通过掩埋整个凹槽而形成，而是可以通过仅掩埋凹槽的一部分而形成。因此，凹槽的一部分被第二外层电路图案411A掩埋，其余部分保持为空的状态。
因此，第二外层电路图案411A的上表面位于比第二绝缘层408的上表面低的位置。
同时，第一外层电路图案403A和第二外层电路图案411A包括通过倒装芯片接合方法或引线接合方法连接到芯片的连接图案，以及用于信号传输的布线图案。此时，应当暴露连接图案的表面以与芯片连接，但是布线图案的表面应当覆盖有钝化层。换句话说，当布线图案的表面暴露于外部时，由于来自外部环境的影响，可能在信号流中出现问题。
因此，在本发明中，在第一外层电路图案403A和第二外层电路图案411A中，钝化层413设置在布线图案上。此时，钝化层413设置在第一绝缘层和第二绝缘层的掩埋有第一外层电路图案403A和第二外层电路图案411A的凹槽中。
换句话说，可以在第一绝缘层404的下部中形成第一凹槽部，并且可以在第二绝缘层408的上部中形成第二凹槽部。
另外，第一外层电路图案403A形成在第一凹槽部中，同时仅填充第一凹槽部的一部分。此外，钝化层413形成在第一凹槽部的其余部分中。
此时，钝化层413不仅可以设置在布线图案的表面上，还可以设置在第一绝缘层404的表面上。换句话说，钝化层413设置在第一绝缘层404的下表面和第一外层电路图案403A的下表面上。此时，第一绝缘层404的下表面和第一外层电路图案403A的下表面设置在不同的平面上。换句话说，在第一绝缘层404的下表面和第一外层电路图案403A的下表面上形成台阶。因此，在钝化层413中，设置在第一绝缘层404的下表面上的区域和设置在第一外层电路图案403A的下表面上的区域可以位于不同的平面上。换句话说，在钝化层413的下表面中，设置在第一绝缘层404的下表面上的区域的下表面可以位于比设置在第一外层电路图案403A的下表面上的区域的下表面低的位置。
另外，第二外层电路图案411A形成在第二凹槽部中，同时仅填充第二凹槽部的一部分。此外，钝化层413形成在第二凹槽部的其余部分中。
此时，钝化层413不仅可以设置在布线图案的表面上，而且可以设置在第二绝缘层408的表面上。换句话说，钝化层413设置在第二绝缘层408的上表面和第二外层电路图案411A的上表面上。此时，第二绝缘层408的上表面和第二外层电路图案411A的上表面位于不同的平面上。换句话说，在第二绝缘层408的上表面和第二外层电路图案411A的上表面上形成台阶。因此，在钝化层413中，设置在第二绝缘层408的上表面上的区域和设置在第一外层电路图案403A的上表面上的区域可以位于不同的平面上。换句话说，在钝化层413的上表面中，设置在第二绝缘层408的上表面上的区域的上表面可以位于比设置在第二外层电路图案411A的上表面上的区域的上表面更高的位置。
根据本发明的实施例，可以通过双面掩埋图案结构形成精细图案，并因此，由于不使用诸如底漆树脂的特殊树脂而可以降低产品单位成本。
另外，根据本发明的实施例，可以通过提供最外层电路图案掩埋在绝缘层中的双面掩埋结构来减小与最外层电路图案的厚度相对应的印刷电路板的整体厚度。
此外，根据本发明的实施例，可以通过将最外层电路图案掩埋在绝缘层中来去除保护最外层电路图案的表面的诸如阻焊剂的钝化层。因此，可以对应于钝化层的厚度减小印刷电路板的整体厚度。

Claims (13)

1.一种印刷电路板，包括：
第一钝化层；
多个第一外层电路图案，所述多个第一外层电路图案设置在所述第一钝化层上；
第一绝缘层，所述第一绝缘层设置在所述第一钝化层和所述第一外层电路图案上；
第二绝缘层，所述第二绝缘层设置在所述第一绝缘层上；
多个第二外层电路图案，所述多个第二外层电路图案设置在所述第二绝缘层上；以及
第二钝化层，所述第二钝化层设置在所述第二绝缘层和所述第二外层电路图案上，
其中，所述多个第一外层电路图案设置在所述第一绝缘层的下表面上设置的多个第一凹槽部中，
其中，所述第一钝化层的上表面和下表面包括朝向所述第二绝缘层凸起的多个第一凸部，并且
其中，所述第一钝化层包括在垂直方向上与所述第一外层电路图案重叠并且对应于所述多个第一凸部的第一区域，以及除所述第一区域之外的第二区域，所述第二区域在所述垂直方向上不与所述第一外层电路图案重叠并且与所述第一区域具有台阶，
其中，所述多个第二外层电路图案设置在所述第二绝缘层的上表面上设置的多个第二凹槽部中，
其中，所述第二钝化层的上表面和下表面包括朝向所述第一绝缘层凹陷的多个第一凹部，并且
其中，所述第二钝化层包括在所述垂直方向上与所述第二外层电路图案重叠并且对应于所述多个第一凹部的第三区域，以及除所述第三区域之外的第四区域，所述第四区域在所述垂直方向上不与所述第二外层电路图案重叠并且与所述第三区域具有台阶。
2.根据权利要求1所述的印刷电路板，还包括内层电路图案，所述内层电路图案设置在所述第一绝缘层与所述第二绝缘层之间，
其中，所述多个第一外层电路图案的下表面与所述第一绝缘层的所述下表面具有台阶，
所述多个第二外层电路图案的上表面与所述第二绝缘层的上表面具有台阶，并且
所述内层电路图案的下表面与所述第一绝缘层的上表面和所述第二绝缘层的下表面设置在同一平面上。
3.根据权利要求2所述的印刷电路板，其中，所述多个第一外层电路图案的所述下表面位于比所述第一绝缘层的所述下表面高的位置，并且
所述多个第二外层电路图案的所述上表面位于比所述第二绝缘层的所述上表面低的位置。
4.根据权利要求1所述的印刷电路板，其中，所述第一绝缘层包含热固性树脂，所述热固性树脂包含玻璃纤维，并且
其中，所述第二绝缘层包含光固化性树脂，所述光固化性树脂不包含玻璃纤维。
5.根据权利要求2所述的印刷电路板，还包括：
穿过所述第二绝缘层的导通孔，并且所述导通孔的上表面位于比所述第二绝缘层的所述上表面低的位置，
其中，所述导通孔的下表面与所述内层电路图案的上表面接触。
6.根据权利要求5所述的印刷电路板，其中，所述第二凹槽部的底表面位于比所述内层电路图案的所述上表面高的位置，并且
所述多个第二外层电路图案的下表面位于比所述内层电路图案的所述上表面高的位置。
7.根据权利要求5所述的印刷电路板，其中，所述导通孔的所述上表面与所述多个第二外层电路图案的上表面位于同一平面上。
8.根据权利要求5所述的印刷电路板，其中，所述导通孔与所述多个第二外层电路图案的垂直截面具有相同的形状，并且
所述导通孔的侧表面垂直于所述第二绝缘层的所述上表面。
9.根据权利要求5所述的印刷电路板，其中，所述导通孔的侧表面相对于所述第二绝缘层的所述上表面具有预定的倾斜角，并且
所述多个第二外层电路图案的侧表面垂直于所述第二绝缘层的所述上表面。
10.根据权利要求8所述的印刷电路板，其中，所述第二钝化层的所述第三区域包括与所述第二外层电路图案垂直重叠的第一子区域和与所述导通孔垂直重叠的第二子区域。
11.根据权利要求1所述的印刷电路板，其中，所述多个第一凸部中彼此最接近的凸部之间的间隔中的至少一个间隔包括与所述多个第一凹部中彼此最接近的凹部之间的间隔中的至少一个间隔不同的区域。
12.一种印刷电路板，包括：
第一钝化层；
第一绝缘层，所述第一绝缘层设置在所述第一钝化层上并且在所述第一绝缘层的下表面上具有多个第一凹槽部；
多个第一外层电路图案，所述多个第一外层电路图案设置在所述第一绝缘层的所述多个第一凹槽部中；
内层电路图案，所述内层电路图案在所述第一绝缘层上；
第二绝缘层，所述第二绝缘层设置在所述第一绝缘层上并覆盖所述内层电路图案，并且在所述第二绝缘层的上表面上具有多个第二凹槽部；
多个第二外层电路图案，所述多个第二外层电路图案设置在所述第二绝缘层的所述多个第二凹槽部中；以及
第二钝化层，所述第二钝化层设置在所述第二绝缘层和所述第二外层电路图案上，
其中，所述多个第一外层电路图案的下表面与所述第一绝缘层的所述下表面具有台阶，并且所述多个第二外层电路图案的上表面与所述第二绝缘层的所述上表面具有台阶，
其中，所述内层电路图案的下表面与所述第一绝缘层的上表面和所述第二绝缘层的下表面设置在同一平面上，
其中，所述第一绝缘层包含热固性树脂，所述热固性树脂包含玻璃纤维，并且
其中，所述第二绝缘层包含光固化性树脂，所述光固化性树脂不包含玻璃纤维，
其中，所述多个第一外层电路图案设置在所述第一绝缘层的下表面上设置的多个第一凹槽部中，
其中，所述第一钝化层的上表面和下表面包括朝向所述第二绝缘层凸起的多个第一凸部，并且
其中，所述第一钝化层包括在垂直方向上与所述第一外层电路图案重叠并且对应于所述多个第一凸部的第一区域，以及除所述第一区域之外的第二区域，所述第二区域在所述垂直方向上不与所述第一外层电路图案重叠并且与所述第一区域具有台阶，
其中，所述多个第二外层电路图案设置在所述第二绝缘层的上表面上设置的多个第二凹槽部中，
其中，所述第二钝化层的上表面和下表面包括朝向所述第一绝缘层凹陷的多个第一凹部，并且
其中，所述第二钝化层包括在所述垂直方向上与所述第二外层电路图案重叠并且对应于所述多个第一凹部的第三区域，以及除所述第三区域之外的第四区域，所述第四区域在所述垂直方向上不与所述第二外层电路图案重叠并且与所述第三区域具有台阶。
13.根据权利要求12所述的印刷电路板，其中，所述多个第一凸部中彼此最接近的凸部之间的间隔中的至少一个间隔包括与所述多个第一凹部中彼此最接近的凹部之间的间隔中的至少一个间隔不同的区域。
CN201880049481.1A 2017-07-28 2018-07-27 印刷电路板 Active CN110999552B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170096521A KR102321438B1 (ko) 2017-07-28 2017-07-28 인쇄회로기판
KR10-2017-0096521 2017-07-28
PCT/KR2018/008582 WO2019022580A1 (ko) 2017-07-28 2018-07-27 인쇄회로기판

Publications (2)

Publication Number Publication Date
CN110999552A CN110999552A (zh) 2020-04-10
CN110999552B true CN110999552B (zh) 2023-12-22

Family

ID=65040650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880049481.1A Active CN110999552B (zh) 2017-07-28 2018-07-27 印刷电路板

Country Status (5)

Country Link
US (1) US11026327B2 (zh)
JP (1) JP7295089B2 (zh)
KR (2) KR102321438B1 (zh)
CN (1) CN110999552B (zh)
WO (1) WO2019022580A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200099686A (ko) * 2019-02-15 2020-08-25 엘지이노텍 주식회사 회로기판
CN112543550A (zh) * 2020-11-17 2021-03-23 惠州市特创电子科技股份有限公司 多层电路板、板体及其加工方法
CN112867243A (zh) * 2021-01-06 2021-05-28 英韧科技(上海)有限公司 多层电路板
EP4355038A1 (en) * 2021-06-10 2024-04-17 LG Innotek Co., Ltd. Circuit board and semiconductor package comprising same
WO2023008966A1 (ko) * 2021-07-29 2023-02-02 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지
US11791320B2 (en) 2021-11-22 2023-10-17 Qualcomm Incorporated Integrated circuit (IC) packages employing a package substrate with a double side embedded trace substrate (ETS), and related fabrication methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104115569A (zh) * 2011-12-15 2014-10-22 Lg伊诺特有限公司 印刷电路板及其制造方法
CN104718802A (zh) * 2012-10-04 2015-06-17 Lg伊诺特有限公司 印刷电路板及其制造方法
JP2016042536A (ja) * 2014-08-18 2016-03-31 富士通株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4029759B2 (ja) * 2003-04-04 2008-01-09 株式会社デンソー 多層回路基板およびその製造方法
JP4079927B2 (ja) * 2004-09-16 2008-04-23 Ｔｄｋ株式会社 多層基板及びその製造方法
CN101356641B (zh) * 2006-01-06 2011-05-18 日本电气株式会社 半导体搭载用布线基板、其制造方法及布线基板组件
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
KR100897650B1 (ko) 2007-08-31 2009-05-14 삼성전기주식회사 다층 인쇄회로기판의 제조방법
KR100897316B1 (ko) * 2007-10-26 2009-05-14 삼성전기주식회사 인쇄회로기판의 제조방법
KR101006603B1 (ko) * 2009-01-09 2011-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101262486B1 (ko) 2010-12-24 2013-05-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US9491866B2 (en) 2010-07-08 2016-11-08 Lg Innotek Co., Ltd. Method for manufacturing a printed circuit board
KR101148735B1 (ko) 2010-07-15 2012-05-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9161454B2 (en) * 2012-12-24 2015-10-13 Unimicron Technology Corp. Electrical device package structure and method of fabricating the same
JP2014236102A (ja) 2013-05-31 2014-12-15 凸版印刷株式会社 貫通電極付き配線基板、その製造方法及び半導体装置
US9693455B1 (en) * 2014-03-27 2017-06-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with plated copper posts and method of manufacture thereof
JP6015969B2 (ja) * 2014-08-19 2016-10-26 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 回路基板の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104115569A (zh) * 2011-12-15 2014-10-22 Lg伊诺特有限公司 印刷电路板及其制造方法
CN104718802A (zh) * 2012-10-04 2015-06-17 Lg伊诺特有限公司 印刷电路板及其制造方法
JP2016042536A (ja) * 2014-08-18 2016-03-31 富士通株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
WO2019022580A1 (ko) 2019-01-31
KR102321438B1 (ko) 2021-11-04
KR102445271B1 (ko) 2022-09-20
JP7295089B2 (ja) 2023-06-20
KR20210134549A (ko) 2021-11-10
US11026327B2 (en) 2021-06-01
US20200205284A1 (en) 2020-06-25
KR20190012873A (ko) 2019-02-11
JP2020529131A (ja) 2020-10-01
CN110999552A (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
CN110999552B (zh) 印刷电路板
US8735739B2 (en) Wiring board and method for manufacturing the same
US8383948B2 (en) Flex-rigid wiring board and method for manufacturing the same
US8586875B2 (en) Wiring board and method for manufacturing the same
KR101201940B1 (ko) 케이블부를 가지는 다층 배선기판의 제조방법
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
JP2004311927A (ja) 多層印刷回路基板の製造方法
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
US10945334B2 (en) Wiring substrate
JP2015159153A (ja) 電子部品内蔵多層配線板
US10772220B2 (en) Dummy core restrict resin process and structure
KR102466204B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR102442389B1 (ko) 인쇄회로기판 및 그 제조방법
KR20180013017A (ko) 인쇄회로기판
KR20110093406A (ko) 인쇄회로기판 및 그 제조방법
KR20150003505A (ko) 인쇄회로기판 및 이의 제조방법
KR101154605B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101134697B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN111629513B (zh) 同时具有贯孔及盲孔的多层电路板结构及其制法
KR102544563B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
US20220248530A1 (en) Wiring substrate
KR20170079542A (ko) 인쇄회로기판
KR102333097B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
JP2023111608A (ja) 配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant