CN104718802A - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN104718802A
CN104718802A CN201380051846.1A CN201380051846A CN104718802A CN 104718802 A CN104718802 A CN 104718802A CN 201380051846 A CN201380051846 A CN 201380051846A CN 104718802 A CN104718802 A CN 104718802A
Authority
CN
China
Prior art keywords
circuit pattern
insulating barrier
insulation layer
core insulation
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380051846.1A
Other languages
English (en)
Other versions
CN104718802B (zh
Inventor
李尚铭
金秉浩
朴宰奭
徐英郁
徐玄锡
刘昌佑
李圭洹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN104718802A publication Critical patent/CN104718802A/zh
Application granted granted Critical
Publication of CN104718802B publication Critical patent/CN104718802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material

Abstract

公开了一种印刷电路板及其制造方法。该印刷电路板包括：包括各向同性树脂的芯绝缘层；填充在芯绝缘层的上部或下部处的电路图案凹槽中的第一电路图案；在其顶表面中设置有电路图案凹槽并且覆盖第一电路图案的第一绝缘层；以及填充第一绝缘层的电路图案凹槽的第二电路图案。采用具有各向同性结构的材料例如聚酰亚胺用于芯绝缘层，由此防止基板被弯折而不需要玻璃纤维。因为不包括玻璃纤维，所以在芯绝缘层的上部或下部处形成埋置图案，因此制造了薄的基板。

Description

印刷电路板及其制造方法
技术领域
本公开内容涉及印刷电路板及其制造方法。
背景技术
印刷电路板(PCB)通过使用导电材料(例如铜(Cu))在电绝缘基板上印刷电路线路图案形成，并且指的是电子部件即将安装在其上之前的板。换言之，PCB指的是这样的电路板：电子部件的安装位置已确定，并且在平板的表面上固定地印刷将电子部件彼此连接的电路图案，以便在平板上密集地安装若干类型的许多电子器件。
同时，近年来，为了电子部件的高性能和小型化的目的，已经使用具有减小的厚度和平坦化的表面的埋置图案基板。
图1为示出了典型的埋置图案PCB 10的截面图。
如图1所示，埋置图案PCB 10包括：在绝缘基板1的表面中的埋置图案凹槽2；以及通过镀覆过程填充埋置图案凹槽2而形成的电路图案3。
由于基础电路图案和接触部的形成结构，具有埋置电路图案3的PCB10相对于绝缘构件能够表现出非常强的粘附强度，并且可以均匀地并且精细地形成接触部和基础电路图案的间距。
发明内容
技术问题
然而，当通过镀覆方案形成埋置电路图案3时，在具有图案凹槽2的区域与不具有图案凹槽2的区域之间发生镀覆变型，使得在镀覆过程之后的蚀刻过程不能均匀地进行。因此，如图1所示，电路图案3的一个区域可能不被蚀刻，使得电路图案3相对于相邻电路图案可能短接。另外，电路图案3的另一区域可能被过蚀刻(over-etched)，使得在信号传输中可能发生错误。
问题的解决方案
实施方案提供了一种具有埋置电路图案的印刷电路板。
实施方案提供了一种制造埋置电路图案的方法。
根据实施方案，提供了一种印刷电路板，该印刷电路板包括：包括各向同性树脂的芯绝缘层；填充在芯绝缘层的上部或下部处的电路图案凹槽中的第一电路图案；在其顶表面中设置有电路图案凹槽并且覆盖第一电路图案的第一绝缘层；以及填充第一绝缘层的电路图案凹槽的第二电路图案。
根据实施方案，提供了一种制造印刷电路板的方法。该方法包括：在包括各向同性树脂的芯绝缘层的上部或下部中形成第一电路图案凹槽；通过借助镀覆过程填充第一电路图案凹槽来形成镀覆层以覆盖芯绝缘层的顶表面；通过去除镀覆层直至露出芯绝缘层来形成第一电路图案；形成第一绝缘层以覆盖第一埋置图案；以及形成埋置在第一绝缘层中的第二电路图案。
本发明的有益效果
如上所述，采用具有各向同性结构的材料(例如聚酰亚胺)用于芯绝缘层，由此防止基板被弯折而不需要玻璃纤维。另外，因为不包括玻璃纤维，所以可以在芯绝缘层的上部或下部处形成埋置图案，使得能够制造薄的基板。
另外，可以通过激光沟槽技术来形成具有高可靠性的埋置型微电路，并且能够提高集成度。
如上所述，通过激光沟槽技术来减小施加至电路图案的铜(Cu)的量，使得减小了表现出高的热膨胀系数的Cu的施加，由此防止了基板被弯折。
另外，在包括其中具有填料的树脂的绝缘层被结合之后，在绝缘层中可以形成埋置图案。因此，可以通过设置在下部处的玻璃纤维来形成埋置图案同时保持刚度。
附图说明
图1为示出了根据相关技术的PCB的截面图。
图2为示出了根据第一实施方案的PCB的截面图。
图3至图18为示出了制造图2中的PCB的方法的截面图。
图19为示出了根据第二实施方案的PCB的截面图。
图20为示出了根据第三实施方案的PCB的截面图。
图21至图36为示出了制造图20中的PCB的方法的截面图。
图37为示出了根据第四实施方案的PCB的截面图。
具体实施方式
下文中，将参照附图详细描述实施方案，使得本领域技术人员能够容易地实施实施方案。然而，实施方案可以具有各种修改。
在下文描述中，当预定部分“包括”预定部件时，除非有特定相反的描述，否则预定部分不排除其他部件，而是还可以包括其他部件。
为了方便或清楚起见，图中所示的各层的厚度和尺寸可能被放大、省略或示意性绘制。另外，元件的尺寸并不完全反映实际尺寸。贯穿附图，相同的附图标记将指代相同元件。
在实施方案的描述中，将理解的是，当层、膜或板被称为在另一层、另一膜、另一区域或另一板“上”或“下”时，其可“直接地”或“间接地”在其他层、膜、区域或板上，或者也可以存在一个或更多个中间层。相反，如果部件直接位于另一部件上，这指的是为在该部件与该另一部件之间没有中间部件。
本发明提供了一种其中电路图案形成为埋置型的印刷电路板，即，通过在不包括玻璃纤维的芯绝缘层中形成埋置图案而具有减小的厚度的印刷电路板。
下文中，将参考图2至图18描述根据第一实施方案的印刷电路板。
图2为示出了根据第一实施方案的印刷电路板的截面图。
参考图2，根据第一实施方案的印刷电路板100包括：芯绝缘层110；形成在芯绝缘层110的上部和下部上的第一电路图案125、第二电路图案135和第三电路图案145；以及埋置第二电路图案135和第三电路图案145的第一绝缘层130和第二绝缘层140。
芯绝缘层110可以包括不具有玻璃纤维的树脂基板。芯绝缘层110可以包括具有刚性的材料，优选地，满足下述化学式的聚酰亚胺膜。
[化学式1]
在化学式1中，n为正整数。
也就是说，在芯绝缘层110中，在由上述化学式表示的聚酰亚胺树脂中可以分散有填料。
填料可以包括具有球状或棒状的AlO3或SiO2。
芯绝缘层110的厚度可以在15μm至200μm的范围内，优选地，在100μm至150μm的范围内。
芯绝缘层110可以包括形成为穿过芯绝缘层110的通孔111。
如图2所示，通孔111可以具有截面积向上增加的形状。可替代地，通孔111可以具有围绕中心区域的对称结构，但是实施方案不限于此。
可以通过填充通孔111而形成导电通路126，并且导电通路126可以包括金属材料，例如包含铝(Al)、铜(Cu)、银(Ag)、铂(Pt)、镍(Ni)或钯(Pd)中至少之一的合金。
可以在芯绝缘层110的上部或下部中形成第一电路图案凹槽121。多个第一电路图案125填充在第一电路图案凹槽121中同时用作基础电路图案。
第一电路图案125可以包括表现出高电导率和低电阻的材料，即，可以包括金属材料例如包含Al、Cu、Ag、Pt、Ni或Pd中至少之一的合金。
在这种情况下，第一电路图案125可以形成为单个层。可替代地，第一电路图案125可以形成为多个层。如果第一电路图案125通过镀覆过程形成，则电镀层可以形成在籽层上。
籽层可以包括Cu、Ni或其合金，并且形成在籽层上的电镀层可以包括包含Al、Cu、Ag、Pt、Ni或Pd中至少之一的合金。
延伸部可以形成在芯绝缘层110的顶表面或底表面上同时从通路126延伸。延伸部可以具有与第一电路图案125的深度相同的深度。延伸部和第一电路图案125可以具有满足10μm至20μm的范围的微深度。
同时，在芯绝缘层110的上部或下部处形成第一绝缘层130和第二绝缘层140。
如图2所示，第一绝缘层130和第二绝缘层140具有两层结构。形成在芯绝缘层110上的绝缘层可以为第一绝缘层130，并且可以在第一绝缘层130上形成第二绝缘层140。
第一绝缘层130和第二绝缘层140可以包括不具有玻璃纤维的绝缘层，优选地，可以包括含环氧树脂的树脂材料。
第一绝缘层130和第二绝缘层140可以包括相同的材料，并且可以具有比芯绝缘层110的厚度更厚的厚度。
第一绝缘层130和第二绝缘层140在其表面中设置有第二电路图案凹槽131和第三电路图案凹槽141以分别形成电路图案。
第二电路图案凹槽131和第三电路图案凹槽141可以具有与第一电路凹槽121的深度相同的深度，并且下绝缘层未通过第二电路图案凹槽131和第三电路图案凹槽141露出。
第二电路图案135和第三电路图案145通过填充第二电路图案凹槽131和第三电路图案凹槽141而形成。
第二电路图案135和第三电路图案145可以具有与第一电路图案125的厚度相同的厚度，并且可以包括与通路126连接的通路138和通路148。
图2示出了包括具有总计六层结构的电路图案的印刷电路板，其中芯绝缘层110的上部和下部各自形成为三层，但是实施方案不限于此。
还可以形成阻焊层(solder resist)150以覆盖最上部电路图案145。
阻焊层150露出在最上部电路图案145中用通路148连接的延伸部以形成焊盘。
通过阻焊层150而露出的焊盘还可以包括表面处理层161。表面处理层161可以通过镀覆过程或OSP(有机可焊性防护)过程而形成。
钎料球160附接到焊盘上以促使与外部装置的电接触。
如图2所示，钎料球160可以在钎料球160与阻焊层150隔开的情况下附接到焊盘上。
下文中，将参考图3至图18描述制造图2中的印刷电路板100的方法。
首先，如图3所示，制备芯绝缘层110。
芯绝缘层110可以包括不具有玻璃纤维的树脂基板。芯绝缘层110可以包括具有刚性的材料，优选地，满足下述化学式的聚酰亚胺膜。
[化学式2]
在化学式2中，n为正整数。
也就是说，在芯绝缘层110中，在由上述化学式表示的聚酰亚胺树脂中可以分散有填料。
填料可以包括具有球状或棒状的AlO3或SiO2。
芯绝缘层110的厚度可以在15μm至200μm的范围内，优选地，在100μm至150μm的范围内。
接下来，如图4所示，在芯绝缘层110中形成通孔111。
可以通过使用激光器来形成通孔111，并且该激光器可以包括CO2激光器或UV-YAG激光器。另外，可以通过使用钻头或冲头的物理方案来形成通孔111。
在这种情况下，如图4所示，通孔111的截面积可以向上增加。可替代地，通孔111可以形成为对称结构使得通孔111的截面积从通孔111的中心部分逐渐增加。
此后，如图5所示，在芯绝缘层110中形成第一电路图案凹槽121。
可以通过使用UV-YAG激光器或受激准分子激光器(excimer laser)来形成第一电路图案凹槽121。在这种情况下，可以在通孔111的顶表面上形成延伸部。
受激准分子激光器分为193nm(ArF)、248nm(KrF)和308nm(XeCl)激光器，并且由于波长的特性，受激准分子激光器采用石英掩模。
UV-YAG激光器最优选使用355mm的波长。因为UV-YAG激光器的波长波段接近可见光波段，所以UV-YAG激光器可以采用玻璃掩模。
接下来，如图6所示，形成镀覆层128以覆盖通孔111和第一电路图案凹槽121。
通过执行去污过程来从芯绝缘层110的表面去除污迹。
换句话说，在使芯绝缘层110凸出之后，通过使用高锰酸钾来去除凸出的绝缘层，并且执行用于中和(neutralize)芯绝缘层110的表面的湿法蚀刻过程以去除污迹。
可以通过去污过程来在芯绝缘层110的表面上设置粗糙结构。
可以通过化学镀方案在芯绝缘层110上形成籽层122。
化学镀方案可以按以下顺序执行：脱脂过程、软蚀刻过程、预催化过程、催化处理过程、加速过程、化学镀过程和抗氧化处理过程。另外，可以通过使用等离子的溅射金属颗粒来形成籽层122。
籽层122包括含Cu、Ni、Pd或Cr的合金。
接下来，使用籽层122作为晶种来对导电材料执行电镀过程，由此形成图7中的镀覆层120。
可以通过根据镀覆区域控制电流的同时执行电镀过程来形成镀覆层120。
镀覆层120可以包括表现出高电导率的Cu。
在这种情况下，为了使通孔111的凹陷(dimple)最小化而执行过镀覆(over-plating)过程，使得从芯绝缘层110的顶表面开始的镀覆层120的高度为约15μm。
然后，如图8所示，从芯绝缘层110处去除镀覆层120。
去除镀覆层120的方案包括：化学蚀刻方案、物理抛光方案和化学机械抛光(CMP)方案，并且应用上述方案中的至少两个。
接下来，如图9所示，在芯绝缘层110上形成第一绝缘层130以覆盖第一电路图案125。
第一绝缘层130可以包括环氧树脂，但是不包括附加的玻璃纤维。第一绝缘层130可以具有比芯绝缘层110的厚度薄的厚度。
在如图10所示的在第一绝缘层130中形成通孔137后，如图11所示在第一绝缘层130中形成第二电路图案凹槽131。
形成通孔137过程可以与图4所示的过程相同，并且形成第一电路图案凹槽121的过程可以与图5所示的过程相同。
同时，当形成第二电路图案凹槽131时，因为第一绝缘层130不包括玻璃纤维，所以通孔137可以与第二电路图案凹槽131一起形成。
接下来，如图12和图13所示，通过执行镀覆过程来形成镀覆层136。
在形成镀覆层136的过程中，在形成籽层132之后，可以执行与形成第一电路图案125的镀覆层120的过程相似的电镀过程。
接下来，通过对过镀覆的镀覆层136进行蚀刻来形成图14中的第二电路图案135。
此后，如图15所示，形成第二绝缘层140和第三电路图案140。
可以通过重复形成第一绝缘层130和第二电路图案135的过程来执行形成第二绝缘层140和第三电路图案145的过程。
接下来，如图16所示，露出与通路126连接的最上层的延伸部，并且形成阻焊层150以覆盖第三电路图案145。
阻焊层150用作保护层。在实施阻焊层的方案或层压具有膜形式的干膜(dry film)之后，通过执行曝光和显影过程来形成阻焊层150。
通过阻焊层150而露出的延伸部可以用作焊盘。
接下来，如图15所示，为了防止焊盘被氧化，通过OSP(有机可焊性保护层)过程或者使用金(Au)或锡(Sn)的化学镀过程来形成表面处理层161。
最后，钎料160通过SOP(焊盘上钎料)附接至焊盘以安装装置。
在这种情况下，可以通过丝网印刷和热处理焊膏、去除焊剂(removingflux)以及对得到的结构进行压缩(compressing the result structure)而执行对焊膏的回流过程来执行钎焊过程。
如上所描述的，因为芯绝缘层110的元件包括各向同性的聚酰亚胺而不具有玻璃纤维，所以基板可以形成为在保持刚性的同时具有薄的厚度。
另外，因为不包括玻璃纤维，所以可以通过埋置方案来形成第一电路图案125，使得基板的厚度可以减小。
此外，可以通过形成具有薄的厚度的绝缘层来使印刷电路板110总体上小型化。
在下文中，将参考图19描述第二实施方案。
参考图19，根据第二实施方案的印刷电路板100A包括：芯绝缘层110；形成在芯绝缘层110的上部或下部处的第一电路图案125、第二电路图案135和第三电路图案145；以及埋置第二电路图案135和第三电路图案145的第一绝缘层130和第二绝缘层140。
芯绝缘层110可以包括不具有玻璃纤维的树脂基板。芯绝缘层110可以包括具有刚性的材料，优选地，满足下述化学式的聚酰亚胺膜。
[化学式3]
在化学式3中，n为正整数。
也就是说，在芯绝缘层110中，在由上述化学式表示的聚酰亚胺树脂中可以分散有填料。
填料可以包括具有球状或棒状的AlO3或SiO2。
芯绝缘层110的厚度可以在15μm至200μm的范围内，优选地，在100μm至150μm的范围内。
芯绝缘层110可以包括形成为穿过芯绝缘层110的通孔111。
如图2所示，通孔111可以具有截面积向上增加的形状。可替代地，通孔111可以具有围绕中心区域的对称结构，但是实施方案不限于此。
可以通过填充通孔111而形成导电通路126，并且导电通路126可以包括金属材料，例如包含Al、Cu、Ag、Pt、Ni或Pd中至少之一的合金。
可以在芯绝缘层110的上部或下部中形成第一电路图案凹槽121。第一电路图案125填充在第一电路图案凹槽121中并且用作基础电路图案。
第一电路图案125可以包括表现出高电导率和低电阻的材料，即，可以包括金属材料例如包含Al、Cu、Ag、Pt、Ni或Pd中至少之一的合金。
在这种情况下，第一电路图案125可以形成为单个层。可替代地，第一电路图案125可以形成为多个层。如果第一电路图案125通过镀覆过程来形成，则电镀层可以形成在籽层上。
同时，可以在芯绝缘层110的上部或下部处形成第一绝缘层130和第二绝缘层140。
如图2所示，第一绝缘层130和第二绝缘层140具有两层结构。形成在芯绝缘层110上的绝缘层可以为第一绝缘层130，并且可以在第一绝缘层130上形成第二绝缘层140。
第一绝缘层130和第二绝缘层140可以包括不具有玻璃纤维的绝缘层，优选地，可以包括包含环氧树脂的树脂材料。
第一绝缘层130和第二绝缘层140可以包括相同的材料，并且可以具有比芯绝缘层110的厚度厚的厚度。
第一绝缘层130和第二绝缘层140在其表面中分别设置有第二电路图案凹槽131和第三电路图案凹槽141以形成电路图案。
第二电路图案凹槽131和第三电路图案凹槽141可以具有与第一电路凹槽121的深度相同的深度，并且下绝缘层未通过第二电路图案凹槽131和第三电路图案凹槽141露出。
第二电路图案135和第三电路图案145通过填充第二电路图案凹槽131和第三电路图案凹槽141而形成。
第二电路图案135和第三电路图案145可以具有与第一电路图案125的厚度相同的厚度，并且可以包括与通路126连接的通路138和通路148。
还可以形成阻焊层150以覆盖最上部电路图案145。
阻焊层150露出在最上部电路图案145中连接通路148的延伸部以形成焊盘。
通过阻焊层150而露出的焊盘还可以包括表面处理层161。表面处理层161可以通过镀覆过程或OSP(有机可焊性保护层)过程而形成。
可以在焊盘上形成凸起170。
凸起170可以包括包含Cu的合金，并且可以使用阻焊层150作为掩模通过电镀方案来形成。
凸起170可以具有比阻焊层150的开口的面积小的面积。
下文中，将参考图20至图36描述第三实施方案。
参考图20，根据第三实施方案的印刷电路板100B包括：芯绝缘层110；形成在芯绝缘层110的上部或下部处的第一电路图案125、第二电路图案135和第三电路图案145；以及埋置第二电路图案135和第三电路图案145的第一绝缘层130和第二绝缘层140。
芯绝缘层110可以包括不具有玻璃纤维的树脂基板。芯绝缘层110可以包括具有刚性的材料，优选地，满足下述化学式的聚酰亚胺膜。
[化学式4]
在化学式4中，n为正整数。
也就是说，在芯绝缘层110中，在由上述化学式表示的聚酰亚胺树脂中可以分散有填料。
填料可以包括具有球状或棒状的AlO3或SiO2。
芯绝缘层110的厚度可以在15μm至200μm的范围内，优选地，在100μm至150μm的范围内。
芯绝缘层110可以包括形成为穿过芯绝缘层110的通孔111。
如图2所示，通孔111可以具有向上增加的截面积的形状。可替代地，通孔111可以具有围绕中心区域的对称结构，但是实施方案不限于此。
可以通过填充通孔111而形成导电通路126，并且导电通路126可以包括金属材料，例如包含Al、Cu、Ag、Pt、Ni或Pd中至少之一的合金。
可以在芯绝缘层110的上部或下部中形成第一电路图案凹槽121。第一电路图案125填充在第一电路图案凹槽121中同时用作基础电路图案。
第一电路图案125可以包括表现出高电导率和低电阻的材料，即，可以包括金属材料例如包含Al、Cu、Ag、Pt、Ni或Pd中至少之一的合金。
在这种情况下，第一电路图案125可以形成为单个层。可替代地，第一电路图案125可以形成为多个层。如果第一电路图案125通过镀覆过程来形成，则电镀层可以形成在籽层上。
同时，在芯绝缘层110的上部或下部处形成多个绝缘层I1和I2。
如图20所示，绝缘层I1和绝缘层I2可以具有两层结构。形成在芯绝缘层110上的绝缘层可以为第一绝缘层I1，并且可以在第一绝缘层I1上形成第二绝缘层I2。
绝缘层I1和绝缘层I2可以具有多层结构。
换言之，第一绝缘层I1和第二绝缘层I2的下层130和下层140可以包括含玻璃纤维的绝缘层，玻璃纤维可以包含在树脂材料中，并且在树脂材料中可以分散有填料。
在这种情况下，第一绝缘层I1和第二绝缘层I2具有比芯绝缘层110的厚度薄的厚度。
第二电路图案135和第三电路图案145形成在第一绝缘层I1和第二绝缘层I2的下层130和下层140上。
第一绝缘层I1和第二绝缘层I2分别包括形成在下层130和下层140上的第一图案绝缘层133和第二图案绝缘层143以包围第二电路图案135和第三电路图案145。
与下层130和下层140不同，第一图案绝缘层133和第二图案绝缘层143可以包括不具有玻璃纤维的树脂材料，并且在树脂材料中可以分散有填料。第一图案绝缘层133和第二图案绝缘层143可以形成为ABF(干膜式增层膜，Ajinomoto build up film)的形式，但是实施方案不限于此。
第一绝缘层133和第二绝缘层143分别在其表面中设置有第二电路图案凹槽131和第三电路图案凹槽141以形成电路图案。
第二电路图案凹槽131和第三电路图案凹槽141可以具有与第一电路凹槽121的深度相同的深度，并且下绝缘层130和下绝缘层140未通过第二电路图案凹槽131和第三电路图案凹槽141露出。
第二电路图案135和第三电路图案145通过填充第二电路图案凹槽131和第三电路图案凹槽141而形成。
第二电路图案135和第三电路图案145可以具有与第一电路图案125的厚度相同的厚度，并且可以包括与通路126连接的通路138和通路148。
图20示出了包括具有总计六层结构的电路图案的印刷电路板，其中芯绝缘层110的上部和下部各自形成为三层，但是实施方案不限于此。
还可以形成阻焊层150以覆盖最上部电路图案145。
阻焊层150露出在最上部电路图案145中连接通路148的延伸部以形成焊盘。
通过阻焊层150而露出的焊盘还可以包括表面处理层161。表面处理层161可以通过镀覆过程或OSP(有机可焊性保护层)过程而形成。
钎料球160附接至焊盘上以促进与外部装置的电接触。
如图2所示，在钎料球160与阻焊层150隔开的情况下，钎料球160可以附接到焊盘上。
下文中，将参考图21至图36来描述图20的印刷电路板100B。
首先，如图21所示，制备芯绝缘层110。
芯绝缘层110可以包括不具有玻璃纤维的树脂基板。芯绝缘层110可以包括具有刚性的材料，优选地，满足下述化学式的聚酰亚胺膜。
[化学式5]
在化学式5中，n为正整数。
也就是说，在芯绝缘层110中，在由上述化学式表示的聚酰亚胺树脂中可以分散有填料。
填料可以包括具有球状或棒状的AlO3或SiO2。
芯绝缘层110的厚度可以在15μm至200μm的范围内，优选地，在100μm至150μm的范围内。
接下来，如图22所示，在芯绝缘层110中形成通孔111。
可以通过使用激光器来形成通孔111，并且该激光器可以包括CO2激光器或UV-YAG激光器。另外，可以通过使用钻头或冲头的物理方案来形成通孔111。
在这种情况下，如图22所示，通孔111的截面积可以向上增加。可替代地，通孔111可以形成为对称结构使得通孔111的截面积从通孔111的中心部分逐渐增加。
此后，如图23所示，在芯绝缘层110中形成第一电路图案凹槽121。
可以通过使用UV-YAG激光器或受激准分子激光器来形成第一电路图案凹槽121。在这种情况下，可以在通孔111的顶表面上形成延伸部。
受激准分子激光器分为193nm(ArF)、248nm(KrF)和308nm(XeCl)激光器，并且由于波长的特性，受激准分子激光器采用石英掩模。
UV-YAG激光器最优选使用355mm的波长。因为UV-YAG激光器的波长波段接近可见光波段，所以UV-YAG激光器可以采用玻璃掩模。
接下来，如图25所示，形成镀覆层120以覆盖通孔111和第一电路图案凹槽121。
通过执行去污过程来从芯绝缘层110的表面去除污迹。
换句话说，在使芯绝缘层110凸出之后，通过使用高锰酸钾来去除凸出的绝缘层，并且执行用于中和(neutralize)芯绝缘层110的表面的湿法蚀刻过程以去除污迹。
可以通过去污过程来在芯绝缘层110的表面上设置粗糙结构。
可以通过化学镀方案在芯绝缘层110上形成图24的籽层122。
化学镀方案可以按以下顺序执行：脱脂过程、软蚀刻过程、预催化过程、催化处理过程、加速过程、化学镀过程和抗氧化处理过程。另外，可以通过使用等离子溅射金属颗粒来形成籽层122。
籽层122包括包含Cu、Ni、Pd或Cr的合金。
接下来，使用籽层122作为晶种来对导电材料执行电镀过程，由此形成图25中的镀覆层120。
可以通过根据镀覆区域控制电流的同时执行电镀过程来形成镀覆层120。
镀覆层120可以包括表现出高电导率的Cu。
在这种情况下，为了使通孔111的凹陷最小化而执行过镀覆过程，使得从芯绝缘层110的顶表面开始的镀覆层120的高度为约15μm。
然后，如图26所示，从第一绝缘层130处去除镀覆层120。
去除镀覆层120的方案包括：化学蚀刻方案、物理抛光方案和化学机械抛光(CMP)方案，并且应用上述方案中的至少两个。
接下来，如图27所示，构成第一绝缘层I1的下层130和第一图案绝缘层133形成在芯绝缘层110上以覆盖第一电路图案125。
下层130包括包括玻璃纤维的绝缘层，并且第一图案绝缘层133可以包括环氧树脂，但不包括附加的玻璃纤维。下层130可以具有比芯绝缘层110的厚度薄的厚度。
在这种情况下，第一绝缘层I1可以形成为单个层。如果第一绝缘层11形成为单个层，则由树脂形成的区域必须确保电路图案可以在玻璃纤维顶部(peak)形成的程度。
第一绝缘层I1可以与铜箔层层压在一起。如果第一绝缘层I1与铜箔层层压在一起，则铜箔层在随后的通孔过程后被去除。
通过向图案绝缘层133上辐照激光来形成图29中的第二电路图案凹槽131。
在形成第二电路图案凹槽131时，在形成穿过第一绝缘层I1的通孔137之后，因为图案绝缘层133不包括玻璃纤维，所以通路126的延伸部分可以是开放的。
接下来，如图31所示，通过执行镀覆过程来形成镀覆层136。
在形成镀覆层136的过程中，在形成图10中的籽层132后，可以执行与形成第一电路图案125的镀覆层120的过程相似的过镀覆过程。
接下来，形成图32中的第二电路图案135。
此后，如图33所示，形成第二绝缘层I2和第三电路图案145。
可以通过重复形成第一绝缘层I1和第二电路图案135的过程来执行形成第二绝缘层I2和第三电路图案145的过程。
接下来，如图34所示，露出与通路126连接的最上层的延伸部，并且形成阻焊层150以覆盖第三电路图案145。
接下来，如图35所示，为了防止焊盘被氧化，通过OSP(有机可焊性保护层)过程或者使用金(Au)或锡(Sn)的化学镀过程来形成表面处理层161。
最后，钎料160通过SOP(焊盘上钎料)附接至焊盘以安装装置。
在这种情况下，可以通过丝网印刷和热处理焊膏、去除焊剂以及对得到的结构进行压缩而执行对焊膏的回流过程来执行钎焊过程。
如上所描述的，因为芯绝缘层110的元件包括各向同性的聚酰亚胺而不具有玻璃纤维，所以基板可以形成为在保持刚性的同时具有薄的厚度。
另外，因为不包括玻璃纤维，所以可以通过埋置方案来形成第一电路图案125，使得基板的厚度可以减小。
此外，可以通过形成具有薄的厚度的绝缘层来使印刷电路板110总体上小型化。
下文中，将参考图37描述第四实施方案。
参考图37，根据第四实施方案的印刷电路板100C包括：芯绝缘层110；形成在芯绝缘层110的上部或下部处的第一电路图案125、第二电路图案135和第三电路图案145；以及埋置第二电路图案135和第三电路图案145的第一绝缘层130和第二绝缘层140。
芯绝缘层110可以包括不具有玻璃纤维的树脂基板。芯绝缘层110可以包括具有刚性的材料，优选地，满足下述化学式的聚酰亚胺膜。
换言之，在芯绝缘层110中，在聚酰亚胺树脂中可以分散有填料。
填料可以包括具有球状或棒状的AlO3或SiO2。
芯绝缘层110的厚度可以在15μm至200μm的范围内，优选地，在100μm至150μm的范围内。
芯绝缘层110可以包括形成为穿过芯绝缘层110的通孔111。
如图37所示，通孔111可以具有截面积向上增加的形状。可替代地，通孔111可以具有围绕中心区域的对称结构，但是实施方案不限于此。
可以通过填充通孔111而形成导电通路126，并且导电通路126可以包括金属材料，例如包含Al、Cu、Ag、Pt、Ni或Pd中至少之一的合金。
可以在芯绝缘层110的上部或下部中形成第一电路图案凹槽121。第一电路图案125填充在第一电路图案凹槽121中同时用作基础电路图案。
第一电路图案125可以包括表现出高电导率和低电阻的材料，即，可以包括金属材料例如包含Al、Cu、Ag、Pt、Ni或Pd中至少之一的合金。
在这种情况下，第一电路图案125可以形成为单个层。可替代地，第一电路图案125可以形成为多个层。如果第一电路图案125通过镀覆过程来形成，则电镀层可以形成在籽层上。
同时，在芯绝缘层110的上部或下部处形成多个绝缘层I1和I2。
如图37所示，绝缘层I1和绝缘层I2可以具有两层结构。在芯绝缘层110上形成的绝缘层可以为第一绝缘层I1，并且可以在第一绝缘层I1上形成第二绝缘层I2。
绝缘层I1和绝缘层I2可以具有多层结构。
换言之，第一绝缘层I1和第二绝缘层I2的下层130和下层140可以包括包含玻璃纤维的绝缘层，玻璃纤维可以包含在树脂材料中，并且在树脂材料中可以分散有填料。
在这种情况下，第一绝缘层I1和第二绝缘层I2具有比芯绝缘层110的厚度薄的厚度。
第二电路图案135和第三电路图案145形成在第一绝缘层I1和第二绝缘层I2的下层130和下层140上。
第一绝缘层I1和第二绝缘层I2分别包括形成在下层130和下层140上的第一图案绝缘层133和第二图案绝缘层143以包围第二电路图案135和第三电路图案145。
与下层130和下层140不同，第一图案绝缘层133和第二图案绝缘层143可以包括不具有玻璃纤维的树脂材料，并且在树脂材料中可以分散有填料。第一图案绝缘层133和第二图案绝缘层143可以形成为ABF(干膜式增层膜)的形式，但是实施方案不限于此。
第一绝缘层133和第二绝缘层143分别在其表面中设置有第二电路图案凹槽131和第三电路图案凹槽141以形成电路图案。
第二电路图案凹槽131和第三电路图案凹槽141可以具有与第一电路凹槽121的深度相同的深度，并且下绝缘层130和下绝缘层140未通过第二电路图案凹槽131和第三电路图案凹槽141露出。
第二电路图案135和第三电路图案145通过填充第二电路图案凹槽131和第三电路图案凹槽141而形成。
第二电路图案135和第三电路图案145可以具有与第一电路图案125的厚度相同的厚度，并且可以包括与通路126连接的通路138和通路148。
图37示出了包括具有总计六层结构的电路图案的印刷电路板，其中芯绝缘层110的上部和下部中各自形成为三层，但是实施方案不限于此。
还可以形成阻焊层150以覆盖最上部电路图案145。
阻焊层150露出在最上部电路图案145中连接通路148的延伸部以形成焊盘。
通过阻焊层150而露出的焊盘还可以包括表面处理层161。表面处理层161可以通过镀覆过程或OSP(有机可焊性保护层)过程而形成。
可以在焊盘上形成凸起170。
凸起170可以包括包含Cu的合金，并且可以使用阻焊层150作为掩模通过电镀方案来形成。
凸起170可以具有比阻焊层150的开口的面积小的面积。
虽然为了说明的目的描述了优选的实施方案，但是本领域的普通技术人员可以理解在不脱离在所附权利要求中所公开的本发明的范围和精神的情况下可以进行各种修改、附加和替换。

Claims (18)

1.一种印刷电路板，包括：
芯绝缘层，其包括各向同性树脂；
第一电路图案，其填充在所述芯绝缘层的上部或下部处的电路图案凹槽中；
第一绝缘层，所述第一绝缘层在其顶表面中设置有电路图案凹槽并且所述第一绝缘层覆盖所述第一电路图案；以及
第二电路图案，其填充所述第一绝缘层的所述电路图案凹槽。
2.根据权利要求1所述的印刷电路板，其中所述第一绝缘层包括其中分散有填料的树脂材料。
3.根据权利要求1所述的印刷电路板，其中所述第一绝缘层比所述芯绝缘层薄。
4.根据权利要求3所述的印刷电路板，其中所述芯绝缘层包括聚酰亚胺树脂。
5.根据权利要求4所述的印刷电路板，其中构成所述芯绝缘层的聚酰亚胺树脂不同于构成所述第一绝缘层的树脂。
6.根据权利要求5所述的印刷电路板，还包括形成为穿过所述芯绝缘层的通路。
7.根据权利要求1所述的印刷电路板，其中所述芯绝缘层的厚度在100μm至150μm的范围内。
8.根据权利要求1所述的印刷电路板，其中所述第一绝缘层包括：
下绝缘层，其覆盖所述第一电路图案并且包括玻璃纤维；以及
所述下绝缘层上的图案绝缘层，其包围所述第二电路图案。
9.根据权利要求8所述的印刷电路板，其中所述图案绝缘层包括其中分散有填料的树脂材料。
10.根据权利要求9所述的印刷电路板，其中，形成有所述第二电路图案的所述电路图案凹槽形成在所述图案绝缘层中。
11.一种制造印刷电路板的方法，所述方法包括：
在包括各向同性树脂的芯绝缘层的上部或下部中形成第一电路图案凹槽；
通过借助镀覆过程填充所述第一电路图案凹槽来形成镀覆层以覆盖所述芯绝缘层的顶表面；
通过去除所述镀覆层直至露出所述芯绝缘层来形成第一电路图案；
形成第一绝缘层以覆盖第一埋置图案；以及
形成埋置在所述第一绝缘层中的第二电路图案。
12.根据权利要求11所述的方法，其中形成所述第一电路图案凹槽包括通过使用激光器来形成所述第一电路图案凹槽。
13.根据权利要求11所述的方法，其中形成所述第一电路图案凹槽包括形成穿过所述芯绝缘层的通孔。
14.根据权利要求11所述的方法，其中所述芯绝缘层包括其中分散有填料的聚酰亚胺树脂。
15.根据权利要求11所述的方法，其中所述第一绝缘层比所述芯绝缘层薄。
16.根据权利要求11所述的方法，其中形成所述第一绝缘层包括：
形成覆盖所述第一电路图案并且包括玻璃纤维的下绝缘层；以及
在所述下绝缘层上形成不含玻璃纤维的图案绝缘层。
17.根据权利要求16所述的方法，其中所述图案绝缘层包括与构成所述芯绝缘层的材料不同的材料。
18.根据权利要求17所述的方法，其中形成所述第二电路图案包括：
在所述图案绝缘层中形成第二电路图案凹槽；
形成镀覆层以填充所述第二电路图案凹槽；以及
通过蚀刻所述镀覆层来形成所述第二电路图案。
CN201380051846.1A 2012-10-04 2013-10-04 印刷电路板及其制造方法 Active CN104718802B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2012-0109926 2012-10-04
KR1020120109926A KR101987374B1 (ko) 2012-10-04 2012-10-04 인쇄회로기판 및 그의 제조 방법
PCT/KR2013/008910 WO2014054921A1 (en) 2012-10-04 2013-10-04 The printed circuit board and the method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN104718802A true CN104718802A (zh) 2015-06-17
CN104718802B CN104718802B (zh) 2018-02-23

Family

ID=50435201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380051846.1A Active CN104718802B (zh) 2012-10-04 2013-10-04 印刷电路板及其制造方法

Country Status (6)

Country Link
US (1) US9888569B2 (zh)
EP (1) EP2904884B1 (zh)
KR (1) KR101987374B1 (zh)
CN (1) CN104718802B (zh)
TW (1) TWI621377B (zh)
WO (1) WO2014054921A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110999552A (zh) * 2017-07-28 2020-04-10 Lg伊诺特有限公司 印刷电路板
CN111901986A (zh) * 2020-08-17 2020-11-06 龙岩金时裕电子有限公司 一种高密度互连pcb板制造方法
CN114128409A (zh) * 2019-07-15 2022-03-01 Lg 伊诺特有限公司 印刷电路板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9791470B2 (en) * 2013-12-27 2017-10-17 Intel Corporation Magnet placement for integrated sensor packages
JP2016021534A (ja) * 2014-07-15 2016-02-04 イビデン株式会社 プリント配線板およびその製造方法
JP2016021535A (ja) * 2014-07-15 2016-02-04 イビデン株式会社 プリント配線板およびその製造方法
JP2016066705A (ja) * 2014-09-25 2016-04-28 イビデン株式会社 プリント配線板およびその製造方法
JP2018163918A (ja) * 2017-03-24 2018-10-18 新光電気工業株式会社 配線基板及びその製造方法
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR20230044682A (ko) 2021-09-27 2023-04-04 삼성전기주식회사 인쇄회로기판
KR20230075580A (ko) * 2021-11-23 2023-05-31 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111174A (ja) * 2000-09-27 2002-04-12 Nitto Denko Corp 配線回路基板の製造方法
US20020066672A1 (en) * 2000-12-01 2002-06-06 Takahiro Iijima Process for manufacturing a wiring board
US20080041621A1 (en) * 2006-02-15 2008-02-21 Phoenix Precision Technology Corporation Circuit board structure and method for fabricating the same
CN101170879A (zh) * 2006-10-23 2008-04-30 富士胶片株式会社 多层线路板及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429392A (ja) * 1990-05-24 1992-01-31 Hitachi Chem Co Ltd 印刷配線板の製造方法
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
JP2006049536A (ja) 2004-08-04 2006-02-16 Sohki:Kk 多層回路基板
TWI384925B (zh) * 2009-03-17 2013-02-01 Advanced Semiconductor Eng 內埋式線路基板之結構及其製造方法
KR20100109698A (ko) 2009-04-01 2010-10-11 삼성전기주식회사 인쇄회로기판의 제조방법
KR101153680B1 (ko) 2009-09-18 2012-06-18 삼성전기주식회사 인쇄회로기판의 제조 방법
TWI392419B (zh) * 2009-10-29 2013-04-01 Unimicron Technology Corp 線路結構的製作方法
WO2013023101A1 (en) * 2011-08-10 2013-02-14 Cac, Inc. Multiple layer z-axis interconnect apparatus and method of use

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111174A (ja) * 2000-09-27 2002-04-12 Nitto Denko Corp 配線回路基板の製造方法
US20020066672A1 (en) * 2000-12-01 2002-06-06 Takahiro Iijima Process for manufacturing a wiring board
US20080041621A1 (en) * 2006-02-15 2008-02-21 Phoenix Precision Technology Corporation Circuit board structure and method for fabricating the same
CN101170879A (zh) * 2006-10-23 2008-04-30 富士胶片株式会社 多层线路板及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110999552A (zh) * 2017-07-28 2020-04-10 Lg伊诺特有限公司 印刷电路板
CN110999552B (zh) * 2017-07-28 2023-12-22 Lg伊诺特有限公司 印刷电路板
CN114128409A (zh) * 2019-07-15 2022-03-01 Lg 伊诺特有限公司 印刷电路板
CN111901986A (zh) * 2020-08-17 2020-11-06 龙岩金时裕电子有限公司 一种高密度互连pcb板制造方法

Also Published As

Publication number Publication date
KR101987374B1 (ko) 2019-06-11
US20150257262A1 (en) 2015-09-10
TW201424472A (zh) 2014-06-16
TWI621377B (zh) 2018-04-11
EP2904884B1 (en) 2023-08-09
CN104718802B (zh) 2018-02-23
EP2904884A1 (en) 2015-08-12
KR20140044034A (ko) 2014-04-14
WO2014054921A1 (en) 2014-04-10
EP2904884A4 (en) 2016-08-03
US9888569B2 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
CN104718802B (zh) 印刷电路板及其制造方法
CN105228341B (zh) 印刷电路板、封装基板及其制造方法
KR100595889B1 (ko) 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법
US7093356B2 (en) Method for producing wiring substrate
US8299368B2 (en) Interconnection element for electric circuits
US7790270B2 (en) Wiring board and semiconductor device
EP2592915B1 (en) Manufacturing method for laminated wiring board
EP1827067B1 (en) Method of forming a circuit substrate
KR20070059186A (ko) 상호접속 소자를 제조하는 구조와 방법, 및 이 상호접속소자를 포함하는 다층 배선 기판
CN103404244A (zh) 印刷电路板及其制造方法
CN104247584B (zh) 印刷电路板及其制造方法
TWI294760B (zh)
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2015198094A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
JP2006134914A (ja) 電子部品内蔵モジュール
JP2011216519A (ja) 配線基板の製造方法
JP2008124301A (ja) 半導体装置およびその製造方法
JP2005026470A (ja) 部品内蔵モジュールおよびその製造方法
JP2009267055A (ja) 実装構造体、配線基板、および配線基板の製造方法
TW200926377A (en) Aluminum oxide-based substrate and method for manufacturing the same
RU159892U1 (ru) Многослойная печатная плата
JP3777687B2 (ja) チップキャリア

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant