CN114128409A - 印刷电路板 - Google Patents
印刷电路板 Download PDFInfo
- Publication number
- CN114128409A CN114128409A CN202080051614.6A CN202080051614A CN114128409A CN 114128409 A CN114128409 A CN 114128409A CN 202080051614 A CN202080051614 A CN 202080051614A CN 114128409 A CN114128409 A CN 114128409A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- circuit pattern
- height
- disposed
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0209—Inorganic, non-metallic particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0212—Resin particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
Abstract
根据实施例的印刷电路板包括:第一绝缘层;第一电路图案,其设置在所述第一绝缘层的内部或在所述第一绝缘层的下表面上;第二电路图案,其设置在所述第一绝缘层的上表面上;以及第二绝缘层,其设置在所述第一绝缘层的上表面上并且围绕所述第二电路图案,其中所述第二电路图案和所述第二绝缘层被设置成在所述第一绝缘层的上表面上突出,并且所述第二电路图案的高度大于所述第二绝缘层的高度。
Description
技术领域
实施例涉及一种印刷电路板,并且更特别地,涉及一种具有埋置结构的印刷电路板及其制造方法,在所述埋置结构中,设置在最外层上的电路图案被埋置在绝缘层中。
背景技术
随着电子元件的小型化、重量减轻和集成化的加速,电路的线宽变得更小。特别地,随着半导体芯片的设计规则在纳米尺度上集成,其上安装半导体芯片的封装基板或印刷电路板的电路线宽被减小到几微米或更小。
为了提高印刷电路板的电路集成度,即,已经提出了各种方法以便使电路线宽小型化。为了防止在镀铜后形成图案的蚀刻步骤中的电路线宽的损失,已经提出了半加成工艺(SAP)方法和改进的半加成工艺(MSAP)。
此后,在本领域中已经使用了嵌入迹线基板(以下称为“ETS”)方法,其中铜箔被埋置在绝缘层中以实现更细化的电路图案。ETS方法通过将铜箔电路嵌入在绝缘层中而不是在绝缘层的表面上形成铜箔电路来制造。因此,不存在由于蚀刻而导致的电路损失,因此,细化(refine)电路节距(pitch)是有利的。
然而,包括精细电路图案(fine circuit pattern)的传统印刷电路板具有最外电路图案(outermost circuit pattern)突出到绝缘层上方的结构,因此存在最外电路图案容易坍塌的问题。
发明内容
[技术问题]
实施例提供一种具有新颖结构的印刷电路板及其制造方法。
另外,实施例提供了一种能够通过使最外电路图案也具有嵌入在绝缘层中的结构来改善可靠性的印刷电路板及其制造方法。
实施例所要解决的技术问题不限于上述技术问题,并且本发明所属领域的普通技术人员将从以下描述中清楚地理解未提及的另一技术问题。
[技术方案]
根据实施例的印刷电路板包括:第一绝缘层;第一电路图案,其设置在第一绝缘层的下表面上或在第一绝缘层的内部;第二电路图案,其设置在第一绝缘层的上表面上;以及第二绝缘层,其设置在第一绝缘层的上表面上并且围绕第二电路图案;其中第二电路图案是最外电路图案,其中第二电路图案和第二绝缘层被设置成在第一绝缘层的第二表面上突出,以及其中第二电路图案的高度大于第二绝缘层的高度。
另外,第二绝缘层包括树脂和设置在树脂中的无机填料。
另外,无机填料的一部分暴露于第二绝缘层的上表面。
另外,第二绝缘层的无机填料的一部分被设置在第二电路图案的上表面上。
另外,第二电路图案的下表面与第二绝缘层的下表面被定位在同一平面上。
另外,第二电路图案的高度大于第二绝缘层的高度。
另外,第二绝缘层的高度在第二电路图案的高度的20%至99%的范围内。
另外,第二电路图案包括:第一部分,其设置在第一绝缘层的第二表面上并且具有与第二绝缘层接触的侧表面;以及第二部分,其设置在第一部分上并且在第二绝缘层的上表面上突出,以及其中第二部分的宽度从下部到上部减少。
另一方面,根据实施例的印刷电路板包括:第一绝缘层;第一电路图案,其设置在第一绝缘层的第一表面上;第二电路图案,其设置在第一绝缘层的上表面上;以及第二绝缘层,其设置在第一绝缘层的上表面上并且围绕第二电路图案,其中第二绝缘层包括树脂和设置在树脂中的无机填料,以及其中无机填料的至少一部分暴露于第二绝缘层的上表面。
另外,第二绝缘层的无机填料的至少一部分被设置在第二电路图案的上表面上。
另外,第二电路图案和第二绝缘层被设置成在第一绝缘层的第二表面上突出,以及其中第二电路图案的高度大于第二绝缘层的高度。
另外,第二绝缘层的高度在第二电路图案的高度的20%至99%的范围内。
另外,第二电路图案包括:第一部分,其设置在第一绝缘层的第二表面上并且具有与第二绝缘层接触的侧表面;以及第二部分,其设置在第一部分上并且在第二绝缘层的上表面上突出,以及其中第二部分的宽度从下部到上部减小。
另外,第二电路图案是精细图案,其中第二电路图案的宽度具有6μm至15μm的范围,以及其中第二电路图案之间的空间具有8μm至15μm的范围。
另一方面,根据本实施例的印刷电路板的制造方法包括:制备电路板,该电路板包括第一绝缘层、埋置在第一绝缘层下面的第一电路图案和设置在第一绝缘层的上表面上并且在第一绝缘层的上表面上突出的第二电路图案;在第一绝缘层的上表面和第二电路图案的上表面上设置第二绝缘层;以及去除第二绝缘层的一部分以暴露第二电路图案的上表面;其中第二绝缘层包括树脂和设置在树脂中的无机填料,并且无机填料的至少一部分根据去除第二绝缘层的一部分而通过第二绝缘层的上表面暴露。
另外,第二绝缘层的无机填料的至少一部分保留在第二电路图案的上表面上。
另外,执行第二绝缘层的一部分的去除,使得第二绝缘层的高度具有第二电路图案的高度的20%至99%的范围。
另外,第二电路图案包括:第一部分,其设置在第一绝缘层的第二表面上并且具有与第二绝缘层接触的侧表面;以及第二部分,其设置在第一部分上并且在第二绝缘层的上表面上突出,以及其中第二部分的宽度从下部到上部减小。
[有益效果]
根据本发明的实施例,在设置在第一绝缘层上并且在第一绝缘层的表面上突出的第二电路图案中,支撑第二电路图案的一侧的第二绝缘层被形成在第一绝缘层上。据此,可以解决诸如通过第二电路图案的小型化而使突出的第二电路图案坍塌或摩擦等问题,并因此能够改善产品可靠性。
另外,根据本发明的实施例,在形成第二绝缘层中,第二绝缘层的上表面被定位成低于第二电路图案的上表面。即,在本实施例中,第二绝缘层的高度低于第二电路图案的高度。因此,可以解决通过在第二电路图案的表面上保留第二绝缘层而减小第二电路图案的表面的暴露面积的问题,并因此可以解决减小组件安装面积的问题。
此外,在该实施例中,在形成第二绝缘层之后,蚀刻第二绝缘层,使得第二绝缘层的上表面被定位成低于第二电路图案的上表面。在这种情况下,无机填料存在于第二绝缘层中。另外,无机填料可以通过蚀刻第二绝缘层而从最终产品中的第二绝缘层的表面突出。据此,通过无机填料的突起可以增加第二绝缘层的表面面积或第二绝缘层的表面粗糙度,并因此可以改善对第二绝缘层上设置的诸如阻焊剂的保护层的粘附性。
附图说明
图1是示出根据比较例的印刷电路板的视图。
图2是示出根据实施例的印刷电路板的视图。
图3是图2的区域B的放大图。
图4a是示出根据比较例的印刷电路板的视图。
图4b是参考用于解释根据第二绝缘层的高度而发生的问题的视图。
图4c是示出根据本实施例的印刷电路板的视图。
图5是示出根据实施例的第二电路图案的形状改变的视图。
图6是用于解释根据第二绝缘层的高度而发生的问题的视图。
图7a是示出通过喷砂处理形成的印刷电路板的表面的视图。
图7b是示出通过等离子体形成的印刷电路板的表面的视图。
图8至图10是用于解释按照工艺顺序制造根据示例性实施例的印刷电路板的方法的视图。
具体实施方式
以下,将参照附图详细描述本说明书中公开的实施例,但是无论附图标记如何,相同或相似的元件由相同的附图标记表示,并且将省略对其的冗余描述。仅考虑到易于撰写说明书,以下描述中使用的组件的后缀“模块”和“部分”被给出或互换使用,并且不具有通过它们自身彼此区分的含义或作用。另外,在描述本说明书中公开的实施例时,如果确定相关已知技术的详细描述可能使本说明书中公开的实施例的主题模糊,则将省略其详细描述。另外,附图仅用于使本说明书中公开的实施例更容易理解,并且本说明书中公开的技术思想不受附图限制,并且应当理解为包括本发明的精神和范围中包括的所有改变、等同物或替代物。
包括诸如第一和第二的序数的术语可以被用于描述各种元件,但元件不受术语限制。上述术语仅用于将一个组件与另一组件区分开。
当组件被称为“接触”或“连接”到另一组件时,它可以直接连接或连接到另一组件,但是其他组件可以存在于中间。另一方面,当组件被称为“直接接触”或“直接连接”到另一组件时,应理解,在中间不存在其他组件。
单数表达包括复数表达,除非上下文另有明确说明。
在本申请中,诸如“包括”或“具有”的术语旨在指定说明书中描述的特征、数量、步骤、动作、组件、部分或其组合的存在,而不是一个或多个其他特征。应当理解,元件或数字、步骤、动作、组件、部分或其组合的存在或添加事先不排除被排除的可能性。
在下文中,将参考附图详细描述本发明的示例性实施例。
图1是示出根据比较例的印刷电路板的视图。
参照图1,如(a)中所示,根据比较例的印刷电路板包括通过ETS方法制造的电路图案。
具体地,通过ETS方法制造的印刷电路板包括绝缘层10、第一电路图案20和第二电路图案30。
第一电路图案20埋置在绝缘层10中。
优选地,第一电路图案20埋置在绝缘层10的下部区域中,因此,第一电路图案20的表面与绝缘层10的下表面被设置在同一平面上。
第二电路图案30被设置在绝缘层10的上表面上。
第二电路图案30具有在绝缘层10的上表面上突出的结构。
同时,尽管在附图中示出了仅包括一个绝缘层10并且具有基于电路图案层的两层结构的印刷电路板,但是可以进一步增加印刷电路板的电路图案的层数。
然而,即使电路图案的层数增加,设置在最外面的第二电路图案30也具有在绝缘层10的表面上突出的结构。
同时,近年来,电路图案已经逐渐被细化。并且,在具有15μm/15μm或更小的宽度/间隔的精细电路图案的情况下,最外层必须通过ETS方法来实施。即,在其中最外层的电路图案具有15μm的宽度并且每个电路图案之间的间隔是15μm或更小的精细电路图案的情况下,仅当通过使用ETS方法形成电路图案时才能够形成稳定的精细电路图案。
如在比较例中,在最外层处设置的最外电路图案具有在绝缘层10的上表面上突出的结构,在这种情况下,突出的第二电路图案30可以具有15μm或更小的宽度。这里,当突出的第二电路图案30具有超过15μm的宽度时,其可以强有力地抵抗外部冲击。
然而,如图1的(b)所示,最外层的第二电路图案30的宽度随着电路图案被逐渐细化而减小,因此,当第二电路图案30具有在绝缘层10的上表面上突出的结构时,第二电路图案30由于外部冲击而容易坍塌。
即,如在比较例中,最外层的第二电路图案30具有非常精细图案形状,并因此出现容易坍塌或被小外部冲击清除的问题。
此外,随着近年来5G技术的发展,对能够反映这一点的印刷电路板的兴趣日益增加。此时,为了应用5G技术,印刷电路板必须具有高的多层结构,并因此电路图案应该被小型化。然而,在比较例中,可以形成精细图案,但是存在其不能被稳定地保护的问题。
因此,实施例提供一种能够解决最外面的精细图案的可靠性问题的新结构的印刷电路板及其控制方法。
图2是示出根据实施例的印刷电路板的视图,并且图3是图2的区域B的放大图。
图2和图3,印刷电路板100包括第一绝缘层110、第二绝缘层140、第一电路图案120和第二电路图案130。
在图2中,印刷电路板100具有以绝缘层10作为电路图案层的中心的两层结构,这仅是示例,并且电路图案的层数可以被进一步增加。
然而,图2中的第一电路图案120可以是设置在多个电路图案层之中的底部处的第一最外层,并且第二电路图案140可以是设置在多个电路图案的顶部处的第二最外层。
第一绝缘层110是其上形成能够改变布线的电路的基板,并且可以包括印刷电路板、布线板和由能够在表面上形成电路图案的绝缘材料制成的绝缘基板中的全部。
例如,第一绝缘层110可以是刚性的或柔性的。例如,第一绝缘层110可以包括玻璃或塑料。详细地,第一绝缘层110可以包括化学强化/半钢化玻璃,例如钠钙玻璃或铝硅酸盐玻璃,或者强化或柔性塑料,例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙二醇(PPG)、聚碳酸酯(PC)或蓝宝石。
另外,第一绝缘层110可以包括光致各向同性膜。例如,第一绝缘层110可以包括环烯烃共聚物(COC)、环烯烃聚合物(COP)、光致各向同性聚碳酸酯(PC)或光致各向同性聚甲基丙烯酸甲酯(PMMA)。
另外,第一绝缘层110可以在具有部分弯曲表面的同时被弯曲。即,第一绝缘层110可以在部分地具有平坦表面并且部分地具有弯曲表面的同时被弯曲。详细地,第一绝缘层110可以在具有弯曲端或包括随机曲率的表面的同时被弯曲,并且可以被弯曲或卷曲。
另外,第一绝缘层110可以是具有柔性特性的柔性基板。另外,第一绝缘层110可以是卷曲的或弯曲的基板。在这种情况下,第一绝缘层110表示基于作为布线图的电路设计连接电路组件的电布线,并且电导体可以被再现在绝缘材料上。另外,第一绝缘层110可以形成用于安装电气组件并将它们连接在电路中的布线,并且除了组件的电连接功能之外机械地固定组件。
电路图案可以被设置在第一绝缘层110的表面上。
优选地,第一电路图案120可以被设置在第一绝缘层110下面。另外,第二电路图案140可以被设置在第一绝缘层110上。
具体地,第一电路图案120可以被埋置在第一绝缘层110下面。
因此,第一电路图案120的下表面可以与第一绝缘层110的下表面被定位在同一平面上。
第二电路图案120可以设置在第一绝缘层110的上表面上。优选地,第二电路图案130可以被设置为具有在第一绝缘层110的上表面上突出的结构。
因此,第二电路图案130的下表面可以被设置为与第一绝缘层110的上表面直接接触。
第一电路图案120和第二电路图案130是传送电信号的线,并且可以由具有高导电性的金属材料形成。为此,第一电路图案120和第二电路图案130可以由从金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)之中选择的至少一种金属材料形成。另外,第一电路图案120和第二电路图案130可以由包含具有优异结合强度的金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的一种金属材料的膏或焊膏形成。优选地,第一电路图案120和第二电路图案130可以由具有高导电性和相对便宜的价格的铜(Cu)形成。
第一电路图案120和第二电路图案130可以通过加成工艺、减成工艺、改进的半加成工艺(MSAP)和作为典型印刷电路板制造工艺的半加成工艺(SAP)形成,并且在此将省略对其的详细描述。
第二绝缘层140可以设置在第一绝缘层110上。优选地,第二绝缘层140可以设置在第一绝缘层110上的第二电路图案130之间。即,第二电路图案130可以被设置为在第一绝缘层110上以预定间隔彼此隔开。另外,第二绝缘层140可以被设置为覆盖第一绝缘层110的上表面的其中没有设置第二电路图案130的区域。
因此,第二绝缘层140可以具有其中第二电路图案130直接接触的结构。
优选地,第二绝缘层140的侧表面可以直接接触第二电路图案130的侧表面。
即,第二绝缘层140可以是支撑绝缘层,其被设置为围绕第二电路图案130的外围并支撑第二电路图案130。
第二绝缘层140可以具有其中混合有树脂和填料的结构。即,第二绝缘层140可以是ABF、RCC或没有玻璃纤维的绝缘层。
在本实施例中,如上所述,在第一绝缘层110上形成围绕第二电路图案130的外围并与第二电路图案130的侧表面直接接触的第二绝缘层140。另外,可以通过第二绝缘层140支撑精细图案的第二电路图案130,从而稳定地保护第二电路图案130免受外部冲击。
此时,当第二电路图案130不是精细图案时,第二电路图案130可以强有力地抵抗外部冲击,并因此,第二绝缘层140可以不是必需的。然而,当第二电路图案130是精细图案时,存在由于外部冲击而容易坍塌的问题,并因此,可以使用第二绝缘层140稳定地支撑第二电路图案130。
因此,第二电路图案130的宽度可以在6μm至15μm的范围内。难以形成具有小于6μm的宽度的第二电路图案130,并且在第二电路图案130具有小于6μm的宽度的情况下,其太容易受到外部冲击,因此在可靠性方面可能存在问题。此外,第二电路图案130的宽度可以是15μm或更小。在这种情况下,第二电路图案130的宽度可以大于15μm。然而,当第二电路图案130大于15μm时,对第二绝缘层140的需求低,并且即使没有第二绝缘层140,第二电路图案130也不容易坍塌。
此外,第二电路图案130之间的间隔被设置为具有8μm至15μm的范围。
同时,如图3所示,第二绝缘层140的高度H2可以小于第二电路图案130的高度H1。即,第二绝缘层140的上表面可以被定位成低于第二电路图案130的上表面。另外,第二绝缘层140的下表面可以与第二电路图案130的下表面被定位成在同一平面上。
同时,第二绝缘层140的高度H2可以与第二电路图案130的高度H1相同。然而,当第二电路图案130的高度H1和第二绝缘层140的高度H2彼此相等时,第二绝缘层140的一部分可以保留在第二电路图案130上,并因此在第二电路图案130的功能中可能出现问题。这里,当第二电路图案130用作连接到器件(未示出)的焊盘时,功能问题可能意指与器件电连接的可靠性问题。因此,第二绝缘层140的高度H2低于第二电路图案130的高度H1,以解决如上所述的可靠性问题。
同时,当第二绝缘层140的高度H2太低时,不能稳定地支撑第二电路图案130。因此,第二绝缘层140的高度H2被设定为第二电路图案130的高度H1的20%或更大。即,当第二绝缘层140的高度H2小于第二电路图案130的高度H1的20%时,第二电路图案130不能由第二绝缘层140稳定地支撑,并因此,可能发生第二电路图案130的坍塌。
此外,第二绝缘层140的高度H2被设定为第二电路图案130的高度的99%或更小。即,当第二绝缘层140的高度H2超过第二电路图案130的高度H1的99%时,第二绝缘层140的树脂的一部分可以保留在第二电路图案130的表面上,并因此可能出现可靠性问题。
同时,在一般印刷电路板中,阻焊剂被设置在第一绝缘层110上,而不是在第二绝缘层140上。然而,当在未设置第二绝缘层140的状态下设置阻焊剂时,在施加阻焊剂的工艺中可能出现第二电路图案130坍塌的情况。此外,当在将阻焊剂施加到第二电路图案130上的同时去除阻焊剂时,由于阻焊剂的特性,很可能出现裂缝,并因此,可能在印刷电路板的可靠性方面出现问题。
因此,在实施例中,可以在优先设置第二绝缘层140之后设置阻焊剂,以稳定地支撑精细图案的第二电路图案130。
同时,在实施例中,可以在第二绝缘层140上另外设置阻焊剂。
即,印刷电路板具有用于暴露用于安装芯片的焊盘或连接到外部板(例如,主板)的焊盘的暴露区域。并且,图2和3中的结构示出印刷电路板的整个区域之中与暴露区域对应的部分。
并且,印刷电路板包括由阻焊剂覆盖到外部的区域。然而,在附图中,省略被阻焊剂覆盖的区域。
然而,在实施例中,可以包括阻焊剂。
具体地,印刷电路板可以包括第一区域和第二区域。第一区域是第二电路图案的表面要被暴露到外部的区域,并且第二区域是第二电路图案的表面将被阻焊剂覆盖的区域。
此外,第二绝缘层可以被设置在多个第二电路图案之间的空间中,而在第一区域和第二区域之间没有区别。
此外,阻焊剂可以被设置为在所设置的第二绝缘层之中的与第二区域相对应的区域中具有预定高度。此外,阻焊剂可以被设置为覆盖在第二区域中设置的第二电路图案。
同时,在实施例中,在去除第二绝缘层的工艺中,填料可以被暴露于上表面。另外,填料可以对第二绝缘层的表面赋予特定粗糙度。此外,阻焊剂可以被设置在第二区域中设置的第二绝缘层的上表面上。在这种情况下,通过由填料提供的第二绝缘层的粗糙度可以改善第二绝缘层和阻焊剂之间的结合强度。
在下文中,将描述根据第二绝缘层140的存在或不存在以及第二绝缘层140的高度的印刷电路板100。
图4a是示出根据比较例的印刷电路板的视图,图4b是参考用于解释根据第二绝缘层的高度而发生的问题的视图,并且图4c是示出根据实施例的印刷电路板的视图。
根据图4a所示的图(a),第二电路图案30被设置在绝缘层10上。在这种情况下,第二电路图案30具有在绝缘层10的上表面上突出的结构。另外,在绝缘层10上不存在支撑第二电路图案30的第二绝缘层。
并且,如图4a的(b)所示,由于不存在第二绝缘层,所以在比较例的第二电路图案30中,与精细图案相对应的区域A中的电路图案坍塌或磨损。
如图4b的(a)所示,印刷电路板100可以包括第一绝缘层110和在第一绝缘层110上围绕第二电路图案130的第二绝缘层140A。在这种情况下,第二绝缘层140A的高度可以等于或大于第二电路图案130的高度。
据此,如图4b的(b)和(c)所示,第二绝缘层140A可以保留在第二电路图案130的区域的部分区域(C)的表面上,并因此可以减小暴露到外部的第二电路图案130的表面面积。另外,当减小第二电路图案130的表面面积时,由于用于安装器件的组件安装区域的减小,可能出现器件的安装缺陷。
另一方面,如图4c的(a)、(b)和(c)所示,印刷电路板100具有第一绝缘层110和设置在第一绝缘层110上以围绕第二电路图案130的第二绝缘层140。在这种情况下,第二绝缘层140的高度可以小于第二电路图案130的高度。优选地,第二绝缘层140的高度可以在第二电路图案130的高度的20%至99%的范围内。
因此,在设置在第一绝缘层上并在第一绝缘层的表面上突出的第二电路图案中,支撑第二电路图案的侧面的第二绝缘层被形成在第一绝缘层上。因此,可以解决诸如由于第二电路图案的小型化而使突出的第二电路图案坍塌或摩擦的问题,从而可以改善产品可靠性。
此外,在形成第二绝缘层中,第二绝缘层的上表面被定位成低于第二电路图案的上表面。即,在本实施例中,第二绝缘层的高度低于第二电路图案的高度。因此,可以解决由于第二绝缘层保留在第二电路图案的表面上而减小第二电路图案的表面的暴露面积的问题,并且因此可以解决减小组件安装区域的问题。
图5是示出根据实施例的第二电路图案的形状改变的视图。
参照图5,印刷电路板100包括第一绝缘层110上设置的第二电路图案130。
在这种情况下,在第二电路图案130之间的区域中设置的第二绝缘层140可以被包括在第一绝缘层110上。
这里,第二绝缘层140具有的高度在第二电路图案130的高度的20%至99%的范围内。例如,当第二绝缘层140的高度是第二电路图案130的高度的80%时,在第二绝缘层140的蚀刻工艺期间,可以一起去除第二电路图案130的总区域的20%的上部区域。
因此,第二电路图案130可以包括设置在第一绝缘层110上的第一部分131和设置在第一部分131上的第二部分132。
在这种情况下,第一部分131由第二绝缘层140保护,并因此,上表面的面积和下表面的面积可以相同。
另一方面,第二部分132的上部分可以在第二绝缘层140的蚀刻工艺中一起被去除,并因此上表面的面积可以小于下表面的面积。优选地,第二部分132的横截面可以具有梯形形状。例如,第二部分132的侧表面可以以预定倾斜度倾斜。
图6是用于解释根据第二绝缘层的高度而发生的问题的视图。
如图6所示,印刷电路板100可以包括第一绝缘层110和设置在第一绝缘层110上以围绕第二电路图案130的第二绝缘层140B。在这种情况下,第二绝缘层140B的高度可以小于第二电路图案130的高度。优选地,第二绝缘层140B的高度可以小于第二电路图案130的高度的20%。
在这种情况下,第二电路图案130的上部区域的80%或更多可以在第二绝缘层140的蚀刻工艺中一起被去除。在这种情况下,随着第二电路图案130的要被去除的区域增加,最上面的区域可以具有三棱锥形状。优选地,第二电路图案130的上部区域可以具有三角形形状。因此,不能确保用于将器件安装在第二电路图案130上的安装面积,从而出现安装缺陷。
同时,在该实施例中,通过蚀刻工艺,与如上所述的第二电路图案130的高度H1相比,第二绝缘层140可以具有20%至99%的高度。
在这种情况下,第二绝缘层140可以包括树脂和无机填料。
另外,设置在第二绝缘层140内部的无机填料可以通过蚀刻而暴露在表面上。
同时,可以通过喷砂处理或者可替换地通过等离子体工艺来执行第二绝缘层140的蚀刻。
图7a是示出通过喷砂处理形成的印刷电路板的表面的视图。图7b是表示通过等离子体形成的印刷电路板表面的视图。
图7a的(a)是放大3000倍的第二绝缘层140和第二电路图案130的表面的SEM照片。并且7a的(b)是放大10000倍的第二电路图案130的表面的SEM照片。
如图7a的(a)所示,无机填料150a可以设置在第二绝缘层140中,随着第二绝缘层140的喷砂处理工艺进行,无机填料150a可以被暴露在表面上。
此外,如图7a的(b)所示,可以确认,包括在第二绝缘层140中的无机填料150a保留在第二电路图案130的表面上。
此时,第二电路图案的表面分析结果在表1中被示出。
[表1]
元素 | 浓度 | 单位 |
O | 1.591 | wt.% |
Si | 0.522 | wt.% |
Cu | 97.887 | wt.% |
总数 | 100 | wt.% |
如表1所示,可以确认在第二电路图案130的表面上存在1.591wt.%的O元素,可以确认存在0.522wt.%的Si元素,并且可以确认存在97.887wt.%的作为第二电路图案130的原材料的Cu元素。
图7b的(a)是通过等离子体工艺形成的第二绝缘层140和第二电路图案130的表面放大3000倍的SEM图像。以及7b的(b)是第二电路图案130的表面放大10000倍的SEM照片。
如图7b的(a)所示,无机填料150a可以设置在第二绝缘层140中,随着第二绝缘层140的等离子体工艺进行,无机填料150a可以被暴露在表面上。
此外,如图7b的(b)所示,可以确认第二绝缘层140中包括的无机填料150a保留在第二电路图案130的表面上。
此时,第二电路图案的表面分析的结果在表2中被示出。
[表2]
元素 | 浓度 | 单位 |
O | 3.725 | wt.% |
Si | 6.664 | wt.% |
Cu | 89.611 | wt.% |
总数 | 100 | wt.% |
如表1所示,可以确认在第二电路图案130的表面上存在3.725wt.%的O元素,并且可以确认存在6.664wt.%的Si元素,并且可以确认存在89.611wt.%的作为第二电路图案130的原材料的Cu元素。另外,在该实施例中,在形成第二绝缘层之后,蚀刻第二绝缘层,使得第二绝缘层的上表面低于第二电路图案的上表面。在这种情况下,无机填料存在于第二绝缘层中。另外,通过蚀刻第二绝缘层,无机填料可以从最终产品中的第二绝缘层的表面突出。据此,通过无机填料的突出,可以增加第二绝缘层的表面面积或第二绝缘层的表面粗糙度,并且因此,可以改善对设置在第二绝缘层上的诸如阻焊剂的保护层的粘附性。
在下文中,将描述根据图2所示的实施例的制造印刷电路板的方法。
图8至图10是用于解释按照工艺顺序制造根据示例性实施例的印刷电路板的方法的视图。
参照图8,首先,形成第一绝缘层110、埋置在第一绝缘层110的下部区域中的第一电路图案120、以及在第一绝缘层110上突出的第二电路图案130。
在这种情况下,可以通过ETS方法来形成第一电路图案120和第二电路图案130。
为此,印刷电路板的制造工艺可以从制备分离载体(未示出)开始。
当制备分离载体时,第一电路图案120可以被形成在分离载体上。第一电路图案120可以通过加成工艺、减成工艺、改进的半加成工艺(MSAP)和作为典型印刷电路板制造工艺的半加成工艺(SAP)形成,并且在此将省略其详细描述。
另外,第一电路图案120是传送电信号的线,并且可以由具有高导电性的金属材料形成。为此,第一电路图案120可以由从金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)之中选择的至少一种金属材料形成。另外,第一电路图案120可以由包含具有优异结合强度的金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的一种金属材料的膏或焊膏形成。优选地,第一电路图案可以由具有高导电性和相对便宜的价格的铜(Cu)形成。
当形成第一电路图案120时,在分离载体上形成覆盖第一电路图案120的第一绝缘层110。因此,第一电路图案120可以具有埋置在第一绝缘层110的下部区域中的结构。
另外,当形成第一电路图案120时,第二电路图案130可以被形成在第一绝缘层110上。
接着,如图9所示,在第一绝缘层110上形成第二绝缘层140。第二绝缘层140可以被设置为覆盖第二电路图案130。优选地,第二绝缘层140具有的高度大于第二电路图案130的高度,并且可以被设置在第一绝缘层110上。
此后,执行喷砂处理工艺或等离子体工艺以蚀刻第二绝缘层140。
此时,如图10所示,通过调整蚀刻工艺的条件,第二绝缘层140的高度H2可以是第二电路图案130的高度H1的20%至99%。
即,当第二绝缘层140的高度H2小于第二电路图案130的高度H1的20%时,第二电路图案130不能由第二绝缘层140稳定地支撑,并因此,可能发生第二电路图案130的坍塌。
此外,第二绝缘层140的高度H2被设定为第二电路图案130的高度的99%或更小。即,当第二绝缘层140的高度H2超过第二电路图案130的高度H1的99%时,第二绝缘层140的树脂的一部分可能保留在第二电路图案130的表面上,并因此,可能出现可靠性问题。
在这种情况下,无机填料150a可以保留在第二绝缘层140的表面上,并且无机填料150a的一部分也可以保留在第二电路图案130的表面上。
根据本发明的实施例,在设置在第一绝缘层上并在第一绝缘层的表面上突出的第二电路图案中,支撑第二电路图案的侧面的第二绝缘层被形成在第一绝缘层上。据此,可以解决诸如通过第二电路图案的小型化而使突出的第二电路图案坍塌或摩擦的问题,并因此,可以改善产品可靠性。
此外,根据本发明的实施例,在形成第二绝缘层中,第二绝缘层的上表面被定位成低于第二电路图案的上表面。即,在本实施例中,第二绝缘层的高度低于第二电路图案的高度。因此,可以解决通过第二绝缘层保留在第二电路图案的表面上而减小第二电路图案的表面的暴露面积的问题,并因此,可以解决减小组件安装面积的问题。
此外,在该实施例中,在形成第二绝缘层之后,蚀刻第二绝缘层,使得第二绝缘层的上表面被定位成低于第二电路图案的上表面。在这种情况下,无机填料存在于第二绝缘层中。另外,通过蚀刻第二绝缘层,无机填料可以从最终产品中的第二绝缘层的表面突出。据此,第二绝缘层的表面面积和第二绝缘层的表面粗糙度可以通过无机填料的突出而增加,因此,可以改善对设置在第二绝缘层上的诸如阻焊剂的保护层的粘附性。
在上述实施例中描述的特征、结构、效果等被包括在至少一个实施例中,并且不必限于仅一个实施例。此外,对于其他实施例,各个实施例中示出的特征、结构、效果等可以由实施例所属领域的普通技术人员组合或修改。因此,与这些组合和修改相关的内容应当被解释为包括在实施例的范围内。
在以上主要描述了实施例,但这只是示例,并不限定实施例,实施例所属的本领域的技术人员将理解,在不脱离本实施例的本质特征的情况下,可以进行上述未示出的各种修改和应用。例如,在实施例中具体示出的每个组件可以通过修改来实施。并且与这些修改和应用相关的差异应当被解释为包括在所附权利要求中设定的实施例的范围内。
Claims (10)
1.一种印刷电路板,包括:
第一绝缘层;
第一电路图案,所述第一电路图案被设置在所述第一绝缘层的下表面上或在所述第一绝缘层的内部;
第二电路图案,所述第二电路图案被设置在所述第一绝缘层的上表面上;以及
第二绝缘层,所述第二绝缘层被设置在所述第一绝缘层的上表面上并且围绕所述第二电路图案;
其中,所述第二电路图案是最外电路图案,
其中,所述第二电路图案和所述第二绝缘层被设置成在所述第一绝缘层的上表面上突出,以及
其中,所述第二电路图案的高度大于所述第二绝缘层的高度。
2.根据权利要求1所述的印刷电路板,其中,所述第二绝缘层包括树脂和设置在所述树脂中的无机填料,以及
其中,所述无机填料的一部分被暴露于所述第二绝缘层的上表面。
3.根据权利要求2所述的印刷电路板,其中,所述第二绝缘层的所述无机填料的一部分被设置在所述第二电路图案的上表面上。
4.根据权利要求1所述的印刷电路板,其中,所述第二电路图案的下表面与所述第二绝缘层的下表面被定位在同一平面上。
5.根据权利要求1所述的印刷电路板,其中,所述第二绝缘层的高度在所述第二电路图案的高度的20%至99%的范围内。
6.根据权利要求1所述的印刷电路板,其中,所述第二电路图案包括:
第一部分,所述第一部分被设置在所述第一绝缘层的上表面上并且具有与所述第二绝缘层接触的侧表面;以及
第二部分,所述第二部分被设置在所述第一部分上并且在所述第二绝缘层的上表面上突出,以及
其中,所述第二部分具有上部宽度小于下部宽度的部分。
7.根据权利要求1所述的印刷电路板,其中,所述第一绝缘层包括第一区域和第二区域,
其中,所述第二电路图案和所述第二绝缘层被设置在所述第一绝缘层的所述第一区域的上表面和所述第二区域的上表面中的每个上,以及
其中,所述印刷电路板还包括:
阻焊剂,所述阻焊剂被选择性地设置在所述第一绝缘层的第二区域上设置的所述第二绝缘层的上表面上;以及
其中,所述阻焊剂被设置成覆盖在所述第二绝缘层的上表面上突出的填料。
8.根据权利要求1所述的印刷电路板,其中,所述第二电路图案是精细图案,
其中,所述第二电路图案的宽度具有6μm至15μm的范围,以及
其中,所述第二电路图案之间的空间具有8μm至15μm的范围。
9.一种印刷电路板,包括:
第一绝缘层;
第一电路图案,所述第一电路图案被设置在所述第一绝缘层的下表面上或在所述第一绝缘层的内部;
第二电路图案,所述第二电路图案被设置在所述第一绝缘层的上表面上;以及
第二绝缘层,所述第二绝缘层被设置在所述第一绝缘层的上表面上并且围绕所述第二电路图案;
其中,所述第二电路图案是最外电路图案,
其中,所述第二绝缘层包括树脂和设置在所述树脂中的无机填料,
其中,所述无机填料的一部分被暴露于所述第二绝缘层的上表面,以及
其中,所述第二绝缘层的无机填料的一部分被设置在所述第二电路图案的上表面上。
其中,阻焊剂被设置在所述第二绝缘层的部分区域上并且覆盖暴露的无机填料。
10.根据权利要求9所述的方法,其中,所述第二电路图案和所述第二绝缘层被设置成在所述第一绝缘层的上表面上突出,
其中,所述第二绝缘层的高度在所述第二电路图案的高度的20%至99%的范围内,以及
其中,所述第二电路图案包括:
第一部分,所述第一部分被设置在所述第一绝缘层的上表面上并且具有与所述第二绝缘层接触的侧表面;以及
第二部分,所述第二部分被设置在所述第一部分上并且在所述第二绝缘层的上表面上突出,以及
其中,所述第二部分具有上部宽度小于下部宽度的部分。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2019-0085102 | 2019-07-15 | ||
KR1020190085102A KR20210008671A (ko) | 2019-07-15 | 2019-07-15 | 인쇄회로기판 및 이의 제조 방법 |
PCT/KR2020/009340 WO2021010754A1 (ko) | 2019-07-15 | 2020-07-15 | 인쇄회로기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114128409A true CN114128409A (zh) | 2022-03-01 |
Family
ID=74210970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080051614.6A Pending CN114128409A (zh) | 2019-07-15 | 2020-07-15 | 印刷电路板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220264750A1 (zh) |
JP (1) | JP2022540683A (zh) |
KR (1) | KR20210008671A (zh) |
CN (1) | CN114128409A (zh) |
WO (1) | WO2021010754A1 (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104718802A (zh) * | 2012-10-04 | 2015-06-17 | Lg伊诺特有限公司 | 印刷电路板及其制造方法 |
US20170019989A1 (en) * | 2015-07-15 | 2017-01-19 | Samsung Electro-Mechanics Co., Ltd. | Circuit board and manufacturing method of the same |
KR20170079542A (ko) * | 2015-12-30 | 2017-07-10 | 삼성전기주식회사 | 인쇄회로기판 |
KR20170122500A (ko) * | 2016-04-27 | 2017-11-06 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3800405B2 (ja) * | 2001-12-26 | 2006-07-26 | 富士通株式会社 | 多層回路基板の製造方法 |
JP2007180105A (ja) * | 2005-12-27 | 2007-07-12 | Sanyo Electric Co Ltd | 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法 |
JP2008047655A (ja) * | 2006-08-11 | 2008-02-28 | Mitsui Mining & Smelting Co Ltd | 配線基板およびその製造方法 |
JP2009158593A (ja) * | 2007-12-25 | 2009-07-16 | Tessera Interconnect Materials Inc | バンプ構造およびその製造方法 |
KR100999506B1 (ko) * | 2008-09-09 | 2010-12-09 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
US8755196B2 (en) * | 2010-07-09 | 2014-06-17 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP2013149948A (ja) * | 2011-12-20 | 2013-08-01 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
KR101501902B1 (ko) * | 2013-07-16 | 2015-03-13 | 주식회사 심텍 | 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법 |
JP2015041729A (ja) * | 2013-08-23 | 2015-03-02 | イビデン株式会社 | プリント配線板 |
JP5795415B1 (ja) * | 2014-08-29 | 2015-10-14 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
WO2018211733A1 (ja) * | 2017-05-16 | 2018-11-22 | 住友電工プリントサーキット株式会社 | プリント配線板及びその製造方法 |
JP7240909B2 (ja) * | 2019-03-13 | 2023-03-16 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP2020188208A (ja) * | 2019-05-16 | 2020-11-19 | イビデン株式会社 | プリント配線板とプリント配線板の製造方法 |
JP7387453B2 (ja) * | 2020-01-10 | 2023-11-28 | 住友電気工業株式会社 | フレキシブルプリント配線板及びその製造方法 |
-
2019
- 2019-07-15 KR KR1020190085102A patent/KR20210008671A/ko active Search and Examination
-
2020
- 2020-07-15 CN CN202080051614.6A patent/CN114128409A/zh active Pending
- 2020-07-15 JP JP2022502583A patent/JP2022540683A/ja active Pending
- 2020-07-15 US US17/628,178 patent/US20220264750A1/en active Pending
- 2020-07-15 WO PCT/KR2020/009340 patent/WO2021010754A1/ko active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104718802A (zh) * | 2012-10-04 | 2015-06-17 | Lg伊诺特有限公司 | 印刷电路板及其制造方法 |
US20170019989A1 (en) * | 2015-07-15 | 2017-01-19 | Samsung Electro-Mechanics Co., Ltd. | Circuit board and manufacturing method of the same |
KR20170079542A (ko) * | 2015-12-30 | 2017-07-10 | 삼성전기주식회사 | 인쇄회로기판 |
KR20170122500A (ko) * | 2016-04-27 | 2017-11-06 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20210008671A (ko) | 2021-01-25 |
WO2021010754A1 (ko) | 2021-01-21 |
JP2022540683A (ja) | 2022-09-16 |
US20220264750A1 (en) | 2022-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101315917B (zh) | 配线基板及其制造方法 | |
US9693458B2 (en) | Printed wiring board, method for manufacturing printed wiring board and package-on-package | |
US8785789B2 (en) | Printed circuit board and method for manufacturing the same | |
KR20060061227A (ko) | 회로 기판의 제조 방법 및 전자부품 실장 구조체의 제조방법 | |
US20150245485A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
US20240120265A1 (en) | Circuit board and package substrate comprising same | |
US9661750B2 (en) | Printed circuit board and method of manufacturing the same | |
CN109429442B (zh) | 电路板及其制作方法 | |
CN116097910A (zh) | 电路板 | |
CN114365586B (zh) | 印刷电路板 | |
CN114128409A (zh) | 印刷电路板 | |
US8830690B2 (en) | Minimizing plating stub reflections in a chip package using capacitance | |
US20240314937A1 (en) | Circuit board | |
US20230403790A1 (en) | Circuit board | |
US11778741B2 (en) | Circuit board | |
CN108666293B (zh) | 线路载板及其制造方法 | |
JP7241184B2 (ja) | フレキシブル回路基板とその製造方法およびフレキシブル回路基板を備えるパッケージ | |
EP4380325A1 (en) | Circuit board and semiconductor package comprising same | |
US20240063104A1 (en) | Circuit board | |
EP1122782A2 (en) | Etched tri-layer metal with integrated wire traces for wire bonding | |
KR20240001552A (ko) | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 | |
KR20230172218A (ko) | 반도체 패키지 | |
CN115776766A (zh) | 线路板连接结构及其制作方法 | |
CN118044343A (zh) | 电路板和包括该电路板半导体封装 | |
KR101575352B1 (ko) | 인쇄회로기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |