JP3800405B2 - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法 Download PDFInfo
- Publication number
- JP3800405B2 JP3800405B2 JP2001394257A JP2001394257A JP3800405B2 JP 3800405 B2 JP3800405 B2 JP 3800405B2 JP 2001394257 A JP2001394257 A JP 2001394257A JP 2001394257 A JP2001394257 A JP 2001394257A JP 3800405 B2 JP3800405 B2 JP 3800405B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating
- opening
- forming
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、金属配線と絶縁樹脂層とを交互に積層して多層回路基板を製造する際、ダマシン法などで用いられている研磨プロセスを必要とすることなく、微細化及び平坦化した多層配線を実現する為の多層回路基板の製造方法に関する。
【０００２】
【従来の技術】
多層回路基板を製造する場合、樹脂材料の形態及び特性に依って多層化プロセスが相違し、例えばＭＣＭ−Ｄ（ｍｕｌｔｉ ｃｈｉｐ ｍｏｄｕｌｅ ｄｅｐｏｓｉｔｅｄ ｔｈｉｎ ｆｉｌｍ ｓｕｂｓｔｒａｔｅ）と呼ばれ、フォト・ビア開口の形成、スパッタリング法、電解めっき法を利用して配線を形成することが特徴になっているプロセスが知られている（例えば、特開平７−１４７４８３号公報、特開平６−３３４３４１号公報、特開平６−１６４４０号公報、特開昭６３−１８４３３号公報などを参照）。
【０００３】
図４及び図５は従来の技術を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。
【０００４】
図４（Ａ）参照
（１）
基板１に感光性ポリイミドを塗布してポリイミド層２を形成し、次いで、露光、現像、最終硬化を行ってビア３を形成する。
【０００５】
図４（Ｂ）参照
（２）
スパッタリング法を適用することに依り、ビア３内も含めた全面にＣｒ或いはＴｉなどからなる密着層及びＣｕからなる導体層を積層形成してシード層４を形成する。
【０００６】
図４（Ｃ）参照
（３）
レジスト・プロセスを適用することに依り、パッドや配線などの導体パターンの開口をもつレジスト膜５を形成する。
【０００７】
図５（Ａ）参照
（４）
電解めっき法を適用することに依ってＣｕ層を形成し、次いで、レジスト膜５を剥離して前記Ｃｕ層をパッド６やその他の配線などを実現する。
【０００８】
（５）
パッド６の外側に露出されているシード層４をパッド６と同じパターンにエッチングして除去する。
【０００９】
図５（Ｂ）参照
（６）
パッド６を含めて全面に感光性ポリイミドを塗布して二層目のポリイミド層７を形成する。
【００１０】
図５（Ｃ）参照
（７）
ポリイミド層７の露光、現像、最終硬化を行ってビア８を形成する。以下、前記プロセスを繰り返して多層化する。尚、記号９はポリイミドの残渣を示している。
【００１１】
前記ＭＣＭ−Ｄプロセスで多層回路基板を製造する場合、パッドなどの導体パターン用としてビア３よりも大きい開口をもつレジスト膜５を形成してめっきを行うようにしている為、ポリイミド層２に於けるビア３の周縁にはパッド６など導体パターンの一部が積層された状態で存在することになる。
【００１２】
その積層に依って盛り上った高さは、ビア３を埋めたパッド６の厚さと同じであり、従って、その上にポリイミド層７を成膜してビア８を形成した場合には、ビア３内を埋めたパッド６に於ける表面とビア８の周縁に於けるポリイミド層７の盛り上がりとの段差を非常に大きなものとなる。
【００１３】
前記した段差は多層化の層数を増加させる程大きくなって、リソグラフィに於ける解像度の低下を招来し、従って、レジスト膜の露光及び現像を行った際、ビア底に残渣が残り易くなる。
【００１４】
このようなことから、スタック・ビアを用いて多層回路基板の多層化を行うには限界あり、従って、ビアをずらせて形成するなどの対策が必要となって、実装面積が増大し、微細化を阻害する旨の問題が起こる。
【００１５】
例えば特開２０００−２９９２９３公報に見られるような非感光性ワニス材料を用いた多層配線プロセスでは、通常、ダマシン・プロセスを用いている。
【００１６】
これは、パッド及びビアを予めスパッタリング法と電解めっき法に依って作製しておき、その上に樹脂膜及び研磨停止槽を形成した後、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）法を適用して研磨を行うことに依り、接続ビアの頭出し及び平坦化を行う技術である。
【００１７】
このプロセスを用いると、面内の平坦化を実現できると共にスタック・ビアの形成が容易である為、実装面積の縮小及び微細化に有利なのであるが、樹脂膜に対してＣＭＰに耐え得る高い強度が要求され、また、ＣＭＰプロセスを実施する為には、研磨用スラリーの作製プロセスや研磨停止槽形成プロセスが新たに必要となるから、コスト上昇に結び付くことになる。
【００１８】
【発明が解決しようとする課題】
本発明では、通常のＭＣＭ−Ｄプロセスで多層回路基板を作製するに際し、第２層以後の作製時に発生するパターン解像度の低下や各層に於ける平坦性低下の問題を解消し、ダマシン法に於ける研磨プロセスなどを必要とすることなく、低コストで目的を達成しようとする。
【００１９】
【課題を解決するための手段】
本発明に依る多層回路基板の製造方法に於いては、ビアをもつ樹脂絶縁層を形成し、ビア内を含めてシード層を形成し、シード層上にＣｕめっき層を形成し、Ｃｕめっき層に生成されている凹所にＣｕをめっきして埋めることに依って平坦化し、平坦化されたＣｕめっき層の外方に表出されたシード層を除去してＣｕめっき層を主体とする導体パターンを形成することが基本になっている。
【００２０】
前記手段を採ることに依り、第２層以後の作製時に発生するパターン解像度の低下や各層に於ける平坦性低下の問題を解消し、ダマシン法に於ける研磨プロセスなどを必要とすることなく、低コストで目的を達成することができる。
【００２１】
【発明の実施の形態】
図１乃至図３は本発明に於ける実施の形態を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。尚、図４及び図５に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００２２】
図１（Ａ）参照
（１）
１５〔ｃｍ〕（６〔インチ〕）Ｓｉウエハからなる基板１に感光性ネガ型ポリイミドＰ１２７３１（ＨＤマイクロシステムズ社製）をスピン・コートしてから、ホット・プレートに依って、８５〔℃〕で２〔分〕、１０５〔℃〕で２〔分〕のプリキュアを行ってポリイミド層２を形成する。
【００２３】
（２）
５０〔μｍ〕φのビア開口用マスクを用い、ポリイミド層２に対してｇ線に依る３５０〔ｍＪ／ｃｍ2 〕の露光を行い、次いで、現像液ＰＡ４００Ｄ（ＨＤマイクロシステムズ社製）を用いて超音波ディップ現像を５〔分〕間行った後、リンス液ＲＩ９１８０（ＨＤマイクロシステムズ社製）を用いて２〔分〕間の超音波ディップリンスを行って５０〔μｍ〕径のビア３を形成する。
【００２４】
（３）
窒素雰囲気中で温度３５０〔℃〕、時間６０〔分〕としてポリイミド層２を硬化させた。硬化後の膜厚は約１０〔μｍ〕（厳密には９．８〔μｍ〕）であった。
【００２５】
図１（Ｂ）参照
（４）
スパッタリング法を適用することに依り、ビア３内も含めた全面に厚さ８００〔Å〕のＣｒからなる密着層及び厚さ５０００〔Å〕のＣｕからなる導体層を積層形成してシード層４を形成する。尚、密着層の材料はＣｒに限られず、例えばＴｉを用いても良い。
【００２６】
図１（Ｃ）参照
（５）
スピン・コート法を適用することに依り、回転数を２０００〔ｒｐｍ〕としてポジ型レジストＡＺＰ４６２０（クリアラントジャパン社製）をシード層４上に塗布し、クリーン・オーブン中で温度８０〔℃〕、時間３０〔分〕のプリキュアを行ってレジスト膜５を形成する。
【００２７】
（６）
８０〔μｍ〕φのパッド開口用マスクを介して、レジスト膜５にｇ及びｉ線混合（ブロード・バンド）光に依る４００〔ｍＪ／ｃｍ2 〕の露光を行い、次いで、現像液ＡＺ４００Ｋデベロッパ（クラリアントジャパン社製）を水で５倍に希釈して用い、４〔分〕間のディップ現像を行い、８０〔μｍ〕φのパッド形成用開口５Ａを形成する。尚、ここでは、パッドの形成について説明するが、配線などの形成に応用しても同様である。
【００２８】
図２（Ａ）参照
（４）
硫酸銅を用いた電解めっき法を適用することに依って厚さが約５〔μｍ〕のＣｕ層を形成し、次いで、ＡＺリムーバ（クラリアントジャパン社製）中に浸漬し、レジスト膜５を剥離することに依って前記Ｃｕ層からなるパッド６が実現される。尚、パッド６とシード層４とは同じＣｕを用いているので、図では一体のものとして表してある。
【００２９】
図２（Ｂ）参照
（５）
スピン・コート法を適用することに依り、回転数を２０００〔ｒｐｍ〕としてポジ型レジストＡＺＰ４６２０をパッド６上を含む全面に塗布し、クリーン・オーブン中で温度８０〔℃〕、時間３０〔分〕のプリキュアを行ってレジスト膜１１を形成する。
【００３０】
（６）
５０〔μｍ〕φのビア開口用マスクを介して、レジスト膜１１にｇ線及びｉ線混合（ブロード・バンド）光に依る４００〔ｍＪ／ｃｍ2 〕の露光を行い、次に、現像液ＡＺ４００Ｋデベロッパを水で５倍に希釈して用い、４〔分〕間のディップ現像を行い、５０〔μｍ〕φのビア形成用開口１１Ａを形成する。
【００３１】
この工程に依って、ビア形成用開口１１Ａ内にはパッド６に於ける凹所６Ａが表出される。尚、ここで、ビア形成用開口１１Ａをもつレジスト膜１１を形成するに際しては、シード層４を残したままで実施することが好ましい。これは工程増加を可能な限り抑止する為である。
【００３２】
図２（Ｃ）参照
（７）
硫酸銅を用いた電解めっき法を適用することに依り、パッド６に於ける凹所６Ａを埋める約５〔μｍ〕のＣｕ層を形成して表面を平坦化する。尚、ここで形成したＣｕ層もパッド６の一部と見做して同じ記号で指示してあり、また、パッド６の埋め込み程度は、場所に依ってばらつきはあるが、５±０．５〔μｍ〕程度である。
【００３３】
図３（Ａ）参照
（７）
ＡＺリムーバ中に浸漬し、レジスト膜１１を剥離してから、エッチャントを過硫酸アンモニウム水溶液（Ｃｕ用）及びフェリシアンカカリウム（ＩＩＩ）＋ＮａＯＨ水溶液（Ｃｒ用）とするウエット・エッチング法を適用することに依り、パッド６の外側に露出されたシード層４をエッチングして除去する。
【００３４】
（８）
スピン・コート法を適用することに依り、回転数を４５００〔ｒｐｍ〕、時間を３０〔ｓｅｃ〕として感光性ネガ型ポリイミドＰ１２７３１をパッド６上を含む全面に塗布し、ホット・プレートに依って、８５〔℃〕で２〔分〕間、１０５〔℃〕で２〔分〕間のプリキュアを行って第２層目ポリイミド層７の一部を形成する。尚、ここで形成したポリイミド層７は、必要厚さ全体の１／２である。
【００３５】
図３（Ｂ）参照
（７）
工程（８）と同じ工程を繰り返し、第２層目のポリイミド層７の厚さを増加させる。このとき、増加させたポリイミド層７は、必要厚さ全体の１／２であり、これで第２層目のポリイミド層７が完成される。尚、その硬化後の厚さは約１０〔μｍ〕である。
【００３６】
図３（Ｃ）参照
（８）
前記工程（２）と同様にして、ポリイミド層７の露光、現像、熱硬化を行ってビア８を形成する。
【００３７】
前記説明したプロセスに依れば、従来の技術に於けるような大きな段差は生じないから、ポリイミド層７の露光及び現像は良好に行われ、従って、ビア８内にポリイミドの残渣は発生せず、また、平坦性も良好であった。
【００３８】
更に多層化するには、前記説明したプロセスを繰り返せば良く、実験に依れば、積層数６まで良好な結果が得られることを確認している。
【００３９】
【発明の効果】
本発明に依る多層回路基板の製造方法に於いては、導体パターンをもつ基板上にビアをもつ樹脂絶縁層を形成し、ビア内を含めてシード層を形成し、シード層上にめっきマスクのレジスト層を形成し、めっきマスクのレジスト層に於ける開口内にＣｕめっき層を形成し、めっきマスクのレジスト層を除去した後、Ｃｕめっき層に生成されている凹所を表出する開口をもつめっきマスクのレジスト層を形成し、凹所を表出する開口をもつめっきマスクのレジスト層に於ける開口内にＣｕをめっきしてＣｕめっき層の凹所を埋めて平坦化し、凹所を表出する開口をもつめっきマスクのレジスト層を除去してから平坦化されたＣｕめっき層の外方に表出されたシード層を除去してＣｕめっき層を主体とする導体パターンを形成することが基本になっている。
【００４０】
前記構成を採ることに依り、第２層以後の作製時に発生するパターン解像度の低下や各層に於ける平坦性低下の問題を解消し、ダマシン法に於ける研磨プロセスなどを必要とすることなく、低コストで目的を達成することができる。
【図面の簡単な説明】
【図１】本発明に於ける実施の形態を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図である。
【図２】本発明に於ける実施の形態を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図である。
【図３】本発明に於ける実施の形態を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図である。
【図４】従来の技術を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図である。
【図５】従来の技術を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図である。
【符号の説明】
１ 基板
２ 第１層目ポリイミド層
３ ビア
４ シード層
５ レジスト膜
６ パッド
６Ａ 凹所
７ 第２層目ポリイミド層
８ ビア
９ 残渣
１１ レジスト膜
１１Ａ ビア形成用開口
【発明の属する技術分野】
本発明は、金属配線と絶縁樹脂層とを交互に積層して多層回路基板を製造する際、ダマシン法などで用いられている研磨プロセスを必要とすることなく、微細化及び平坦化した多層配線を実現する為の多層回路基板の製造方法に関する。
【０００２】
【従来の技術】
多層回路基板を製造する場合、樹脂材料の形態及び特性に依って多層化プロセスが相違し、例えばＭＣＭ−Ｄ（ｍｕｌｔｉ ｃｈｉｐ ｍｏｄｕｌｅ ｄｅｐｏｓｉｔｅｄ ｔｈｉｎ ｆｉｌｍ ｓｕｂｓｔｒａｔｅ）と呼ばれ、フォト・ビア開口の形成、スパッタリング法、電解めっき法を利用して配線を形成することが特徴になっているプロセスが知られている（例えば、特開平７−１４７４８３号公報、特開平６−３３４３４１号公報、特開平６−１６４４０号公報、特開昭６３−１８４３３号公報などを参照）。
【０００３】
図４及び図５は従来の技術を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。
【０００４】
図４（Ａ）参照
（１）
基板１に感光性ポリイミドを塗布してポリイミド層２を形成し、次いで、露光、現像、最終硬化を行ってビア３を形成する。
【０００５】
図４（Ｂ）参照
（２）
スパッタリング法を適用することに依り、ビア３内も含めた全面にＣｒ或いはＴｉなどからなる密着層及びＣｕからなる導体層を積層形成してシード層４を形成する。
【０００６】
図４（Ｃ）参照
（３）
レジスト・プロセスを適用することに依り、パッドや配線などの導体パターンの開口をもつレジスト膜５を形成する。
【０００７】
図５（Ａ）参照
（４）
電解めっき法を適用することに依ってＣｕ層を形成し、次いで、レジスト膜５を剥離して前記Ｃｕ層をパッド６やその他の配線などを実現する。
【０００８】
（５）
パッド６の外側に露出されているシード層４をパッド６と同じパターンにエッチングして除去する。
【０００９】
図５（Ｂ）参照
（６）
パッド６を含めて全面に感光性ポリイミドを塗布して二層目のポリイミド層７を形成する。
【００１０】
図５（Ｃ）参照
（７）
ポリイミド層７の露光、現像、最終硬化を行ってビア８を形成する。以下、前記プロセスを繰り返して多層化する。尚、記号９はポリイミドの残渣を示している。
【００１１】
前記ＭＣＭ−Ｄプロセスで多層回路基板を製造する場合、パッドなどの導体パターン用としてビア３よりも大きい開口をもつレジスト膜５を形成してめっきを行うようにしている為、ポリイミド層２に於けるビア３の周縁にはパッド６など導体パターンの一部が積層された状態で存在することになる。
【００１２】
その積層に依って盛り上った高さは、ビア３を埋めたパッド６の厚さと同じであり、従って、その上にポリイミド層７を成膜してビア８を形成した場合には、ビア３内を埋めたパッド６に於ける表面とビア８の周縁に於けるポリイミド層７の盛り上がりとの段差を非常に大きなものとなる。
【００１３】
前記した段差は多層化の層数を増加させる程大きくなって、リソグラフィに於ける解像度の低下を招来し、従って、レジスト膜の露光及び現像を行った際、ビア底に残渣が残り易くなる。
【００１４】
このようなことから、スタック・ビアを用いて多層回路基板の多層化を行うには限界あり、従って、ビアをずらせて形成するなどの対策が必要となって、実装面積が増大し、微細化を阻害する旨の問題が起こる。
【００１５】
例えば特開２０００−２９９２９３公報に見られるような非感光性ワニス材料を用いた多層配線プロセスでは、通常、ダマシン・プロセスを用いている。
【００１６】
これは、パッド及びビアを予めスパッタリング法と電解めっき法に依って作製しておき、その上に樹脂膜及び研磨停止槽を形成した後、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）法を適用して研磨を行うことに依り、接続ビアの頭出し及び平坦化を行う技術である。
【００１７】
このプロセスを用いると、面内の平坦化を実現できると共にスタック・ビアの形成が容易である為、実装面積の縮小及び微細化に有利なのであるが、樹脂膜に対してＣＭＰに耐え得る高い強度が要求され、また、ＣＭＰプロセスを実施する為には、研磨用スラリーの作製プロセスや研磨停止槽形成プロセスが新たに必要となるから、コスト上昇に結び付くことになる。
【００１８】
【発明が解決しようとする課題】
本発明では、通常のＭＣＭ−Ｄプロセスで多層回路基板を作製するに際し、第２層以後の作製時に発生するパターン解像度の低下や各層に於ける平坦性低下の問題を解消し、ダマシン法に於ける研磨プロセスなどを必要とすることなく、低コストで目的を達成しようとする。
【００１９】
【課題を解決するための手段】
本発明に依る多層回路基板の製造方法に於いては、ビアをもつ樹脂絶縁層を形成し、ビア内を含めてシード層を形成し、シード層上にＣｕめっき層を形成し、Ｃｕめっき層に生成されている凹所にＣｕをめっきして埋めることに依って平坦化し、平坦化されたＣｕめっき層の外方に表出されたシード層を除去してＣｕめっき層を主体とする導体パターンを形成することが基本になっている。
【００２０】
前記手段を採ることに依り、第２層以後の作製時に発生するパターン解像度の低下や各層に於ける平坦性低下の問題を解消し、ダマシン法に於ける研磨プロセスなどを必要とすることなく、低コストで目的を達成することができる。
【００２１】
【発明の実施の形態】
図１乃至図３は本発明に於ける実施の形態を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。尚、図４及び図５に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００２２】
図１（Ａ）参照
（１）
１５〔ｃｍ〕（６〔インチ〕）Ｓｉウエハからなる基板１に感光性ネガ型ポリイミドＰ１２７３１（ＨＤマイクロシステムズ社製）をスピン・コートしてから、ホット・プレートに依って、８５〔℃〕で２〔分〕、１０５〔℃〕で２〔分〕のプリキュアを行ってポリイミド層２を形成する。
【００２３】
（２）
５０〔μｍ〕φのビア開口用マスクを用い、ポリイミド層２に対してｇ線に依る３５０〔ｍＪ／ｃｍ2 〕の露光を行い、次いで、現像液ＰＡ４００Ｄ（ＨＤマイクロシステムズ社製）を用いて超音波ディップ現像を５〔分〕間行った後、リンス液ＲＩ９１８０（ＨＤマイクロシステムズ社製）を用いて２〔分〕間の超音波ディップリンスを行って５０〔μｍ〕径のビア３を形成する。
【００２４】
（３）
窒素雰囲気中で温度３５０〔℃〕、時間６０〔分〕としてポリイミド層２を硬化させた。硬化後の膜厚は約１０〔μｍ〕（厳密には９．８〔μｍ〕）であった。
【００２５】
図１（Ｂ）参照
（４）
スパッタリング法を適用することに依り、ビア３内も含めた全面に厚さ８００〔Å〕のＣｒからなる密着層及び厚さ５０００〔Å〕のＣｕからなる導体層を積層形成してシード層４を形成する。尚、密着層の材料はＣｒに限られず、例えばＴｉを用いても良い。
【００２６】
図１（Ｃ）参照
（５）
スピン・コート法を適用することに依り、回転数を２０００〔ｒｐｍ〕としてポジ型レジストＡＺＰ４６２０（クリアラントジャパン社製）をシード層４上に塗布し、クリーン・オーブン中で温度８０〔℃〕、時間３０〔分〕のプリキュアを行ってレジスト膜５を形成する。
【００２７】
（６）
８０〔μｍ〕φのパッド開口用マスクを介して、レジスト膜５にｇ及びｉ線混合（ブロード・バンド）光に依る４００〔ｍＪ／ｃｍ2 〕の露光を行い、次いで、現像液ＡＺ４００Ｋデベロッパ（クラリアントジャパン社製）を水で５倍に希釈して用い、４〔分〕間のディップ現像を行い、８０〔μｍ〕φのパッド形成用開口５Ａを形成する。尚、ここでは、パッドの形成について説明するが、配線などの形成に応用しても同様である。
【００２８】
図２（Ａ）参照
（４）
硫酸銅を用いた電解めっき法を適用することに依って厚さが約５〔μｍ〕のＣｕ層を形成し、次いで、ＡＺリムーバ（クラリアントジャパン社製）中に浸漬し、レジスト膜５を剥離することに依って前記Ｃｕ層からなるパッド６が実現される。尚、パッド６とシード層４とは同じＣｕを用いているので、図では一体のものとして表してある。
【００２９】
図２（Ｂ）参照
（５）
スピン・コート法を適用することに依り、回転数を２０００〔ｒｐｍ〕としてポジ型レジストＡＺＰ４６２０をパッド６上を含む全面に塗布し、クリーン・オーブン中で温度８０〔℃〕、時間３０〔分〕のプリキュアを行ってレジスト膜１１を形成する。
【００３０】
（６）
５０〔μｍ〕φのビア開口用マスクを介して、レジスト膜１１にｇ線及びｉ線混合（ブロード・バンド）光に依る４００〔ｍＪ／ｃｍ2 〕の露光を行い、次に、現像液ＡＺ４００Ｋデベロッパを水で５倍に希釈して用い、４〔分〕間のディップ現像を行い、５０〔μｍ〕φのビア形成用開口１１Ａを形成する。
【００３１】
この工程に依って、ビア形成用開口１１Ａ内にはパッド６に於ける凹所６Ａが表出される。尚、ここで、ビア形成用開口１１Ａをもつレジスト膜１１を形成するに際しては、シード層４を残したままで実施することが好ましい。これは工程増加を可能な限り抑止する為である。
【００３２】
図２（Ｃ）参照
（７）
硫酸銅を用いた電解めっき法を適用することに依り、パッド６に於ける凹所６Ａを埋める約５〔μｍ〕のＣｕ層を形成して表面を平坦化する。尚、ここで形成したＣｕ層もパッド６の一部と見做して同じ記号で指示してあり、また、パッド６の埋め込み程度は、場所に依ってばらつきはあるが、５±０．５〔μｍ〕程度である。
【００３３】
図３（Ａ）参照
（７）
ＡＺリムーバ中に浸漬し、レジスト膜１１を剥離してから、エッチャントを過硫酸アンモニウム水溶液（Ｃｕ用）及びフェリシアンカカリウム（ＩＩＩ）＋ＮａＯＨ水溶液（Ｃｒ用）とするウエット・エッチング法を適用することに依り、パッド６の外側に露出されたシード層４をエッチングして除去する。
【００３４】
（８）
スピン・コート法を適用することに依り、回転数を４５００〔ｒｐｍ〕、時間を３０〔ｓｅｃ〕として感光性ネガ型ポリイミドＰ１２７３１をパッド６上を含む全面に塗布し、ホット・プレートに依って、８５〔℃〕で２〔分〕間、１０５〔℃〕で２〔分〕間のプリキュアを行って第２層目ポリイミド層７の一部を形成する。尚、ここで形成したポリイミド層７は、必要厚さ全体の１／２である。
【００３５】
図３（Ｂ）参照
（７）
工程（８）と同じ工程を繰り返し、第２層目のポリイミド層７の厚さを増加させる。このとき、増加させたポリイミド層７は、必要厚さ全体の１／２であり、これで第２層目のポリイミド層７が完成される。尚、その硬化後の厚さは約１０〔μｍ〕である。
【００３６】
図３（Ｃ）参照
（８）
前記工程（２）と同様にして、ポリイミド層７の露光、現像、熱硬化を行ってビア８を形成する。
【００３７】
前記説明したプロセスに依れば、従来の技術に於けるような大きな段差は生じないから、ポリイミド層７の露光及び現像は良好に行われ、従って、ビア８内にポリイミドの残渣は発生せず、また、平坦性も良好であった。
【００３８】
更に多層化するには、前記説明したプロセスを繰り返せば良く、実験に依れば、積層数６まで良好な結果が得られることを確認している。
【００３９】
【発明の効果】
本発明に依る多層回路基板の製造方法に於いては、導体パターンをもつ基板上にビアをもつ樹脂絶縁層を形成し、ビア内を含めてシード層を形成し、シード層上にめっきマスクのレジスト層を形成し、めっきマスクのレジスト層に於ける開口内にＣｕめっき層を形成し、めっきマスクのレジスト層を除去した後、Ｃｕめっき層に生成されている凹所を表出する開口をもつめっきマスクのレジスト層を形成し、凹所を表出する開口をもつめっきマスクのレジスト層に於ける開口内にＣｕをめっきしてＣｕめっき層の凹所を埋めて平坦化し、凹所を表出する開口をもつめっきマスクのレジスト層を除去してから平坦化されたＣｕめっき層の外方に表出されたシード層を除去してＣｕめっき層を主体とする導体パターンを形成することが基本になっている。
【００４０】
前記構成を採ることに依り、第２層以後の作製時に発生するパターン解像度の低下や各層に於ける平坦性低下の問題を解消し、ダマシン法に於ける研磨プロセスなどを必要とすることなく、低コストで目的を達成することができる。
【図面の簡単な説明】
【図１】本発明に於ける実施の形態を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図である。
【図２】本発明に於ける実施の形態を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図である。
【図３】本発明に於ける実施の形態を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図である。
【図４】従来の技術を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図である。
【図５】従来の技術を説明する為の工程要所に於ける多層回路基板を表す要部切断側面図である。
【符号の説明】
１ 基板
２ 第１層目ポリイミド層
３ ビア
４ シード層
５ レジスト膜
６ パッド
６Ａ 凹所
７ 第２層目ポリイミド層
８ ビア
９ 残渣
１１ レジスト膜
１１Ａ ビア形成用開口
Claims (2)
- 導体パターンをもつ基板上にビアをもつ樹脂絶縁層を形成する工程と、
前記ビア内を含めてシード層を形成する工程と、
前記シード層上にめっきマスクのレジスト層を形成する工程と、
前記めっきマスクのレジスト層に於ける開口内にＣｕめっき層を形成する工程と、
前記めっきマスクのレジスト層を除去した後、前記Ｃｕめっき層に生成されている凹所を表出する開口をもつめっきマスクのレジスト層を形成する工程と、
前記凹所を表出する開口をもつめっきマスクのレジスト層に於ける該開口内にＣｕをめっきして該Ｃｕめっき層の凹所を埋めて平坦化する工程と、
前記凹所を表出する開口をもつめっきマスクのレジスト層を除去してから前記平坦化されたＣｕめっき層の外方に表出された前記シード層を除去して前記Ｃｕめっき層を主体とする導体パターンを形成する工程と
を含んでなることを特徴とする多層回路基板の製造方法。 - 第２層目以上の層形成に於ける樹脂絶縁層は２回に分けて半硬化状態で形成してから開口形成と完全硬化とを実施すること
を特徴とする請求項１記載の多層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001394257A JP3800405B2 (ja) | 2001-12-26 | 2001-12-26 | 多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001394257A JP3800405B2 (ja) | 2001-12-26 | 2001-12-26 | 多層回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197741A JP2003197741A (ja) | 2003-07-11 |
| JP3800405B2 true JP3800405B2 (ja) | 2006-07-26 |
Family
ID=27601045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001394257A Expired - Fee Related JP3800405B2 (ja) | 2001-12-26 | 2001-12-26 | 多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3800405B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7306962B2 (en) * | 2004-06-17 | 2007-12-11 | Sharp Laboratories Of America, Inc. | Electroformed metallization |
| KR101025520B1 (ko) * | 2008-11-26 | 2011-04-04 | 삼성전기주식회사 | 다층 인쇄회로기판 제조방법 |
| CN105990353B (zh) * | 2015-01-28 | 2019-01-11 | 旺宏电子股份有限公司 | 存储器结构及其制造方法 |
| KR20210008671A (ko) * | 2019-07-15 | 2021-01-25 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
-
2001
- 2001-12-26 JP JP2001394257A patent/JP3800405B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003197741A (ja) | 2003-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3486184B2 (ja) | チップキャリヤ基板 | |
| US5916453A (en) | Methods of planarizing structures on wafers and substrates by polishing | |
| US5266446A (en) | Method of making a multilayer thin film structure | |
| EP0450381B1 (en) | Multilayer interconnection structure | |
| JP3630777B2 (ja) | マルチチップ・モジュールの製造方法 | |
| US20050186774A1 (en) | Method of using micro-contact imprinted features for formation of electrical interconnects for substrates | |
| JPH03136243A (ja) | 集積回路構造の形成方法 | |
| US20070059917A1 (en) | Printed circuit board having fine pattern and manufacturing method thereof | |
| US20130062106A1 (en) | Printed Circuit Board and Method of Manufacturing the Same | |
| JP3800405B2 (ja) | 多層回路基板の製造方法 | |
| JP2777020B2 (ja) | 配線層の平坦化方法 | |
| JP5188947B2 (ja) | 多層配線基板の製造方法 | |
| JP5640667B2 (ja) | 回路基板の製造方法 | |
| JP2006041029A (ja) | 配線基板及びその製造方法ならびに電子装置 | |
| JPH07235768A (ja) | 薄膜多層配線基板の製造方法 | |
| KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
| JPH05509198A (ja) | 多層薄膜構造の製造方法 | |
| KR101136389B1 (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| KR100763760B1 (ko) | 반도체 소자 제조 방법 | |
| JP2002076633A (ja) | 多層配線基板の製造方法及びめっき方法 | |
| JPH08222834A (ja) | 配線回路の形成方法および多層配線回路基板の製造方法 | |
| JPH08250857A (ja) | 多層配線基板の製造方法 | |
| KR100440472B1 (ko) | 반도체 소자 제조 방법 | |
| JP2022138469A (ja) | 多層配線基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |