JP4079927B2 - 多層基板及びその製造方法 - Google Patents

多層基板及びその製造方法 Download PDF

Info

Publication number
JP4079927B2
JP4079927B2 JP2004269706A JP2004269706A JP4079927B2 JP 4079927 B2 JP4079927 B2 JP 4079927B2 JP 2004269706 A JP2004269706 A JP 2004269706A JP 2004269706 A JP2004269706 A JP 2004269706A JP 4079927 B2 JP4079927 B2 JP 4079927B2
Authority
JP
Japan
Prior art keywords
wiring pattern
conductive layer
layer
pattern
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004269706A
Other languages
English (en)
Other versions
JP2006086339A (ja
Inventor
賢一 川畑
寿之 阿部
正史 勝俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004269706A priority Critical patent/JP4079927B2/ja
Priority to TW094131398A priority patent/TW200618705A/zh
Priority to US11/229,394 priority patent/US7868464B2/en
Priority to CN 200510103151 priority patent/CN1767719B/zh
Priority to CN201010250296.4A priority patent/CN101896036B/zh
Publication of JP2006086339A publication Critical patent/JP2006086339A/ja
Application granted granted Critical
Publication of JP4079927B2 publication Critical patent/JP4079927B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は多層基板及びその製造方法に関し、特に、厚みの異なるパターン及びビアホール電極を有する多層基板及びその製造方法に関する。
近年、高密度実装に対する要求はますます厳しくなっている。このため、プリント基板に搭載される各種モジュール用の基板としては、複数の絶縁層を積層した「多層基板」が用いられることが多い。
多層基板の製造は、多層基板を構成する各絶縁層に配線パターン等を形成し、これを積層することにより行われる。異なる絶縁層に形成された配線パターン間の接続は、絶縁層を貫通するビアホールを介して行われる(特許文献1,2参照)。
各絶縁層上の配線パターンの形成には、通常、「サブトラクティブ法」と呼ばれる方法と、「アディティブ法」と呼ばれる方法の2種類が使用される。サブトラクティブ法では、絶縁層上にあらかじめ一様に形成してある導電層のエッチングにより所望のパターンを形成する。一般的に、サブトラクティブ法によるパターン形成は、導電層として厚みが一定の銅箔を使用するので厚みの精度を出しやすいが、幅を高精度に制御することが難しく、導体の厚みが厚くなるほど幅精度が低下するという性質をもつ。アディティブ法では、ドライフィルム、レジスト等でパターンを描きたい部分を露光、現像し、パターンに沿ってメッキを成長させた後、ドライフィルム等を除去して、所望のパターンを完成させる。アディティブ法によるパターン形成は、露光、現像されたドライフィルム等で幅方向の精度が決定しているので幅方向の精度は高いが、厚み方向の精度はメッキの面ばらつきに依存するので、厚みばらつきが比較的大きく、厚みを高精度に制御することが難しいという性質をもつ。
このようにサブトラクティブ法及びアディティブ法にはそれぞれ一長一短があり、幅方向の精度を重視したい場合にはアディティブ法が、厚み方向の精度を重視したい場合にはサブトラクティブ法が選択される。そして、パターン形成においてはこれら2種類の方法のどちらかを採用すれば足り、これらの2種類の方法が同一面に対して混在して行われることはない。
特許第2857270号公報 特開平10−322021号公報
近年、配線パターンだけでなくインダクタンス(L)やキャパシタンス(C)を基板に内蔵する、いわゆるエンベディッド化に対する要求が高まりを見せている。この内蔵LCには以下のことが要求される。
まず、高周波回路に使用されるLでは、インピーダンスを制御するうえでパターンの幅方向の制御が重要となる。パターンの厚みがある程度薄くても伝送特性への影響は少ない。一方、電源系の平滑回路等に使用されるL(チョークコイル)では、直流抵抗が低いことが好ましい。したがって導体パターンの断面積をいかに大きく取れるかが重要となる。
また、高周波回路に使用されるCでは、静電容量のばらつきを低減させることが重要であり、具体的には、静電容量のばらつきを±5%以下に抑える必要がある。これを実現するにはパターンの幅方向の制御が重要となるが、パターンの厚みがある程度薄くても問題はない。さらに、配線パターンについては、インピーダンスを制御するうえでパターンの幅や厚みのばらつきを低減させることが重要となる。
このような条件の下、例えばパワーアンプ用基板のように、パターンの幅方向の精度が要求される「マッチング回路用L」と、直流抵抗ができるだけ低いことが要求される(導体の厚みが求められる)「電源回路用L(チョークコイル)」を構成しなければならない場合において、上述したいずれかのパターニング方法を選択した場合には、多層基板の同一層内に両方のLを形成することはできないという問題があった。
すなわち、パターンの幅や厚みに所望の精度を求めようとすると、同一層内に厚みの異なるパターンを形成することができないという構造上の制約・矛盾から、設計の自由度が制限され、小型化、高性能化への要求に答えることが困難となっていた。
したがって、本発明の目的は、設計の自由度が高く、各素子に求められる最適なパターン形状、ばらつきを任意に選択できる多層基板及びその製造方法を提供することである。
本発明による多層基板は、積層された複数の絶縁層と、各絶縁層間に形成された配線パターンとを備え、前記配線パターンは、所定の厚みを有する第1の配線パターンと、前記第1の配線パターンよりも薄い第2の配線パターンを含み、前記第1の配線パターン及び前記第2の配線パターンの少なくとも一方は、エッチングレートの異なる複数の導電層の積層体として構成されていることを特徴とする。
本発明によれば、例えば、マッチング回路用Lと電源回路用L(チョークコイル)とを同一層内に構成することができる等、各素子に求められる最適なパターン形状、ばらつきを任意に選択でき、設計の自由度が高く、高密度実装に適した多層基板を実現することができる。ここに、「同一層内」とは、互いに接する絶縁層間の境界近傍を意味し、第1及び第2の配線パターンがともに絶縁層間の境界上にまたがって存在している場合、第1及び第2の配線パターンがともに境界面の一方の面に接している場合、及び第1及び第2の配線パターンのいずれか一方が境界面の一方の面に接しており且つ他方が境界面の他方の面に接している場合を含むことを意味する。なお、ビルドアップ層上にさらにビルドアップ層を形成する場合など、同じ材質からなる絶縁層の積層により、絶縁層間の境界の明確な判別が困難な場合も考えられるが、そのような場合でも上下の絶縁層の間に第1及び第2の配線パターンが存在することは明らかであるから、この場合には、第1及び第2の配線パターン付近に絶縁層間の境界が存在しているものとみなすことができる。さらに、本発明によれば、クラッド材をパターニングして相対的に厚い配線パターンを予め形成した後、これをコア基板上に貼り付け、その後、コア基板上のクラッド材をさらにパターニングして相対的に薄い配線パターンを形成するので、サブトラクティブ法のみで配線パターンを形成することができる。そのため、サブトラクティブ法で加工するための設備があれば足り、アディティブ法で加工するための設備が全く不要となる。
本発明において、前記積層体は2つの導電層で構成され、前記2つの導電層の組み合わせは、銅(Cu)とアルミニウム(Al)、アルミニウム(Al)と銅(Cu)、銅(Cu)とニッケル(Ni)、ニッケル(Ni)と銅(Cu)、銅(Cu)とパラジウム(Pd)、銅(Cu)と銀(Ag)、ステンレス(SUS)とパラジウム(Pd)、ステンレス(SUS)と銀(Ag)、銀(Ag)とステンレス(SUS)、銅(Cu)とステンレス(SUS)のいずれかであることを特徴とする。2つの導電層の組み合わせがこれらのいずれかであれば、厚みの異なる配線パターンを導電層のパターンエッチングによって確実に形成することができる。
本発明においては、異なる層に存在する配線パターンどうしを接続するビアホールをさらに備えていることが好ましい。これによれば、相対的に厚い第2の配線パターンを略ループ状に構成し、ループ状の配線パターンの終端部分をビアホールで接続することにより、ヘリカル状パターンのインダクタンスを構成することができる。
本発明においては、前記第2の配線パターンの厚み(t1)が1μm〜18μmの範囲内で選択され、前記第2の配線パターンの厚みと前記第1の配線パターンの厚みとの比(t2/t1)が1.5〜20の範囲内となるように前記第1の配線パターンの厚み(t2)が選択されることが好ましい。この範囲内であれば、設計の自由度を阻害されることなく必要とされる場所に最適な回路パターンを描くことができる。
本発明においては、前記第1の配線パターンの少なくとも一部がチョークコイルとして機能することを特徴とする。これによれば、例えば、特性の良好なパワーアンプ用の多層基板を実現することができる。
本発明による多層基板の製造方法は、エッチングレートの異なる複数の導電層の積層体として構成されたクラッド材の一方の面をパターンエッチングして第1の配線パターンを形成する第1の工程と、多層基板の一部を構成する絶縁層の表面に前記クラッド材の前記一方の面を貼り付ける第2の工程と、前記絶縁層上に貼り付けられた前記クラッド材の他方の面をパターンエッチングして前記第1の配線パターンとは厚みの異なる第2の配線パターンを形成する第3の工程とを含んでいることを特徴とする。
本発明によれば、同一層内に異なる厚みを有するパターンを形成することができるので、例えば、導電層のパターニングにより形成される薄いパターンについては高周波回路用LCパターン及び通常の配線パターンとし、パターン形成用溝による厚いパターンいついてはチョークコイル用Lパターンとすることで、特性の良好なパワーアンプ用多層基板を実現することができる。さらに、本発明によれば、クラッド材をパターンエッチングして相対的に厚い配線パターンを予め形成した後、これをコア基板上に貼り付け、その後、コア基板上のクラッド材をさらにパターンエッチングして相対的に薄い配線パターンを形成するので、サブトラクティブ法のみで配線パターンを形成することができる。そのため、サブトラクティブ法で加工するための設備があれば足り、アディティブ法で加工するための設備が全く不要となる。
本発明においては、前記複数の導電層の厚みがそれぞれ異なることが好ましく、前記クラッド材の前記一方の面側に設けられた導電層の厚みが前記クラッド材の前記他方の面側に設けられた導電層の厚みよりも厚いことがより好ましい。本発明によれば、厚みの異なる高精度な配線パターンを確実に形成することができる。
前記クラッド材は、第1の導電層、第2の導電層及び第3の導電層が順に積層された導電層の積層体として構成され、前記第1の導電層及び前記第3の導電層はともに所定のエッチング材料からなり、前記第2の導電層は所定のエッチングストップ材料からなり、前記エッチング材料と前記エッチングストップ材料の組み合わせは、銅(Cu)とアルミニウム(Al)、アルミニウム(Al)と銅(Cu)、銅(Cu)とニッケル(Ni)、ニッケル(Ni)と銅(Cu)、銅(Cu)とパラジウム(Pd)、銅(Cu)と銀(Ag)、ステンレス(SUS)とパラジウム(Pd)、ステンレス(SUS)と銀(Ag)、銀(Ag)とステンレス(SUS)、銅(Cu)とステンレス(SUS)のいずれかであることが好ましい。クラッド材とエッチングストップ材との組み合わせがこれらのいずれかであれば、厚みの異なる配線パターンを導電層のパターンエッチングによって確実に形成することができる。
また、前記第1の導電層は前記クラッド材の前記一方の面を形成し、前記第3の導電層は前記クラッド材の前記他方の面を形成することが好ましい。これによれば、第1の導電層のパターンエッチングにより相対的に厚いパターンを形成することができ、第3及び第2の導電層のパターンエッチングにより相対的に薄い配線パターンを形成することができるので、厚みの異なる配線パターンを確実に形成することができる。
本発明においては、ビアホールを形成する工程と、前記ビアホールの内部を埋める導電性材料を選択的に形成する工程とをさらに含んでいることが好ましい。これによれば、ビアホールの内部を導電性材料で埋める際に、導電性材料を形成する領域以外にマスクを形成して導電性材料を選択的に形成することから、研磨により生じる導電層の厚みばらつきが抑制することができ、導電層をサブトラクティブ法でパターニングして配線パターンを形成する場合に、そのパターン精度を大幅に向上させることが可能となる。また、選択的に形成した導電性材料の突起部分が主に研磨されることになるので、全面を研磨する場合に比べてそりが生じにくくなる。これにより、例えば、コア基板上に高周波回路用LC等の受動素子を形成した場合であっても、インピーダンスのばらつきを抑制することが可能となる。
本発明において、前記絶縁層は、コア基板であっても構わないし、前記コア基板上に設けられるビルドアップ層であっても構わない。さらにその両方であっても構わない。本発明をコア基板及びビルドアップ層の両方に適用した場合には、コア基板の表面に形成される配線パターン及びビルドアップ層の表面に形成される配線パターンの両方について、厚みばらつきが小さくなることから、パターン精度を全体的に向上させることが可能となる。
このように、本発明によれば、同一層内に異なる厚みを有する配線パターンを形成することができるので、例えば、パターンの幅や厚みのばらつきが少ないことが必要な高周波回路用LCパターン及びインピーダンスマッチングの必要な通常の配線パターンについては、導電層のパターニングにより形成される第1の配線パターンで構成し、アスペクト比が高く導体断面積が比較的大きい(直流抵抗が低い)ことが必要なチョークコイル用Lパターンについては、相対的に厚い第2の配線パターンで構成し、これらを同一層内に形成することができ、各素子に求められる最適なパターン形状、幅や厚みのばらつきを任意に選択できる。すなわち、設計の自由度が高く、高密度実装に適したビルドアップ層を作製することができる。また、本発明によれば、クラッド材をパターニングして相対的に厚い第1の配線パターンを予め形成した後、これをビルドアップ層となる熱硬化性樹脂シート上に貼り付け、その後、ビルドアップ層上のクラッド材をさらにパターニングして相対的に薄い第2の配線パターンを形成するので、サブトラクティブ法のみで配線パターンを形成することができる。そのため、サブトラクティブ法で加工するための設備があれば足り、アディティブ法で加工するための設備が全く不要となる。
また、本発明によれば、研磨により生じる導電性材料の厚みばらつきが抑制されることから、サブトラクティブ法により配線パターンを形成する場合に、そのパターン精度を大幅に向上させることが可能となる。これにより、例えば、多層基板の内部にコンデンサやインダクタなどの受動素子を内蔵させた場合であってもインピーダンスのばらつきを抑制することが可能となる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
本実施形態による多層基板の製造方法は、多層基板を構成する「コア基板」及びコア基板上に設けられる「ビルドアップ層」の両方に対して適用が可能である。まず、本実施形態による多層基板の製造方法を「コア基板」に対して適用した場合について、略断面図である図1〜図16を参照しながら説明する。
まず、クラッド材10を用意する(図1)。加工前のクラッド材10は、エッチングレートの異なる導電性材料A及びBが、A/B/Aの順に積層された3層の積層体として構成されている。すなわち、第1の導電層11および第3の導電層13はエッチング材料Aからなり、その間の第2の導電層12はエッチング材料Aよりもエッチングレートの遅いエッチングストップ材料Bからなる。(A/B)の組み合わせは、(Cu/Al),(Al/Cu),(Cu/Ni),(Ni/Cu),(Cu/Pd),(Cu/Ag),(SUS/Pd),(SUS/Ag),(Ag/SUS),(Cu/SUS)の範囲から選択されることが好ましい。特に好ましい組み合わせは、(A/B/A)がそれぞれ(Cu/Ni/Cu)の場合である。第1の導電層11と第3の導電層13の厚みは異なっていることが好ましく、本実施形態においては、第1の導電層11のほうが第3の導電層13よりも厚い。第1の導電層11の厚み(t1)は、第3の導電層13の厚み(t3)の1.5〜20倍であることが好ましく、具体的には、第1の導電層の厚み(t1)が1〜18μmの範囲であり、第3の導電層の厚み(t2)が12〜70μmの範囲であることが好ましい。
次に、クラッド材10の両面に感光性材料によって構成されるドライフィルム14A,14Bをそれぞれ貼り付ける(図2)。これにより、第1の導電層11の表面がドライフィルム14Aによって覆われ、第3の導電層13の表面がドライフィルム14Bによって覆われた状態となる。そして、ドライフィルム14Aを露光、現像してドライフィルムをパターニングし、第1の導電層11を露出させる(図3)。
次に、ドライフィルム14Aをマスクとしてクラッド材10の第1の導電層11をエッチングする(図4)。これにより、第1の導電層11がパターニングされ、相対的に厚い配線パターン(第1の配線パターン)が形成された状態となる。このとき、第1の導電層11と第3の導電層13との間にエッチングストップ材である第2の導電層12が存在することから、第2の導電層12が僅かにエッチングされることはあっても、クラッド材10が第3の導電層13まで完全にエッチングされることはない。尚、このときのエッチング液としては、エッチング材料及びエッチングストップ材料の組み合わせに対して、以下のものを選択することが好ましい。すなわち、(エッチング材料/エッチングストップ材料)の組み合わせが(Cu/Al)の場合には酸性エッチング液(硫酸等)を、(Al/Cu)の場合にはアルカリエッチング液を、(Cu/Ni)の場合には硫酸+過酸化水素エッチング液、過硫酸アンモニウム、又はアルカリエッチング液を、(Ni/Cu)の場合には市販Ni剥離液を、(Cu/Pd),(Cu/Ag),(SUS/Pd),(SUS/Ag)のいずれかの場合には塩化第2鉄を、(Ag/SUS),(Cu/SUS)のどちらかの場合には硝酸第2鉄をそれぞれ用いることが好ましい。その後、ドライフィルム14A,14Bを剥離して(図5)、クラッド材10のパターニングを完了する。
次に、上述したパターニング済みのクラッド材10を2つ用意するとともに、コア基板15を用意し、コア基板15の両面に2つのクラッド材(以下、クラッド材10A,10Bとする)をそれぞれ張り合わせる(図6)。コア基板15は、多層基板の絶縁層としての役割を果たすとともに、多層基板の作製において全体的な機械的強度を確保する役割を果たし、特に限定されるものではないが、その材料としてはガラスクロス、ケブラー、液晶ポリマー等の樹脂クロス、フッ素樹脂の多孔質シート等からなる芯材に、熱硬化性樹脂や熱可塑性樹脂等を含浸された材料を用いることが好ましく、その厚さとしては20μm〜200μm程度に設定することが好ましい。また、レーザー加工条件に均一化を目的とし、LCP、PPS、PES,PEEK,PI等の芯材のないシート材料をコア基板としてもよい。このコア基板15に対して、パターンエッチングされた面(すなわち第1の導電層11)がコア基板15側を向くようにクラッド材10A,10Bを貼り合わせ、この積層体をプレスすれば、コア基板15が硬化するので、クラッド材10A,10Bはコア基板15と一体化する(図7)。
次に、クラッド材10A,10Bが貼り付けられたコア基板15の両面にドライフィルム16A,16Bをそれぞれ貼り付ける(図8)。これにより、クラッド材10Aの第3の導電層13の表面がドライフィルム16Aによって覆われた状態となり,クラッド材10Bの第3の導電層13の表面がドライフィルム16Bによって覆われた状態となる。そして、ドライフィルム16Aを露光、現像することによってその一部分を除去し、クラッド材10Aの第3の導電層の一部分13aを露出させる(図9)。
次に、ドライフィルム16Aをマスクとしてクラッド材10Aをエッチングし、コア基板15の一部分を露出させる(図10)。露出した領域15aはビアホールの開口部となる。このとき、クラッド材10Aの第1の導電層11は1回目のエッチング工程ですでに除去され、コア基板15上にはエッチング材料である第3の導電層13及びエッチングストップ材料である第2の導電層12が残っているので、これらをエッチング力の強いエッチング液を用いてエッチングすることにより、第3の導電層13及び第2の導電層12が完全に除去され、コア基板15の表面が露出した状態となる。尚、このときのエッチング液としては、エッチング材料及びエッチングストップ材料の組み合わせに対して、以下のものを選択することが好ましい。すなわち、(エッチング材料/エッチングストップ材料)の組み合わせが(Cu/Al)の場合には酸性エッチング液(硫酸等)を、(Al/Cu)の場合にはアルカリエッチング液を、(Cu/Ni)の場合には硫酸+過酸化水素エッチング液、過硫酸アンモニウム、又はアルカリエッチング液を、(Ni/Cu)の場合には市販Ni剥離液を、(Cu/Pd),(Cu/Ag),(SUS/Pd),(SUS/Ag)のいずれかの場合には塩化第2鉄を、(Ag/SUS),(Cu/SUS)のどちらかの場合には硝酸第2鉄をそれぞれ用いることが好ましい。
次に、ドライフィルム16A,16Bを剥離し(図11)、レーザー加工により、コア基板15の露出した部分15aにビアホール17を形成する(図12)。ビアホール17は、コア基板11を貫通しているが、このときレーザーの入射側とは反対側のクラッド材10Bがストッパーとして機能することから、このクラッド材10Bの第3の導電層13がビアホール17の底部17aを構成することになる。ビアホール17の直径については、特に限定されないが、30〜200μm程度に設定することが好ましい。
次に、ビアホール17の内壁を含む露出面のほぼ全面に下地導電層18を形成する(図13)。下地導電層18の形成方法としては、無電解メッキ法、スパッタ法、蒸着法等を用いることが好ましい。下地導電層18は、その後に行う電解メッキの下地としての役割を果たすため、その厚みとしては非常に薄く、例えば数百オングストロームから3.0μmの範囲より適時選択すればよい。
次に、ドライフィルム19A,19Bをコア基板15の表面に貼り付ける(図14)。これにより、下地導電層18のほぼ全面がドライフィルム19Aで覆われ、クラッド材10Bの表面がドライフィルム19Bで覆われた状態となる。そして、ドライフィルム19Aを露光、現像することにより、ビアホール17の開口部にあるドライフィルム19Aを除去する(図15)。残ったドライフィルム19Aは、その後に行う電解メッキのマスクとして用いられる。
次に、電解メッキ法によりドライフィルム19Aによって覆われていない領域に導電性材料20を成長させる(図16)。つまり、コア基板15の全面にではなく、ドライフィルム19Aによって覆われていない領域に導電性材料20を選択的に形成する。これにより、ビアホール17がほぼ完全に導電性材料20によって埋められた状態となる。電解メッキは、ビアホール17の内部が導電性材料20で完全に埋まるように行うことが好ましい。メッキ液の種類については適宜選択すればよく、例えば、導電性材料20を銅(Cu)とする場合には、メッキ液として硫酸銅を用いることができる。ビアホール17の内部に空洞が残るような場合には、ビアホール17の内部を導電性樹脂で埋めることが好ましい。空洞が残っていると、空洞内にめっき液等が残留し、これがビアホール17の腐食の原因となるからである。導電性樹脂の代わりに絶縁性樹脂を用いることも可能であるが、ビアホール17を介した上下層間の電気的接続を確実とするためには、導電性樹脂を用いることが好ましい。
次に、ドライフィルム19A,19Bを剥離した後(図17)、コア基板15の表面と平行に導電性材料20を研磨し、全面を平坦化する(図18)。このとき、下地導電層18が除去され、さらに第3の導電層13の表面が僅かに研磨される程度に研磨を行うことにより、全面を確実に平坦とすることが可能となる。研磨は、化学的な研磨及びバフを用いた機械的な研磨のいずれか一方のみを用いても構わないが、これらを併用することが好ましい。特に、まず化学的な研磨を行った後、バフを用いた機械的な研磨を行えば、非常に高い平坦性を確保することが可能となる。
かかる研磨工程において、第3の導電層13の表面が大幅に研磨されると、第3の導電層13の厚みばらつきがやや大きくなる可能性があるが、導電性材料20が全面ではなく選択的に形成されていることから、導電性材料20の研磨に伴って第3の導電層13が研磨されたとしても、その研磨量は非常に僅かであり、このため厚みばらつきの増大も非常に僅かである。これに対し、仮にドライフィルム19A,19Bを用いることなく全面に導電性材料20を形成した場合には、比較的厚い(例えば20μm)導電性材料20を全面的に研磨する必要があることから、第3の導電層13の最終的な厚みばらつきはかなり大きくなってしまう。本実施形態において、導電性材料20を形成すべきでない領域にドライフィルム19A,19Bからなるマスクを形成したのは、この点を考慮したためである。
次に、コア基板15の両面に新しいドライフィルム21A,21Bを再び貼り付ける(図19)。これにより、クラッド材10Aの第3の導電層13の表面がドライフィルム21Aによって覆われた状態となり,クラッド材10Bの第3の導電層13の表面がドライフィルム21Bによって覆われた状態となる。そして、ドライフィルム21A、21Bを露光、現像してドライフィルム21A、21Bをパターニングし、クラッド材10A,10Bの第2の導電層12をそれぞれ部分的に露出させる(図20)。
次に、ドライフィルム21A,21Bをマスクとしてクラッド材10A,10Bの第3の導電層13及び第2の導電層12をエッチングする(図21)。これにより、第3の導電層13及び第2の導電層12がパターニングされ、相対的に薄い配線パターン(第2の配線パターン)が形成された状態となる。このとき、クラッド材10Aの第1の導電層11は1回目のエッチング工程ですでに除去されており、コア基板15上にはエッチング材料である第3の導電層13及びエッチングストップ材料である第2の導電層12が残っているので、これらをエッチング力の強いエッチング液を用いてクラッド材をエッチングすることにより、第3の導電層13及び第2の導電層12が完全にパターニングされる。尚、このときのエッチング液としては、2回目のエッチング工程のときと同じものを用いることができる。
その後、ドライフィルム21A,21Bを剥離して、コア基板15に対する一連の加工が完了し、相対的に厚い配線パターン(第1の配線パターン)22、相対的に薄い配線パターン(第2の配線パターン)23及びビアホール上下の電極パターン24が形成された加工済みコア基板25が完成する(図22)。
図23乃至図26は、配線パターンの形状を示す平面図である。
例えば、配線パターン22の形状を図23に示すような対向パターンとすることによってコンデンサ素子を構成することができ、また配線パターン22(又は23)の形状を図24に示すようなミアンダ状のパターン、或いは、図25に示すようなスパイラル状のパターン、或いは、図26に示すようなヘリカル状のパターンとすることによってインダクタ素子を構成することができる。尚、図25において、スパイラル状のパターンの中心にはビアホール17上の電極パターン24が形成されており、導電性材料20が充填されたビアホール17を介して他の層の配線パターンと接続される。また、図26において、略ループ状のパターンの終端部分にはビアホール17上の電極パターン24が形成されており、導電性材料20が充填されたビアホール17を介して他の層の略ループ状パターンと接続され、これによりパターン全体がヘリカル状のパターンとして構成される。これらの受動素子のインピーダンスは配線パターンの幅や厚みによって大きく変動するが、本実施形態による方法を用いれば、高精度なパターニングが可能であることから、これら受動素子の特性のばらつきを大幅に低減することが可能となる。
以上説明したように、本実施形態によれば、同一層内に異なる厚みを有する配線パターンを形成することができるので、例えば、パターンの幅や厚みのばらつきが少ないことが必要な高周波回路用LCパターン及びインピーダンスマッチングの必要な通常の配線パターンについては、導電層のパターニングにより形成される第1の配線パターンで構成し、アスペクト比が高く導体断面積が比較的大きい(直流抵抗が低い)ことが必要なチョークコイル用Lパターンについては、相対的に厚い第2の配線パターンで構成し、これらを同一層内に形成することができ、各素子に求められる最適なパターン形状、幅や厚みのばらつきを任意に選択できる。すなわち、設計の自由度が高く、高密度実装に適したコア基板を作製することができる。
また、本実施形態によれば、クラッド材をパターニングして相対的に厚い配線パターンを予め形成した後、これをコア基板上に貼り付け、その後、コア基板上のクラッド材をさらにパターニングして相対的に薄い配線パターンを形成するので、サブトラクティブ法のみで配線パターンを形成することができる。そのため、サブトラクティブ法で加工するための設備があれば足り、アディティブ法で加工するための設備が全く不要となる。
さらにまた、本実施形態によれば、ビアホールの内部を導電性材料で埋める際に、導電性材料を形成する領域以外にマスクを形成して導電性材料を選択的に形成することから、研磨により生じる導電層の厚みばらつきが抑制することができ、導電層をサブトラクティブ法でパターニングして配線パターンを形成する場合に、そのパターン精度を大幅に向上させることが可能となる。また、選択的に形成した導電性材料の突起部分が主に研磨されることになるので、全面を研磨する場合に比べてそりが生じにくくなる。これにより、例えば、コア基板上に高周波回路用LC等の受動素子を形成した場合であっても、インピーダンスのばらつきを抑制することが可能となる。すなわち、本実施形態によれば、このときパターニングされる第3及び第2の導電層は、その厚みばらつきが非常に小さく抑えられていることから、高精度なパターニングを行うことが可能となる。したがって、これらのパターニングにより形成される相対的に薄い第2の配線パターンの幅を所望の幅とすることが可能となる。
次に、本発明実施形態による多層基板の製造方法を「ビルドアップ層」に対して適用した場合の好ましい実施形態について、略断面図である図27乃至45を参照しながら説明する。
本実施形態による方法は、上述した加工済みコア基板25上に積層するビルドアップ層へ適用してもよく、他の方法によって作製されたコア基板上に積層するビルドアップ層へ適用してもよいが、いずれにしても、本発明による多層基板の製造方法によって作製されたコア基板上に積層するビルドアップ層へ適用することが好ましい。これによれば、コア基板の表面に形成される配線パターン及びビルドアップ層の表面に形成される配線パターンの両方について、厚みばらつきが小さくなることから、パターン精度を全体的に向上させることが可能となる。以下、上述した加工済みコア基板25(図22参照)に積層するビルドアップ層に対し、本発明を適用した場合を例に説明する。
まず、図1乃至5に示した工程を経て作製されたパターニング済みクラッド材10を用意し、これをBステージのエポキシ樹脂等からなる熱硬化性樹脂シート26に張り合わせる(図27)。このとき、クラッド材10のパターンエッチングされた面が樹脂シート26側を向くように貼り合わせ、この積層体をプレスすれば、熱硬化性樹脂が硬化するので、クラッド材10は樹脂シート26と一体化し、樹脂付き金属箔27が完成する(図28)。
次に、上述した加工済みコア基板25を用意し、コア基板25上に樹脂付き金属箔27を積層する(図29)。このとき、樹脂シート26側がコア基板25を向くように貼り合わせ、この積層体を熱プレスすれば、熱硬化性樹脂が硬化するので、樹脂付き金属箔27はコア基板25と一体化する(図30)。これにより、コア基板25上にビルドアップ層(以下、ビルドアップ層27という)が形成された状態となり、樹脂シート26はビルドアップ層27の絶縁層(以下、絶縁層26という)となり、クラッド材10の第1の導電層11、第2の導電層12及び第3の導電層13はビルドアップ層27上の導電層となる。
次に、クラッド材10が貼り付けられた絶縁層26の表面にドライフィルム16を貼り付ける(図31)。これにより、クラッド材10の第3の導電層13の表面がドライフィルム16によって覆われた状態となる。そして、ドライフィルム16を露光、現像することによってその一部分を除去し、クラッド材10の第3の導電層の一部分13aを露出させる(図32)。
次に、ドライフィルム16をマスクとしてクラッド材10をエッチングし、絶縁層26の一部分を露出させる(図33)。露出した領域26aはビアホールの開口部となる。このとき、クラッド材10の第1の導電層11は1回目のエッチング工程ですでに除去され、絶縁層26上にはエッチング材料である第3の導電層13及びエッチングストップ材料である第2の導電層12が残っているので、これらをエッチング力の強いエッチング液を用いてエッチングすることにより、第3の導電層13及び第2の導電層12が完全に除去され、絶縁層26の表面が露出した状態となる。尚、このときのエッチング液としては、エッチング材料及びエッチングストップ材料の組み合わせに対して、以下のものを選択することが好ましい。すなわち、(エッチング材料/エッチングストップ材料)の組み合わせが(Cu/Al)の場合には酸性エッチング液(硫酸等)を、(Al/Cu)の場合にはアルカリエッチング液を、(Cu/Ni)の場合には硫酸+過酸化水素エッチング液、過硫酸アンモニウム、又はアルカリエッチング液を、(Ni/Cu)の場合には市販Ni剥離液を、(Cu/Pd),(Cu/Ag),(SUS/Pd),(SUS/Ag)のいずれかの場合には塩化第2鉄を、(Ag/SUS),(Cu/SUS)のどちらかの場合には硝酸第2鉄をそれぞれ用いることが好ましい。
次に、ドライフィルム16を剥離し(図34)、レーザー加工により、絶縁層26の露出した部分26aにビアホール17を形成する(図35)。ビアホール17は、コア基板11を貫通しているが、このときレーザーの入射側とは反対側の電極パターン(ここではコア基板25のビアホール上の電極パターン)がストッパーとして機能することから、この電極パターンがビアホール17の底部17aを構成することになる。ビアホール17の直径については、特に限定されないが、30〜200μm程度に設定することが好ましい。
次に、ビアホール17の内壁を含む露出面のほぼ全面に下地導電層18を形成する(図36)。下地導電層18の形成方法としては、無電解メッキ法、スパッタ法、蒸着法等を用いることが好ましい。下地導電層18は、その後に行う電解メッキの下地としての役割を果たすため、その厚みとしては非常に薄く、例えば数百オングストロームから3.0μmの範囲より適時選択すればよい。
次に、ドライフィルム19をビルドアップ層27の表面に貼り付ける(図37)。これにより、下地導電層18のほぼ全面がドライフィルム19で覆われた状態となる。そして、ドライフィルム19を露光、現像することにより、ビアホール17の開口部にあるドライフィルム19を除去する(図38)。残ったドライフィルム19は、その後に行う電解メッキのマスクとして用いられる。
次に、電解メッキ法によりドライフィルム19によって覆われていない領域に導電性材料20を成長させる(図39)。つまり、ビルドアップ層27の全面にではなく、ドライフィルム19によって覆われていない領域に導電性材料20を選択的に形成する。これにより、ビアホール17がほぼ完全に導電性材料20によって埋められた状態となる。電解メッキは、ビアホール17の内部が導電性材料20で完全に埋まるように行うことが好ましい。メッキ液の種類については適宜選択すればよく、例えば、導電性材料20を銅(Cu)とする場合には、メッキ液として硫酸銅を用いることができる。ビアホール17の内部に空洞が残るような場合には、ビアホール17の内部を導電性樹脂で埋めることが好ましい。空洞が残っていると、空洞内にめっき液等が残留し、これがビアホール17の腐食の原因となるからである。導電性樹脂の代わりに絶縁性樹脂を用いることも可能であるが、ビアホール17を介した上下層間の電気的接続を確実とするためには、導電性樹脂を用いることが好ましい。
次に、ドライフィルム19を剥離した後(図40)、ビルドアップ層27の表面と平行に導電性材料20を研磨し、全面を平坦化する(図41)。このとき、下地導電層18が除去され、さらに第3の導電層13の表面が僅かに研磨される程度に研磨を行うことにより、全面を確実に平坦とすることが可能となる。研磨は、化学的な研磨及びバフを用いた機械的な研磨のいずれか一方のみを用いても構わないが、これらを併用することが好ましい。特に、まず化学的な研磨を行った後、バフを用いた機械的な研磨を行えば、非常に高い平坦性を確保することが可能となる。
かかる研磨工程において、第3の導電層13の表面が大幅に研磨されると、第3の導電層13の厚みばらつきがやや大きくなる可能性があるが、導電性材料20が全面ではなく選択的に形成されていることから、導電性材料20の研磨に伴って第3の導電層13が研磨されたとしても、その研磨量は非常に僅かであり、このため厚みばらつきの増大も非常に僅かである。これに対し、仮にドライフィルム19を用いることなく全面に導電性材料20を形成した場合には、比較的厚い(例えば20μm)導電性材料20を全面的に研磨する必要があることから、第3の導電層13の最終的な厚みばらつきはかなり大きくなってしまう。本実施形態において、導電性材料20を形成すべきでない領域にドライフィルム19からなるマスクを形成したのは、この点を考慮したためである。
次に、ビルドアップ層27の表面に新しいドライフィルム21を再び貼り付ける(図42)。これにより、クラッド材10の第3の導電層13の表面がドライフィルム21によって覆われた状態となる。そして、ドライフィルム21を露光、現像してドライフィルム21をパターニングし、クラッド材10の第3の導電層13をそれぞれ部分的に露出させる(図43)。
次に、ドライフィルム21をマスクとしてクラッド材10の第3の導電層13及び第2の導電層12をエッチングする(図44)。これにより、第3の導電層13及び第2の導電層12がパターニングされ、相対的に薄い配線パターン(第2の配線パターン)が形成された状態となる。このとき、クラッド材10の第1の導電層11は1回目のエッチング工程ですでに除去されており、ビルドアップ層27上にはエッチング材料である第3の導電層13及びエッチングストップ材料である第2の導電層12が残っているので、これらをエッチング力の強いエッチング液を用いてエッチングすることにより、第3の導電層13及び第2の導電層12が完全にパターニングされる。尚、このときのエッチング液としては、2回目のエッチング工程のときと同じものを用いることができる。
その後、ドライフィルム21を剥離して、ビルドアップ層27に対する一連の加工が完了し、相対的に厚い配線パターン(第1の配線パターン)22、相対的に薄い配線パターン(第2の配線パターン)23及びビアホール上下の電極パターン24が形成された加工済みコア基板25が完成する(図45)。
以上説明したように、本実施形態によれば、同一層内に異なる厚みを有する配線パターンを形成することができるので、例えば、パターンの幅や厚みのばらつきが少ないことが必要な高周波回路用LCパターン及びインピーダンスマッチングの必要な通常の配線パターンについては、相対的に薄い第2の配線パターンで構成し、アスペクト比が高く導体断面積が比較的大きい(直流抵抗が低い)ことが必要なチョークコイル用Lパターンについては、相対的に厚い第1の配線パターンで構成し、これらを同一層内に形成することができ、各素子に求められる最適なパターン形状、幅や厚みのばらつきを任意に選択できる。すなわち、設計の自由度が高く、高密度実装に適したビルドアップ層を作製することができる。
また、本実施形態によれば、クラッド材をパターニングして相対的に厚い第1の配線パターンを予め形成した後、これをビルドアップ層となる熱硬化性樹脂シート上に貼り付け、その後、ビルドアップ層上のクラッド材をさらにパターニングして相対的に薄い第2の配線パターンを形成するので、サブトラクティブ法のみで配線パターンを形成することができる。そのため、サブトラクティブ法で加工するための設備があれば足り、アディティブ法で加工するための設備が全く不要となる。
さらにまた、本実施形態によれば、ビアホールの内部を導電性材料で埋める際に、導電性材料を形成する領域以外にマスクを形成して導電性材料を選択的に形成することから、研磨により生じる導電層の厚みばらつきが抑制することができ、導電層をサブトラクティブ法でパターニングして配線パターンを形成する場合に、そのパターン精度を大幅に向上させることが可能となる。また、選択的に形成した導電性材料の突起部分が主に研磨されることになるので、全面を研磨する場合に比べてそりが生じにくくなる。これにより、例えば、ビルドアップ層上に高周波回路用LC等の受動素子を形成した場合であっても、インピーダンスのばらつきを抑制することが可能となる。すなわち、本実施形態によれば、このときパターニングされる第3及び第2の導電層は、その厚みばらつきが非常に小さく抑えられていることから、高精度なパターニングを行うことが可能となる。したがって、これらのパターニングにより形成される第2の配線パターンの幅を所望の幅とすることが可能となる。
本発明は、以上説明した実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記各実施形態においては、ビアホールの内部を導電性材料で埋める際に、導電性材料を形成する領域以外にマスクを形成して導電性材料を選択的に形成したが、本発明において、導電性材料を形成すべきでない領域にマスクを形成することは必須でない。
また、上記実施形態においては、コア基板15の両面にクラッド材10A,10Bを貼り付け、これによりコア基板15の両面にそれぞれ第1及び第2の配線パターンを形成したが、どちらか一方にのみ形成してもよい。この場合のコア基板としては、片面に金属箔が貼り付けられたものを使用し、金属箔が貼り付けられていないほうの面にクラッド材を貼り付ける。この金属箔は、レーザー加工の際のストッピングとしての役割を果たし、電解メッキの際にビアホールの底部17aを構成するとともに、パターニングされて相対的に薄い配線パターンに加工される。尚、金属箔としては、銅箔を用いることが好ましく、その厚み(t1)としては1〜18μm程度に設定することが好ましい。導電層112,113を金属箔によって構成する場合、プリント配線板用として用いられる電解銅箔(硫酸銅水溶液中に銅を溶解イオン化したものを電着ロールにて連続的に電着して銅箔化したもの)または、圧延銅箔を使用すればその厚みばらつきを極めて小さくすることが可能である。また、必要に応じ、スェップ等の手法で銅箔の厚みを調整してもよい。
また、上記実施形態においては、クラッド材の一方の面をパターニングして相対的に厚い配線パターンを最初に形成した後、このクラッド材をコア基板上又はビルドアップ層上に貼り付け、その後、このクラッド材の他方の面をパターニングして相対的に薄い配線パターンを形成したが、これとは逆に、相対的に薄い配線パターンを最初に形成した後、相対的に厚い配線パターンを形成してもよい。この場合、最初にパターニングされるクラッド材の第1の導電層よりも第3の導電層の厚みのほうが薄いことが必要である。
また、上記実施形態においては、ドライフィルムを剥離した後に導電性材料を研磨しているが、ドライフィルムを剥離する前に、一旦、導電性材料を研磨しても構わない。すなわち、ドライフィルムが存在する状態で導電性材料を研磨する。このとき、ドライフィルム自体はほとんど研磨されないことから、導電性材料の表面はドライフィルムの表面と実質的に一致することになる。そして、ドライフィルムを剥離し、その後は、同じ方法を用いれば、上記各実施形態と同様の効果を得ることが可能となる。この方法を用いた場合には研磨工程が増えるものの、ドライフィルムが存在する状態で導電性材料を研磨することから、予め導電性材料の厚みがほぼ一定且つ薄く揃えられていることから、パターニングされる導電層、下地導電層及び導電性材料の厚みばらつきをよりいっそう低減することが可能となる。また、本発明において研磨工程は必ずしも必須ではない。ただし、導電性材料の厚みがほぼ一定に揃えられることから、パターニングされるコア材、下地導電層及び導電性材料の厚みばらつきをよりいっそう低減することが可能となる。
また、上記実施形態においては、レーザー加工によりビアホールを形成したが、これに限定されるものではなく、必要とされる研削厚み、研削幅(径)、研削レート等の諸条件を考慮して、例えば、ミリング、ドライブラスト、ウェットブラスト、ドリル等、最適な方法を取ればよい。
また、上記実施形態においては、電解メッキのマスクとしてパターニングされたドライフィルムを用いたが、ドライフィルムをパターニングする代わりに、スクリーン印刷法によって絶縁性材料を選択的に形成し、これをマスクとして用いることも可能である。
本発明の好ましい実施形態による製造方法の一工程(クラッド材の準備)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムの形成)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムのパターニング)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(クラッド材のパターンエッチング)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムの剥離)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(コア基板の準備)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(クラッド材の張り合わせ)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムの形成)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムのパターニング)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(クラッド材のエッチング)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムの剥離)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ビアホールの形成)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(下地導電層の形成)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムの形成)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムのパターニング)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(導電性材料の形成)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムの剥離)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(表面の研磨)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムの形成)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムのパターニング)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(導電層のパターンエッチング)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムの剥離)を示す略断面図であり、加工済みコア基板を示す図である。 配線パターンを対向パターンとした例を示す略平面図である。 配線パターンをミアンダ状のパターンとした例を示す略平面図である。 配線パターンをスパイラル状のパターンとした例を示す略平面図である。 配線パターンをヘリカル状のパターンとした例を示す略平面図である。 本発明の好ましい実施形態による製造方法の一工程(クラッド材の張り合わせ)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(樹脂付き金属箔の作製)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(加工済みコア基板の準備)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(樹脂付き金属箔の積層)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムの形成)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムのパターニング)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(クラッド材のエッチング)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムの剥離)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ビアホールの形成)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(下地導電層の形成)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムの形成)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムのパターニング)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(導電性材料の形成)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムの剥離)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(表面の研磨)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムの形成)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(ドライフィルムのパターニング)を示す略断面図である。 本発明の好ましい実施形態による製造方法の一工程(導電層のパターンエッチング)を示す略断面図である。 本発明の好ましい他の実施形態による製造方法の一工程(ドライフィルムの剥離)を示す略断面図であり、完成した多層基板を示す図である。
符号の説明
10 クラッド材
10A,10B クラッド材
11 コア基板
11 第1の導電層
11 第2の導電層
13 第3の導電層
13a 第3の導電層の一部分
14 ドライフィルム
14A,14B ドライフィルム
15 コア基板
15a コア基板の一部分
16 ドライフィルム
16A,16B ドライフィルム
17 ビアホール
17a ビアホールの底部
18 下地導電層
19 ドライフィルム
19A,19B ドライフィルム
20 導電性材料
21 ドライフィルム
21A,21B ドライフィルム
22 第1の配線パターン
23 第2の配線パターン
24 ビアホール状の電極パターン
25 加工済みコア基板
26 絶縁層(熱硬化性樹脂シート)
26a 絶縁層の一部分
27 ビルドアップ層(樹脂付き金属箔)

Claims (4)

  1. 積層された複数の絶縁層と、
    各絶縁層間に形成された配線パターンとを備え、
    前記配線パターンは、所定の厚みを有する第1の配線パターンと、前記第1の配線パターンよりも薄い第2の配線パターンを含み、
    前記第2の配線パターンは、互いにエッチングレートの異なる複数の導電層からなる積層構造を有しており、
    前記第1の配線パターンは、前記第2の配線パターンを構成するいずれかの導電層とエッチングレートの異なる導電層からなる単層構造を有しており、
    前記第1の配線パターンは所定の絶縁層に埋め込まれており、前記第2の配線パターンは前記所定の絶縁層の表面に形成されていることを特徴とする多層基板。
  2. 前記第2の配線パターンは、
    前記絶縁層上に設けられた第2の導体層と、
    前記第2の導体層に積層され、前記第2の導体層よりもエッチングレートの高い第1の導体層と、
    からなる積層構造を有していることを特徴とする請求項1に記載の多層基板。
  3. 第2の導電層と、それぞれ前記第2の導電層の一方及び他方の面に形成され、前記第2の導電層とエッチングレートの異なる第1及び第3の導電層とを有し、前記第1及び第2の導電層の合計膜厚が前記第3の導電層の膜厚よりも薄いクラッド材を用意する工程と、
    前記第2の導電層をストッパとして前記第3の導電層をパターニングすることにより第1の配線パターンを形成する工程と、
    前記第1の配線パターンが多層基板の一部を構成する絶縁層に埋め込まれるよう、前記クラッド材を前記絶縁層に貼り付ける工程と、
    前記第1及び第2の導電層をパターニングすることにより、前記絶縁層の表面に第2の配線パターンを形成する工程と、を備えることを特徴とする多層基板の製造方法。
  4. 前記第1の導体層は、前記第2の導体層よりもエッチングレートが高いことを特徴とする、請求項3に記載の多層基板の製造方法。
JP2004269706A 2004-09-16 2004-09-16 多層基板及びその製造方法 Active JP4079927B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004269706A JP4079927B2 (ja) 2004-09-16 2004-09-16 多層基板及びその製造方法
TW094131398A TW200618705A (en) 2004-09-16 2005-09-13 Multilayer substrate and manufacturing method thereof
US11/229,394 US7868464B2 (en) 2004-09-16 2005-09-15 Multilayer substrate and manufacturing method thereof
CN 200510103151 CN1767719B (zh) 2004-09-16 2005-09-16 多层基板及其制造方法
CN201010250296.4A CN101896036B (zh) 2004-09-16 2005-09-16 多层基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004269706A JP4079927B2 (ja) 2004-09-16 2004-09-16 多層基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006086339A JP2006086339A (ja) 2006-03-30
JP4079927B2 true JP4079927B2 (ja) 2008-04-23

Family

ID=36164589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004269706A Active JP4079927B2 (ja) 2004-09-16 2004-09-16 多層基板及びその製造方法

Country Status (2)

Country Link
JP (1) JP4079927B2 (ja)
CN (1) CN1767719B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
EP2284882B1 (en) * 2008-06-06 2013-07-10 National University Corporation Tohoku University Multilayer wiring board
JP5062533B2 (ja) * 2008-08-01 2012-10-31 新光電気工業株式会社 配線基板の製造方法
JP4888736B2 (ja) 2008-08-29 2012-02-29 Tdk株式会社 配線基板の製造方法
JP5429890B2 (ja) * 2008-12-10 2014-02-26 国立大学法人九州工業大学 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
CN103906378B (zh) * 2012-12-28 2017-02-08 深南电路有限公司 承载大电流的电路板的制作方法及承载大电流的电路板
US9631279B2 (en) * 2014-05-19 2017-04-25 Sierra Circuits, Inc. Methods for forming embedded traces
JP6550260B2 (ja) * 2015-04-28 2019-07-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR102321438B1 (ko) * 2017-07-28 2021-11-04 엘지이노텍 주식회사 인쇄회로기판

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1162867B1 (en) * 1999-10-26 2006-04-05 Ibiden Co., Ltd. Multilayer printed wiring board and method of producing multilayer printed wiring board
CN1209948C (zh) * 2002-07-17 2005-07-06 威盛电子股份有限公司 嵌埋有ic芯片与无源元件的整合式模块板及其制作方法

Also Published As

Publication number Publication date
JP2006086339A (ja) 2006-03-30
CN1767719A (zh) 2006-05-03
CN1767719B (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
US7868464B2 (en) Multilayer substrate and manufacturing method thereof
KR100834591B1 (ko) 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판
WO2015199116A1 (ja) プリント配線板、電子部品及びプリント配線板の製造方法
JP2007142403A (ja) プリント基板及びその製造方法
JP2007134364A (ja) 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置
JP2009260204A (ja) プリント基板およびその製造方法
CN1767719B (zh) 多层基板及其制造方法
WO2018110437A1 (ja) 配線基板、多層配線基板、及び配線基板の製造方法
JP2009283739A (ja) 配線基板および配線基板の製造方法
KR20140057861A (ko) 인쇄회로기판 제조 방법
JP4034772B2 (ja) 多層基板及びその製造方法
JP4480548B2 (ja) 両面回路基板およびその製造方法
JP4034771B2 (ja) 多層基板及びその製造方法
JP2007208229A (ja) 多層配線基板の製造方法
JP4738895B2 (ja) ビルドアップ型多層フレキシブル回路基板の製造方法
JP2005045187A (ja) 回路基板の製造方法、回路基板および多層回路基板
JP2000124031A (ja) 厚膜プリントコイルおよびその製造方法
JP2009146926A (ja) 多層配線板及びその製造方法
JP2009026898A (ja) 多層プリント配線板の製造方法、多層プリント配線板
JP2003264368A (ja) 多層電気配線回路基板及びその製造方法
JPH10290544A (ja) 厚膜プリントコイルおよびその製造方法
JP2014067791A (ja) 印刷配線板の製造方法
JP4736251B2 (ja) フィルムキャリア及びその製造方法
JP4492071B2 (ja) 配線基板の製造方法
JP2023155032A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4079927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140215

Year of fee payment: 6