CN1209948C - 嵌埋有ic芯片与无源元件的整合式模块板及其制作方法 - Google Patents

嵌埋有ic芯片与无源元件的整合式模块板及其制作方法 Download PDF

Info

Publication number
CN1209948C
CN1209948C CNB02126130XA CN02126130A CN1209948C CN 1209948 C CN1209948 C CN 1209948C CN B02126130X A CNB02126130X A CN B02126130XA CN 02126130 A CN02126130 A CN 02126130A CN 1209948 C CN1209948 C CN 1209948C
Authority
CN
China
Prior art keywords
chip
substrate
passive component
integrated module
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB02126130XA
Other languages
English (en)
Other versions
CN1395461A (zh
Inventor
何昆耀
宫振越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNB02126130XA priority Critical patent/CN1209948C/zh
Publication of CN1395461A publication Critical patent/CN1395461A/zh
Application granted granted Critical
Publication of CN1209948C publication Critical patent/CN1209948C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种嵌埋有IC芯片与无源元件的整合式模块板，包括有一包含有多个大开口以及小开口的基板，其中该小开口内设置有一无源元件。一第一粘性胶膜将该基板的底部粘接至一散热基板上，以构成一整合式模块板。一IC芯片的底部藉由一第二粘性胶膜而粘贴于该整合式模块板的大开口内。一介电填充层覆盖该整合式模块板的整个表面，且填满该整合式模块板的表面上的所有空隙。

Description

嵌埋有IC芯片与无源元件的整合式模块板及其制作方法
                         技术领域
本发明涉及一种整合式模块板(moduled board)及其制作方法，特别涉及一种类似开口向下的塑料焊球阵列(Cavity-Down Plastic Ball Grid Array，CD-PBGA)或含有各式开口的模块化(moduled)基板及其制作方法，可将各式IC芯片与各种无源元件整合于模块化基板内。
                         背景技术
电子构装包括集成电路(IC)芯片的粘结固定、电路连线、结构密封、与电路板的接合、系统组合、以及产品完成之间的所有工艺，其目的为组合完成IC芯片与必要的电路零件，以实现传递电能与电路信号、提供散热途径、承载与结构保护等功能。
一般而言，电子构装技术可以四个不同的组装层次区分：第一层次是指将IC芯片粘结于一个封装基板，并完成其中的电路连线与密封保护的工艺；第二层次是指将封装体以及其他电子组件结合于一电路板上；第三层次则指将多个电路板组装于一主板上成为一次系统；第四层次则为将多个次系统组合成为一完整的电子产品。
随着IC芯片的集成度提高而使芯片的输出输入的插脚数增加，因此各种高密度的IC封装基板不断开发出来，其中开口向下的塑料焊球阵列(Cavity Down-Plastic Ball Grid Array，CD-PBGA)的封装基板就是一例，其乃将IC芯片粘贴至此基板的开口内，并利用引线键合技术将IC芯片电连接至此基板表面的键合接头(bonding finger)上，接着此封装基板会以开口向下的方式与电路板结合。另外，散热元件装置在此封装基板的上方，而且无源元件需另行于电路板进行组装程序。
现有工艺会遭遇以下的问题：第一，IC芯片封装工艺、无源元件的组装程序以及表面粘接技术(surface mount technology，SMT)等步骤必须分别进行，因此总体产品因流程较长因而优良率较低，且封装工艺的成本花费极高。第二，在无法整合无源元件的组装以及SMT工艺的情况下，整个产品的厚度无法降低，不能符合当前技术的“轻、薄、短、小”的趋向。第三，为了达到散热效果，须额外在主板上提供一个热沉(heat sink)/风扇(fan)元件以及一电磁波干扰(Electro-Magnetic Interference，EMI)屏蔽板以提高电气特性表现，这会进一步增加总体工艺成本。第四，由于IC芯片、无源元件以及散热元件无法同时整合于基板上，因此产品的布局电路线太长而影响到其电性品质。
因此，如何将IC芯片、无源元件以及散热元件的工艺同时整合于模块化基板上以解决上述的问题，成为当前亟需探讨的重要课题。
                         发明内容
本发明的主要目的在于提供一种整合式模块板，由散热基板与类似CD-PBGA或含各式开孔的基板所粘贴而成，且将IC芯片以及无源元件嵌埋于整合式模块板中，故可直接于整合式模块板上进行多层内连线工艺，以解决现有技术产生的问题。
本发明优选实施例的整合式模块板，包括有：一开口向下的基板如塑料焊球阵列(CD-PBGA)基板或含有各式开口的基板，其包含有多个贯穿的大开口以及小开口，其中该小开口内设置有无源元件；一散热基板，设置于该基板的底部；一第一粘性胶膜，将该基板的底部粘接至该散热板上；至少一有源IC芯片，该IC芯片的底部藉由一第二粘性胶膜而粘贴于该散热片上的基板的大开口内；以及一介电填充层，覆盖该整合式模块板的整个表面，且填满该基板的表面上及开口内的所有空隙；并且，可直接于该介电填充层上进行多层内连线工艺，使IC芯片、无源元件及基板相互电连接。
根据上述目的，本发明的特征在于，将散热基板与开孔基板直接粘贴而成为一种整合式模块板，且将IC芯片以及无源元件嵌埋于整合式模块板中，故可直接于整合式模块板上进行多层内连线工艺，以取代现有技术的键合、无源元件组装以及散热风散组装等步骤，进而达到简化构装基板的制作流程、提高产品的优良率、降低构装工艺成本等目的。
本发明的另一特征在于，藉由粘性胶膜将IC芯片以及无源元件粘贴于整合式模块板的开口内，可不使用表面粘接技术(SMT)及回焊(Reflow)等制作流程，并降低制作成本。
本发明的再一特征在于，藉由IC芯片以及无源元件的高度整合来控制整合式模块板的厚度，可有效降低产品的体积。
本发明的又一特征在于，将各个IC芯片、无源元件之间的信号传输距离拉近，可以大幅提高产品的电性表现。
本发明的又一特征在于，将各个IC芯片、无源元件之间的信号传输距离拉近，并根据电路设计的完成程度，可能是一模块化的次系统。
本发明的又一特征在于，将各个IC芯片、无源元件之间的信号传输距离拉近，并根据电路设计的完成程度，可能是一高整合度模块化的系统功能主板。
根据本发明的一个方面，提供一种嵌埋有IC芯片与无源元件的整合式模块板的制作方法，包括有下列步骤：提供一基板，其包含有至少一贯穿的大开口以及至少一小开口，其中该小开口内设置有一无源元件；提供一散热板；提供一第一粘性胶膜，以将该基板的底部粘接至该散热板上；提供至少一IC芯片；提供一第二粘性胶膜，以将该IC芯片的底部粘贴于该散热板上且位于该基板的大开口内；以及形成一介电填充层，以覆盖该基板的整个表面，且填满该基板的表面上及各开口内的所有空隙；形成多个微孔于该介电填充层内，以暴露该IC芯片、该无源元件以及该基板的部分表面；形成至少一层导线结构于该介电填充层表面，使该IC芯片、该无源元件以及该基板电连接。
                         附图说明
图1至图9显示本发明实施例的整合式模块板的制作方法的剖面示意图。
附图中的附图标记说明如下：
IC芯片～12；金属垫～14；对位标记～17；电气测试金属凸块～16；第二粘性胶膜～18；开孔基板～22；无源元件～24；无源元件粘着层～25；金属垫～26；对位标记～27；第一粘性胶膜～28；整合式模块化基板～30；散热板～31；空隙～34；介电填充层～36；微孔～38、43；第一金属层～40；第一金属导线～40A；介电层～42；第二金属层～44；第二金属导线～44A；遮蔽层～46；焊球～48。
                       具体实施方式
为让本发明的上述和其他目的、特征、和优点能更清楚易懂，下文特举出优选实施例，并配合附图，作详细说明如下：
实施例
本发明提供一种类似开口向下的塑料焊球阵列(CD-PBGA)或含多个开孔的模块化基板及其制作方法，是将无源元件直接制作于该基板上，并将该基板与散热板粘接而构成一个整合式模块板，再将IC芯片粘接于整合式模块板的开口内。接着可进行多层内连线工艺，使IC芯片与无源元件能够电连接至整合式模块板，而直接应用或依需求另外设计连接至表面焊球阵列，使此整合式模块板以开口向下的方式与其他电路板结合。因此，依据IC芯片的数量以及模块化工艺的应用变化，本发明的整合式模块板可视为一种模块化构件、一种多芯片模块(MCM)基板或一种主板(main board)，可应用在电子构装技术的各个不同的组装层次中。
请参阅第1至9图，其显示本发明实施例的模块化基板的制作方法的剖面示意图。
如图1所示，本发明的整合式模块化基板30由一基板22、一第一粘性胶膜28以及一散热基板31所组成。基板22包含有多个大开口19以及小开口21，其中大开口19的位置是用来放置IC芯片，小开口21的位置是用来放置无源元件(例如：电阻、电容、感应器)，至于大开口19与小开口21的形状与数目可依据实际需要作适当变化，在此不加以限制。在优选实施例中，基板22表面上包含有多个金属垫26、对位标记27(alignment mark)以及无源元件24，其中无源元件24藉由一粘着层25而粘贴于小开口21中；无源元件也可因不同技术应用以嵌入(Embedded)方式形成于各不同层的基板结构中。至于基板22内部的导电线路结构则可设计成各种样式，于此不加以撰述。第一粘性胶膜28用来接合基板22以及散热元件31，其材料可采用导电胶膜，其内部的孔洞中填充有导电胶。散热板31可具有EMI屏蔽效果，且散热板31的材料主要为散热铜片。
如图2所示，利用第一粘性胶膜28将基板22的底部粘贴于散热板31上，则可成为一个整合式模块化基板30，其表面上仍保留有用来放置IC芯片的大开口19。
如图3所示，提供至少一IC芯片12，其表面上设置有多个金属垫14、电气测试金属凸块16以及对位标记17(alignment mark)。然后，利用一第二粘性胶膜18将IC芯片12的底面粘贴于大开口19内的整合式模块化基板30上，而且IC芯片12与整合式模块化基板30之间的空隙会形成一沟槽34。在优选实施例中，IC芯片12的厚度约略与基板22的高度相同，有利于后续的模块化工艺整合。第二粘性胶膜18可采用一般的胶带、环氧基玻纤布胶(epoxy-based prepreg)、含导电颗粒胶膜或金属导电膏等等。
接着，对IC芯片12以及无源元件24进行密封保护。如图4所示，于整合式模块化基板30的整个表面上覆盖一介电填充层36，并使其填满IC芯片12周围的空隙34以及无源元件24周围的空隙。介电填充层36的制作方法有两种方式可供选择，第一种方式是先将树脂(epoxy)材料流入空隙34内，再于上述的材料上覆盖一层介电(dielectric)材料，第二种方式则是同时提供树脂材料以及介电材料，此时树脂材料亦会流入空隙34内。
接着，进行IC芯片12以及无源元件24的对外连接导线工艺。如图5所示，利用激光钻孔(laser drilling)、等离子体蚀刻或是光刻等方法，于介电填充层36中形成多个微孔38(micro via)，分别暴露出电气测试金属凸块16、金属垫26与无源元件24的表面。然后，如图6所示，利用溅射(sputtering)、气相沉积(vapor deposition)、电镀(plating)或是印刷(printing)方式，于整合式模块化基板30的整个表面上沉积一第一金属层40，以使第一金属层40覆盖介电填充层36，并使第一金属层40填满所有的微孔38。随后，如图7所示，利用光刻与蚀刻工艺，将第一金属层40定义形成多个导线图案，以完成第一金属导线40A的制作。
接下来，继续进行第二层的对外连接导线工艺。如图8所示，依据上述相同的连接导线工艺，依序制作一介电层42、微孔43、第二金属层44等等，便可于第一金属导线40A的上方形成多个导线图案，便完成第二金属导线44A的制作。于第二金属导线44A上定义形成一遮蔽层，曝露某些用以对外连接的第二金属位置，如此便可直接应用。
或依需求另外设计，于第二金属导线44A上进行阵列焊球(solder ball)工艺。如图9所示，可利用网印或是沉积光刻方式，先于第二金属导线44A上定义形成一遮蔽层46，以暴露出焊球48的预定位置的第二金属导线44A，然后在预定位置上进行锡膏的涂布，再将焊球48放置于每个预定位置上，最后藉由焊锡回焊(reflow)步骤便可使焊球48固定在整合式模块化基板30的表面上。其后则可将此整合式模块化基板30以开口向下的方式与任一种电路板结合。
由上述说明可知，本发明的整合式模块化基板30由散热基板31与含开孔的基板22所粘贴而成，且将IC芯片12以及无源元件24嵌埋于整合式模块化基板30中，因此可直接于整合式模块化基板30上进行多层内连线工艺，以取代现有技术的键合、注胶、无源元件组装以及散热风散组装等步骤。因此，本发明亦可视为一种系统整合型封装技术(SIP或称SOP)，其乃将系统中不同功能的芯片整合于一个模块化封装产品中，可大幅缩小后续PCB板所需的面积，并减少无源元件的组装成本。
相较于现有技术，本发明的整合式模块化基板30及其制作方法具有以下优点：第一，IC芯片12以及无源元件24直接粘贴于整合式模块化基板30的大开口19与小开口21中，如此可简化模块化流程，并降低模块化成本。第二，经电气测试完成IC芯片12的电气测试金属凸块16直接藉由第一金属导线40A以及第二金属导线44A而电连接，当设计选择连接至焊球48时，亦方便于后续IC芯片12的电性测试。第三，同时将IC芯片12以及无源元件24嵌埋于整合式模块化基板30中，可藉由整合元件的设置高度来控制整合式模块化基板30的厚度，因此可有效降低模块化产品的体积。第四，此种模块化方式可将各个IC芯片12以及无源元件24之间的信号传输距离拉近，以大幅提高产品的电性表现。第五，本发明方法可省略键合、无源元件组装以及散热风散组装等步骤，故可达到提高模块化产品的优良率、降低模块化工艺成本等目的。本发明的整合式模块板可为模块化的封装产品(包括单芯片或多芯片)、次系统电路板或是具有系统功能的主板。
虽然本发明已以一优选实施例公开如上，但是其并非用以限定本发明，在不脱离本发明的精神和范围内，本领域技术人员应当可作些许的更改与润饰，因此本发明的保护范围应当以所附权利要求所定义的为准。

Claims (13)

1.一种嵌埋有IC芯片与无源元件的整合式模块板，包括有：
一基板，其包含有至少一贯穿的大开口以及至少一小开口，其中该小开口内设置有一无源元件；
一散热板，设置于该基板的底部；
一第一粘性胶膜，将该基板的底部粘接至该散热板上；
至少一IC芯片，该IC芯片的底部藉由一第二粘性胶膜而粘贴于该散热板上且位于该基板的大开口内；
一介电填充层，覆盖该基板的整个表面，且填满该基板的表面上及各开口内的所有空隙，其中该介电填充层内具有多个微孔，以暴露该IC芯片、该无源元件以及该基板的部分表面；以及
至少一层导线结构，形成于该介电填充层表面，使该IC芯片、该无源元件以及该基板电连接。
2.如权利要求1所述的嵌埋有IC芯片与无源元件的整合式模块板，其中该无源元件藉由一粘接层而粘贴于该基板的小开口内。
3.如权利要求1所述的嵌埋有IC芯片与无源元件的整合式模块板，其中该IC芯片的表面上包含有多个金属垫以及多个电气测试金属凸块，其中该电气测试金属凸块制作于该金属垫表面上。
4.如权利要求1所述的嵌埋有IC芯片与无源元件的整合式模块板，另包含有多个焊球，其以阵列的形式形成于该导线结构的表面上。
5.如权利要求1所述的嵌埋有IC芯片与无源元件的整合式模块板，其中该第一粘性胶膜为导电胶膜。
6.如权利要求1所述的嵌埋有IC芯片与无源元件的整合式模块板，其中该介电填充层包含有一树脂材料以及一介电材料。
7.一种嵌埋有IC芯片与无源元件的整合式模块板的制作方法，包括有下列步骤：
提供一基板，其包含有至少一贯穿的大开口以及至少一小开口，其中该小开口内设置有一无源元件；
提供一散热板；
提供一第一粘性胶膜，以将该基板的底部粘接至该散热板上；
提供至少一IC芯片；
提供一第二粘性胶膜，以将该IC芯片的底部粘贴于该散热板上且位于该基板的大开口内；以及
形成一介电填充层，以覆盖该基板的整个表面，且填满该基板的表面上及各开口内的所有空隙；
形成多个微孔于该介电填充层内，以暴露该IC芯片、该无源元件以及该基板的部分表面；
形成至少一层导线结构于该介电填充层表面，使该IC芯片、该无源元件以及该基板电连接。
8.如权利要求7所述的嵌埋有IC芯片与无源元件的整合式模块板的制作方法，其中该无源元件藉由一粘接层而粘贴于该基板的小开口内。
9.如权利要求7所述的嵌埋有IC芯片与无源元件的整合式模块板的制作方法，其中该IC芯片的表面上包含有多个金属垫以及多个电气测试金属凸块，其中该电气测试金属凸块制作于该金属垫表面上。
10.如权利要求7所述的嵌埋有IC芯片与无源元件的整合式模块板的制作方法，其中更包含形成多个焊球，以阵列排列于该导线结构的表面上。
11.如权利要求7所述的嵌埋有IC芯片与无源元件的整合式模块板的制作方法，其中该第一粘性胶膜为导电胶膜。
12.如权利要求7所述的嵌埋有IC芯片与无源元件的整合式模块板的制作方法，其中该介电填充层的制作方法是先提供一树脂材料以填满该基板表面上及各开口内的空隙，然后再提供一介电材料覆盖该基板的整个表面。
13.如权利要求7所述的嵌埋有IC芯片与无源元件的整合式模块板的制作方法，其中该介电填充层的制作方法是同时提供一树脂材料以及一介电材料，以填满基板表面上及各开口内的空隙，并覆盖该基板的整个表面。
CNB02126130XA 2002-07-17 2002-07-17 嵌埋有ic芯片与无源元件的整合式模块板及其制作方法 Expired - Lifetime CN1209948C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB02126130XA CN1209948C (zh) 2002-07-17 2002-07-17 嵌埋有ic芯片与无源元件的整合式模块板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB02126130XA CN1209948C (zh) 2002-07-17 2002-07-17 嵌埋有ic芯片与无源元件的整合式模块板及其制作方法

Publications (2)

Publication Number Publication Date
CN1395461A CN1395461A (zh) 2003-02-05
CN1209948C true CN1209948C (zh) 2005-07-06

Family

ID=4745731

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02126130XA Expired - Lifetime CN1209948C (zh) 2002-07-17 2002-07-17 嵌埋有ic芯片与无源元件的整合式模块板及其制作方法

Country Status (1)

Country Link
CN (1) CN1209948C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
JP4079927B2 (ja) * 2004-09-16 2008-04-23 Ｔｄｋ株式会社 多層基板及びその製造方法
CN101179066B (zh) * 2006-11-10 2010-05-12 全懋精密科技股份有限公司 芯片嵌埋式封装结构
WO2013037102A1 (zh) * 2011-09-13 2013-03-21 深南电路有限公司 芯片埋入基板的封装方法及其结构
CN103794514A (zh) * 2012-10-29 2014-05-14 欣兴电子股份有限公司 封装载板的制造方法
CN105140198B (zh) * 2014-05-29 2017-11-28 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构及其制造方法
CN104812165A (zh) * 2015-05-08 2015-07-29 林梓梁 一种嵌入式电路板贴片结构及其生产方法
CN108962839B (zh) * 2017-05-26 2021-02-19 欣兴电子股份有限公司 封装结构
CN107611114B (zh) * 2017-07-31 2020-03-10 华为技术有限公司 一种嵌入式基板
CN108039324B (zh) * 2017-11-09 2019-12-06 西安华为技术有限公司 一种封装模块及其形成方法
JP6977588B2 (ja) * 2018-01-30 2021-12-08 昭和電工マテリアルズ株式会社 半導体装置の製造方法及び接着フィルム
CN109461715A (zh) * 2018-09-29 2019-03-12 南京中感微电子有限公司 一种多管芯封装体
CN113438831B (zh) * 2021-06-03 2022-08-09 中国电子科技集团公司第三十八研究所 一种任意层互联内埋芯片微波多功能组件及其制造方法

Also Published As

Publication number Publication date
CN1395461A (zh) 2003-02-05

Similar Documents

Publication Publication Date Title
US6972964B2 (en) Module board having embedded chips and components and method of forming the same
US6865089B2 (en) Module board having embedded chips and components and method of forming the same
KR102332362B1 (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
EP1734800B1 (en) Technique for manufacturing an overmolded electronic assembly
KR101535223B1 (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
CN1215557C (zh) 半导体器件
CN1209948C (zh) 嵌埋有ic芯片与无源元件的整合式模块板及其制作方法
US7229850B2 (en) Method of making assemblies having stacked semiconductor chips
US20200375033A1 (en) System-in-package including opposing circuit boards
CN1846308A (zh) 微电子封装方法和装置
CN104428892A (zh) 用于基板核心层的方法和装置
CN1547771A (zh) 带内插器的高性能、低成本微电子电路封装
US8186042B2 (en) Manufacturing method of a printed board assembly
US5796038A (en) Technique to produce cavity-up HBGA packages
CN101777542B (zh) 芯片封装构造以及封装方法
US6256874B1 (en) Conductor interconnect with dendrites through film and method for producing same
CN1914727A (zh) 电子零部件及其制造方法
CN2569346Y (zh) 嵌埋有ic芯片与无源元件的整合式模块板
TWI741574B (zh) 內埋線路板及其製造方法
CN112349696B (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
CN1173399C (zh) 具溢胶防止装置的半导体封装件
CN1661797A (zh) 可嵌埋电子组件的半导体构装散热件结构
CN111933623A (zh) 一种基于基板侧面焊盘的封装互连结构及方法
US20190363047A1 (en) Fan-out connections of processors on a panel assembly
TWI769010B (zh) 異質基板結構及其製作方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050706

CX01 Expiry of patent term