CN112349696B - 一种lcp封装基板、制造方法及多芯片系统级封装结构 - Google Patents

一种lcp封装基板、制造方法及多芯片系统级封装结构 Download PDF

Info

Publication number
CN112349696B
CN112349696B CN202011039804.4A CN202011039804A CN112349696B CN 112349696 B CN112349696 B CN 112349696B CN 202011039804 A CN202011039804 A CN 202011039804A CN 112349696 B CN112349696 B CN 112349696B
Authority
CN
China
Prior art keywords
layer
patterned metal
lcp
chip
metal circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011039804.4A
Other languages
English (en)
Other versions
CN112349696A (zh
Inventor
戴广乾
笪余生
易明生
高阳
徐诺心
谢国平
龚小林
董东
徐榕青
束平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 29 Research Institute
Original Assignee
CETC 29 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 29 Research Institute filed Critical CETC 29 Research Institute
Priority to CN202011039804.4A priority Critical patent/CN112349696B/zh
Publication of CN112349696A publication Critical patent/CN112349696A/zh
Application granted granted Critical
Publication of CN112349696B publication Critical patent/CN112349696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种LCP封装基板、制造方法及多芯片系统级封装结构，所述LCP封装基板包括：从表面至底面分布的n层图形化金属线路层；第二层图形化金属线路层的最外围至少一条边上，分布有所述LCP封装基板对外二次级联I/O焊接用焊盘或图形；位于相邻图形化金属线路层之间的绝缘介质层；第二层图形化金属线路层和第三层图形化金属线路层之间的绝缘介质层，由LCP基板和非LCP材料基板构成；位于第一层图形化金属线路层和第二层图形化金属线路层之间的绝缘介质层中的多个盲槽；位于相邻图形化金属线路层之间的多个盲孔。本发明实现了一种能够满足多芯片、高气密要求、高电磁屏蔽、高可靠互联的系统级封装要求的近气密封装结构的LCP封装基板。

Description

一种LCP封装基板、制造方法及多芯片系统级封装结构
技术领域
本发明涉及集成电路、芯片封装技术领域，尤其是一种LCP封装基板、制造方法及多芯片系统级封装结构，用于面向射频、微波、毫米波等高频应用的高可靠系统级封装。
背景技术
随着半导体及集成电路技术进步，系统集成要求进一步提升，当前的电子电路设计和制造，都朝着尺寸更小、集成密度更高方向发展，相当大的工作都在多芯片封装领域进行。在先进的封装形式中，通过SIP技术，将多个射频(RF)芯片、数字集成电路(IC)芯片、微小型片式元器件等，组装在封装基板上，然后集成于一个封装体中。这种多芯片的封装形式，缩短了芯片之间的引脚距离，大大提高了封装密度，一定程度可以满足系统级封装的需求。
根据封装基板材料的不同，封装方式通常又可分为两种：一种是采用具有空腔结构的多层陶瓷封装，另一种是采用多层PCB基板作为芯片衬底材料的塑料封装。
陶瓷封装基板具有高集成密度、高可靠性、高气密性、高热导率、优良的耐腐蚀性等优点。但受制于陶瓷材料与PCB电路板材料的热失配，无法进行大尺寸的封装，同时陶瓷封装存在制造成本极高的问题。
塑料封装基板具有成本低，工艺相对简单，互联密度较高的特点，且可通过BGA等形式，实现与PCB母板的二次高密度互联。其最大不足是普通PCB材料吸湿率高、阻挡水汽性能较差，无法做到气密封装；同时受限一般树脂材料的介电特性(介电常数、介质损耗)，无法应用于射频/微波传输。这些不足限制了塑料封装在高可靠、高性能芯片封装中的应用，目前其主要应用领域是消费类电子。
液晶聚合物(LCP)材料，由于具有优异的介电传输特性，极低的吸湿率、透水性和氧透过率，与铜匹配的平面热膨胀系数，高的耐热性和耐化学腐蚀性等突出优点，契合了射频/微波芯片对封装基板材料的严苛要求，是高可靠、高性能芯片封装应用领域潜力巨大、应用前景广阔的新一代基板材料。
中国专利CN106486427A、CN206259334U，公开了一种基于LCP基板的封装外壳及制备方法，以LCP基板作为芯片安装的衬底层，辅以芯片组装、金属围框、盖板焊接等技术，提供一个芯片气密封装的解决方案。该封装形式中，没有给出作为封装基板的具体结构和制造方法；其封装形式缺少对外互联接口，无法实现封装体的二次级联；LCP基板不具备电路分区特征，无法为多芯片复杂系统提供的良好电磁屏蔽基础，电路串扰问题难以规避。
中国专利CN102593077A，公开了一种液晶聚合物的封装结构，采用高熔点LCP复合盖板和低熔点LCP管壳热熔组合在一起，形成一种用于芯片气密封装的结构。该封装结构过于简单，没有涉及基板的具体结构特征和实现方法。
中国专利CN104282632B，公开了一种基于LCP基板的封装外壳及制备方法，利用LCP多层基板为载板，进行芯片的气密封装。其将LCP封装基板结构，按照表面密封层、芯片安装层、焊接层、互联层等进行划分，对各个组成结构特征进行限定，并提供了一种实现方法。在该基板结构中，线路互联层的孔，位于芯片密封区的四周，由于通孔的存在，芯片的外围是非气密的，这种基板结构，减少了基板的有效气密封装区域，对各层的线路互联设计有一定限制；其表面层定义为密封区，与内层键合层分开设计，电气互不连接或仅有接地连接，此种结构只适合单颗芯片的简单封装，不适用多芯片封装、多电磁屏蔽要求的复杂的系统级应用场合。而且，其公开的实现方法，采用的是多次叠层、热压的方式制作。LCP粘接膜材料本质是热塑性的，理论上无法进行多次层压的操作，故该结构的工艺实现实际还是非常困难、不现实的。
中国专利CN107324273B，公开了一种基于LCP多层堆叠技术的MEMS器件的封装方法，采用多层LCP堆叠层压方式制备MEMS器件所用的盖帽，将LCP材料直接应用于单芯片的塑料封装。在该发明中，LCP材料仅起到封装盖帽的作用，应用领域不涉及封装基板，也无法进行布线设计。
中国专利CN102683220B，公开了一种制作多层有机液晶聚合物基板结构的方法，可同时将有源和无源器件埋置到多层液晶聚合物基板中，实现芯片的气密封装。其利用倒装焊技术将带有凸点的有源器件连接到LCP基板上，然后对LCP粘接膜开窗，层压，最后通过金属化通孔进行互联，最终形成封装结构体。此种封装结构，采用芯片内埋基板的制造路线，主要面向单芯片封装，对高电磁屏蔽要求的多芯片封装应用不适用；基板的互联孔通过一次钻孔金属化制作完成，基板互联功能简单，无法满足多芯片封装所需的复杂互联要求。
中国专利CN106252339B，公开了一种高密度射频多芯片封装结构，采用多层基片和壳体作为载体，将多个芯片和器件以在垂直方向上堆叠进行三维高密度混合集成。该种多芯片的封装，本质是多芯片封装体形式的混合集成，电磁屏蔽性能有限，且涉及多温度梯度及焊料的选择，工艺实现性困难。
中国专利CN103165479B，公开了一种多芯片系统级封装结构的制作方法，通过多芯片垂直堆叠的方式，将多个芯片集成于转接板上，形成系统封装的结构。该结构适用于IC芯片的高密度集成，但对多射频芯片的电磁屏蔽要求，则不再适用。
中国专利CN103930989B，公开了一种射频层叠封装电路，通过两个射频封装体的垂直堆叠，形成了射频层叠封装(PoP)电路的两级封装。该种结构封装体，没有详细涉及单个封装体内芯片的电磁屏蔽问题，且基板功能简单，基板结构方面也没有具体描述。
美国专利US2019/0080817Al，公开了一种LCP树脂多层基板的制造方法，通过特殊的LCP膏料，作为LCP多层基板粘合层和厚度调整层，可以起到提高平整度，避免缺胶引起的翘曲等制造问题。该基板结构的互联孔，采用导电浆料填充制作，由于导电浆料的粘接剂成分，高温下会有挥发造成基板起层、鼓泡甚至爆板风险，此种方式制作的基板，无法承受高温应用场合。且LCP膏料与LCP层、LCP膏料与导电浆料的附着力，理论比常规LCP粘接膜层压方法要差很多。此种方式制作的多层LCP基板，不适用高互联孔可靠性的射频芯片封装应用场合。
现有已公开的技术，还没有利用LCP实现满足多芯片、高气密要求、高电磁屏蔽、高可靠互联的系统级封装要求的封装基板及系统级封装结构的技术解决方案。
发明内容
本发明所要解决的技术问题是：针对上述存在的问题，提供一种LCP封装基板、制造方法及基于该基板的多芯片系统级封装结构，以满足多芯片、高气密要求、高电磁屏蔽、高可靠互联的系统级封装要求。
本发明提供的一种LCP封装基板，包括：
从表面至底面分布的n层图形化金属线路层，依次为第一层图形化金属线路层、第二层图形化金属线路层、…、第n层图形化金属线路层；所述第二层图形化金属线路层的最外围至少一条边上，分布有所述LCP封装基板对外二次级联I/O焊接用焊盘或图形；
位于相邻图形化金属线路层之间的n-1层绝缘介质层；第二层图形化金属线路层和第三层图形化金属线路层之间的绝缘介质层，由LCP基板和非LCP材料基板构成；
位于第一层图形化金属线路层和第二层图形化金属线路层之间的绝缘介质层中，且开口朝向所述第一层图形化金属线路层的多个盲槽；所述盲槽包括芯片安装盲槽和围框焊接盲槽；
贯穿并连接相邻图形化金属线路层的多个盲孔，其中有若干盲孔分布在所述对外二次级联I/O焊接用焊盘或图形上。
进一步地，所述第一层图形化金属线路层包括环绕金属层和在环绕金属层内的多组芯片I/O焊接及信号传输线路层，每组芯片I/O焊接及信号传输线路层的形状为矩形或异形的孤岛，且每组芯片I/O焊接及信号传输线路层经一个电绝缘区域与环绕金属层相接；该环绕金属层的电学属性为接地层、工艺属性为气密焊接层；并且所述第一层图形化金属线路层上表面设有涂覆层；
每组芯片I/O焊接及信号传输线路层内，包含芯片I/O焊盘及信号传输线路，以及一个或多个芯片安装盲槽；每组芯片I/O焊接及信号传输用线路层内信号的传输，通过该组芯片I/O焊接及信号传输用线路层内的芯片I/O焊盘及信号传输线路，或者经由各层盲孔及下层图形化金属线路层中对应部分共同完成；两组及以上芯片I/O焊接及信号传输层之间的信号传输，由各层盲孔及下层图形化金属线路层中对应部分共同完成。
进一步地，所述芯片安装盲槽底部为第二层图形化金属线路层中的大面积金属接地层，并具有涂覆层；所述芯片安装盲槽在第一层图形化金属线路层的开口周围是芯片I/O焊盘或图形；所述芯片安装盲槽的数量和大小根据安装芯片的数量和大小确定。
进一步地，所述对外二次级联I/O焊接用焊盘或图形上具有涂覆层。
进一步地，所述围框焊接盲槽底部为第二层图形化金属线路层中的大面积金属接地层，并具有涂覆层；所述围框焊接盲槽的形状为异形。
进一步地，所有盲孔在垂直方向上可对正或错排堆叠，用于实现n层图形化金属线路层中任意层互联要求；每个盲孔的直径大小相同，且盲孔深径比≤1，盲孔内填充实心电镀铜。
进一步地，所述第n层图形化金属线路层的工艺属性和电学属性为大面积金属地层。
本发明还提供一种LCP封装基板的制造方法，所述制造方法用于制造上述的LCP封装基板，包括如下步骤：
S1，采用HDI积层法工艺制作LCP混合任意层互联多层基板；该LCP混合任意层互联多层基板包括第二层图形化金属线路层至第n-1层图形化金属线路层、用于制作第一层图形化金属线路层的表层大面积金属铜层、用于制作第n层图形化金属线路层的底层大面积金属铜层、位于相邻图形化金属线路层之间的绝缘介质层和多个盲孔；该LCP混合任意层互联多层基板中第二层图形化金属线路层和第三层图形化金属线路层之间的绝缘介质层，由LCP基板和非LCP材料基板构成；
S2，在表层大面积金属铜层上制造第一层图形化金属线路层，在底层大面积金属铜层上制造第n层图形化金属线路层；并去除第一层图形化金属线路层中芯片安装盲槽和围框焊接盲槽开槽区域的铜；
S3，采用激光加工手段对芯片安装盲槽和围框焊接盲槽开槽区域进行开槽，形成芯片安装盲槽和围框焊接盲槽，并对芯片安装盲槽和围框焊接盲槽的底部和侧壁进行去污处理；
S4，在第一层图形化金属线路层、第二层图形化金属线路层的对外二次级联I/O焊接用焊盘或图形、以及芯片安装盲槽和围框焊接盲槽底部进行涂覆层制造后，得到LCP封装基板；
S5，若是以拼接形式经步骤S1～S4制造LCP封装基板，则对以拼接形式制造的LCP封装基板进行铣切，形成单个的LCP封装基板。
进一步地，所述盲孔深径比≤1。
本发明还提供一种多芯片系统级封装结构，包括：如上述的LCP封装基板，以及芯片、金属围框和金属盖板；
所述多芯片系统级封装结构以导电胶粘接或焊接的方式固定于PCB母板上，以位于所述LCP封装基板上的对外二次级联I/O焊接用焊盘或图形作为该多芯片系统级封装结构对外的二次级联I/O接口；
所述金属围框中分布有金属隔筋；所述金属围框和金属隔筋焊接于LCP封装基板的围框焊接盲槽表面并使所述对外二次级联I/O焊接用焊盘或图形在金属围框之外；所述金属盖板焊接于金属围框和金属隔筋上，使LCP封装基板和金属盖板之间，通过金属围框和金属隔筋形成具有近气密封装性能和电磁屏蔽性能的多个空腔结构；每个空腔结构中包含一个或多个芯片安装盲槽；每个芯片安装盲槽用于安装一个芯片，当安装的芯片无电磁屏蔽要求时，则安装在同一空腔结构中，当安装的芯片有电磁屏蔽要求时，则安装在不同空腔结构中；所述芯片通过导电胶粘接于芯片安装盲槽中，并通过金丝键合的方式与第一层图形化金属线路层中的芯片I/O焊接及信号传输用线路层实现电气互连。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
1.本发明利用了液晶聚合物(LCP)材料优异的高频传输特性、极低的吸湿和透水性和氧透过率，实现了一种用于多芯片近气密封装的复合封装基板。
2.该封装基板在常规任意层互联基板基础上，第二层图形化金属线路层和第三层图形化金属线路层之间的绝缘介质层采用了LCP基板和非LCP材料基板制造，由此可实现多层图形线路的任意层互联布线，尤其是可实现6层以上图形线路的任意层互联布线。
3.该封装基板含有多个芯片安装用盲槽，配合基板表层及第二层线路的电磁兼容性和工艺兼容性设计，是一种能够满足多芯片、高电磁屏蔽、高可靠的系统级封装要求的复合封装基板。
4.该封装基板含有围框焊接盲槽，相比直接在表层焊接金属围框时，屏蔽金属围框的布置高度更低，从而具有更好的屏蔽效果。
5.采用本发明的封装基板实现的多芯片系统级封装结构，以导电胶粘接或焊接方式固定于PCB母板上，以位于封装基板最外围的对外二次级联I/O焊接用焊盘或图形，作为该多芯片系统级封装结构对外部的二次级联I/O接口，与PCB母板兼容性良好，且封装使用简单、组装效率高，可进行大尺寸、高集成密度的系统级封装。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例1的LCP封装基板结构示意图；
其中：1-LCP封装基板；11-图形化金属线路层；111-第一层图形化金属线路层；112-第二层图形化金属线路层；1121-对外二次级联I/O焊接用焊盘或图形；113-第三层图形化金属线路层；114-第四层至第n-1层图形化金属线路层；115-第n层图形化金属线路层；12-盲槽；121-芯片安装盲槽；122-围框焊接盲槽；13-涂覆层；14-盲孔；15-绝缘介质层；151-LCP基板；152-非LCP材料基板；16-基板内信号传输路径。
图2为本发明实施例1的第一层图形化金属线路层结构示意图；
其中，21、22、23-芯片I/O焊接及信号传输用线路层；211、221、231-芯片安装盲槽位置；212、222、232-芯片I/O焊盘及信号传输线路；213、223、233-电绝缘区域；24-环绕金属层；16-基板内信号传输路径。
图3为本发明实施例1的第二层图形化金属线路层结构示意图。
图4为本发明实施例2的LCP封装基板制造方法的流程框图。
图5a～5d为本发明实施例2的LCP封装基板制造方法流程中分步骤的结构示意图：
图5a为LCP混合任意层互联多层基板的结构示意图；
图5b为制造第一层、第n层图形化金属线路层后的结构示意图。
图5c为制作盲槽后的结构示意图；
图5d为制作涂覆层后得到的LCP封装基板的结构示意图。
图6为本发明实施例3的基于LCP封装基板的多芯片系统级封装结构的示意图；
其中：1-LCP封装基板；2-多芯片系统级封装结构；3-芯片；4-金丝；5-金属围框；51-金属隔筋；6-金属盖板；7-空腔结构；121-芯片安装盲槽；16-基板内信号传输路径。
具体实施方式
以下结合实施例对本发明的特征和性能作进一步的详细描述。
实施例1
如图1所示，本实施例的一种LCP封装基板，包括：
从表面至底面分布的n层图形化金属线路层，第一层图形化金属线路层、第二层图形化金属线路层、…、第n层图形化金属线路层；所述第二层图形化金属线路层的最外围至少一条边上，分布有所述LCP封装基板对外二次级联I/O焊接用焊盘或图形；
位于相邻图形化金属线路层之间的n-1层绝缘介质层；第二层图形化金属线路层和第三层图形化金属线路层之间的绝缘介质层，由LCP基板和非LCP材料基板构成；
位于第一层图形化金属线路层和第二层图形化金属线路层之间的绝缘介质层中，且开口朝向所述第一层图形化金属线路层的多个盲槽；所述盲槽包括芯片安装盲槽和围框焊接盲槽；
贯穿并连接相邻图形化金属线路层的多个盲孔，其中有若干盲孔分布在所述对外二次级联I/O焊接用焊盘或图形上。
1、n层图形化金属线路层：
如图2所示，所述第一层图形化金属线路层111包括外边环绕金属层24和在环绕金属层24内的多组芯片I/O焊接及信号传输线路层21、22、23，每组芯片I/O焊接及信号传输线路层21、22、23的形状为矩形或异形的孤岛，且每组芯片I/O焊接及信号传输线路层21、22、23经一个电绝缘区域213、223、233与环绕金属层24相接；该环绕金属层24的电学属性为接地层、工艺属性为气密焊接层；并且所述第一层图形化金属线路层111上表面设有涂覆层13；
每组芯片I/O焊接及信号传输线路层21、22、23内，包含芯片I/O焊盘及信号传输线路212、222、232，以及一个或多个芯片安装盲槽121(211、221、231)；每组芯片I/O焊接及信号传输用线路层21、22、23内信号的传输，通过该组芯片I/O焊接及信号传输用线路层21、22、23内的芯片I/O焊盘及信号传输线路212、222、232，或者经由各层盲孔14及下层图形化金属线路层(第二层图形化金属线路层112至第n层图形化金属线路层115)中对应部分共同完成；两组及以上芯片I/O焊接及信号传输层之间的信号传输，由各层盲孔14及下层图形化金属线路层(第二层图形化金属线路层112至第n层图形化金属线路层115)中对应部分共同完成，如图2中的传输路径16。
如图3所示，第二层图形化金属线路层112除最外围至少一条边上分布有所述LCP封装基板对外二次级联I/O焊接用焊盘或图形1121以外，其余结构包括多组芯片I/O焊接及信号传输线路层、电绝缘区域和环绕金属层，均是常规的图形化金属线路层，其具体结构在此不再赘述。同时，结合图1和图3可知，第一层图形化金属线路层111，以及第一层图形化金属线路层111和第二层图形化金属线路层112之间的绝缘介质层相对于第二层图形化金属线路层112的面积较小，以使得对外二次级联I/O焊接用焊盘或图形1121外露，便于外接，而所述对外二次级联I/O焊接用焊盘或图形上也具有涂覆层。
另外，第三层图形化金属线路层113、第四层图形化金属线路层至第n-1层图形化金属线路层114也为常规的图形化金属线路层，其具体结构在此不再赘述。第n层图形化金属线路层115的工艺属性和电学属性为大面积金属地层。
2、绝缘介质层
由上述可知，第二层图形化金属线路层和第三层图形化金属线路层之间的绝缘介质层，由LCP基板和非LCP材料基板构成。而本实施例中第一层图形化金属线路层和第二层图形化金属线路层之间的绝缘介质层15，以及第三层图形化金属线路层113～第n层图形化金属线路层115之间的绝缘介质层15，材料都设置为非LCP材料基板，在实际应用中，这些绝缘介质层也可以与二层图形化金属线路层和第三层图形化金属线路层之间的绝缘介质层一样，由LCP基板和非LCP材料基板构成。另外，所述非LCP材料基板是指由非LCP的热固型介质材料组成的基板，例如环氧树脂，环氧树脂混合物，聚酰亚胺，聚苯醚等材料体系。
3、盲槽
(1)所述芯片安装盲槽121底部为第二层图形化金属线路层112中的大面积金属接地层，并具有涂覆层；所述芯片安装盲槽121在第一层图形化金属线路层111的开口周围是芯片I/O焊盘或图形(即芯片I/O焊盘及信号传输线路212、222、232中的芯片I/O焊盘或图形)；所述芯片安装盲槽121的数量和大小根据安装芯片的数量和大小确定。
(2)所述围框焊接盲槽122底部为第二层图形化金属线路层112中的大面积金属接地层，并具有涂覆层；所述围框焊接盲槽的形状为异形。
4、盲孔
所有盲孔14在垂直方向上可对正或错排堆叠，用于实现n层图形化金属线路层11中任意层互联要求。另外，每个盲孔14的直径大小相同，且盲孔深径比≤1，盲孔14内填充实心电镀铜。两类盲孔14的直径大小相同，一方面是为了后期填充实心电镀铜可以统一制作完成；更重要地，可以在后期高温组装过程中均匀形变，从而提升整体封装基板互联可靠性。而盲孔深径比≤1，可以实现盲孔填孔实心电镀铜的过程更好实现，避免电镀铜空洞缺陷的出现。
实施例2
如图4所示，本实施例提供一种如实施例1所述的LCP封装基板1的制造方法，包括如下步骤：
S1，如图5a所示，采用HDI积层法工艺制作LCP混合任意层互联多层基板；该LCP混合任意层互联多层基板包括第二层图形化金属线路层112至第n-1层图形化金属线路层114、用于制作第一层图形化金属线路层111的表层大面积金属铜层、用于制作第n层图形化金属线路层115的底层大面积金属铜层、位于相邻图形化金属线路层11之间的绝缘介质层15和多个盲孔14；该LCP混合任意层互联多层基板中第二层图形化金属线路层和第三层图形化金属线路层之间的绝缘介质层，由LCP基板和非LCP材料基板构成，盲孔深径比≤1；
S2，如图5b所示，可以通过印制板的贴膜→曝光→显影→蚀刻等常规工艺流程，在表层大面积金属铜层上制造第一层图形化金属线路层111，在底层大面积金属铜层上制造第n层图形化金属线路层115；并去除第一层图形化金属线路层111中芯片安装盲槽121和围框焊接盲槽122开槽区域的铜；芯片安装盲槽121和围框焊接盲槽122开槽区域是根据设计确定的位置，该区域为非金属区域，可以采用蚀刻铜工艺加工，将芯片安装盲槽121和围框焊接盲槽122开槽区域铜层去除，以方便后续激光开槽处理；
S3，如图5c所示，采用激光加工手段对芯片安装盲槽121和围框焊接盲槽122盲槽区域进行开槽，形成芯片安装盲槽121和围框焊接盲槽122，并对芯片安装盲槽121和围框焊接盲槽122的底部和侧壁进行去污处理；所述激光加工手段，其激光光源为固体紫外激光或气体二氧化碳激光；
S4，如图5d所示，在第一层图形化金属线路层111、第二层图形化金属线路层112的对外二次级联I/O焊接用焊盘或图形1121、以及芯片安装盲槽121和围框焊接盲槽122底部进行涂覆层制造后，得到LCP封装基板1。所述涂覆层13材料，包含但不限于电镀金、化学镍金、化学镍钯金。
S5，若是以拼接形式经步骤S1～S4制造LCP封装基板，则对以拼接形式制造的LCP封装基板进行铣切，形成单个的LCP封装基板。
也就是说，当直接采用单个LCP基板经步骤S1～S4制造LCP封装基板，得到的LCP封装基板1即是需要的结构；当以拼接形式经步骤S1～S4制造LCP封装基板，得到的LCP封装基板1需要经过铣切才是需要的结构。
实施例3
如图6所示，基于实施例1-2所述的LCP封装基板，本实施例提供一种多芯片系统级封装结构2，包括：如实施例1-2所述的LCP封装基板1，以及芯片3、金属围框5和金属盖板6；
所述多芯片系统级封装结构2以导电胶粘接或焊接的方式固定于PCB母板上，以位于所述LCP封装基板1上的对外二次级联I/O焊接用焊盘或图形1121作为该多芯片系统级封装结构2对外的二次级联I/O接口；
所述金属围框5中分布有金属隔筋51；所述金属围框5和金属隔筋51焊接于LCP封装基板1的围框焊接盲槽122表面并使所述对外二次级联I/O焊接用焊盘或图形1121在金属围框5之外；所述金属盖板6焊接于金属围框5和金属隔筋51上，使LCP封装基板1和金属盖板6之间，通过金属围框5和金属隔筋51形成具有近气密封装性能和电磁屏蔽性能的多个空腔结构7；每个空腔结构7中包含一个或多个芯片安装盲槽121；每个芯片安装盲槽121用于安装一个芯片3，当安装的芯片3无电磁屏蔽要求时，则可以安装在同一空腔结构7中，当安装的芯片3有电磁屏蔽要求时，则安装在不同空腔结构7中；所述芯片3通过导电胶粘接于芯片安装盲槽121中，并通过金丝4键合的方式与第一层图形化金属线路层111中的芯片I/O焊接及信号传输用线路层21、22、23实现电气互连；
每组芯片I/O焊接及信号传输用线路层21、22、23内信号的传输，通过该组芯片I/O焊接及信号传输用线路层21、22、23内的芯片I/O焊盘及信号传输线路212、222、232，或者经由各层盲孔14及下层图形化金属线路层(第二层图形化金属线路层112至第n层图形化金属线路层115)中对应部分共同完成；两组及以上芯片I/O焊接及信号传输层21、22、23之间的信号传输，由各层盲孔14及下层图形化金属线路层(第二层图形化金属线路层112至第n层图形化金属线路层115)中对应部分共同完成，如图6中的传输路径16。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种LCP封装基板，其特征在于，包括：
从表面至底面分布的n层图形化金属线路层，依次为第一层图形化金属线路层、第二层图形化金属线路层、…、第n层图形化金属线路层；所述第二层图形化金属线路层的最外围至少一条边上，分布有所述LCP封装基板对外二次级联I/O焊接用焊盘或图形；
位于相邻图形化金属线路层之间的n-1层绝缘介质层；第二层图形化金属线路层和第三层图形化金属线路层之间的绝缘介质层，由LCP基板和非LCP材料基板构成；第一层图形化金属线路层和第二层图形化金属线路层之间的绝缘介质层，以及第三层图形化金属线路层～第n层图形化金属线路层之间的绝缘介质层，由非LCP材料基板构成，或者由LCP基板和非LCP材料基板构成；
位于第一层图形化金属线路层和第二层图形化金属线路层之间的绝缘介质层中，且开口朝向所述第一层图形化金属线路层的多个盲槽；所述盲槽包括芯片安装盲槽和围框焊接盲槽；
贯穿并连接相邻图形化金属线路层的多个盲孔，其中有若干盲孔分布在所述对外二次级联I/O焊接用焊盘或图形上；
所述第一层图形化金属线路层包括环绕金属层和在环绕金属层内的多组芯片I/O焊接及信号传输线路层，每组芯片I/O焊接及信号传输线路层的形状为矩形或异形的孤岛，且每组芯片I/O焊接及信号传输线路层经一个电绝缘区域与环绕金属层相接；该环绕金属层的电学属性为接地层、工艺属性为气密焊接层；并且所述第一层图形化金属线路层上表面设有涂覆层；
每组芯片I/O焊接及信号传输线路层内，包含芯片I/O焊盘及信号传输线路，以及一个或多个芯片安装盲槽；每组芯片I/O焊接及信号传输用线路层内信号的传输，通过该组芯片I/O焊接及信号传输用线路层内的芯片I/O焊盘及信号传输线路，或者经由各层盲孔及下层图形化金属线路层中对应部分共同完成；两组及以上芯片I/O焊接及信号传输层之间的信号传输，由各层盲孔及下层图形化金属线路层中对应部分共同完成。
2.根据权利要求1所述的LCP封装基板，其特征在于，所述芯片安装盲槽底部为第二层图形化金属线路层中的大面积金属接地层，并具有涂覆层；所述芯片安装盲槽在第一层图形化金属线路层的开口周围是芯片I/O焊盘或图形；所述芯片安装盲槽的数量和大小根据安装芯片的数量和大小确定。
3.根据权利要求1所述的LCP封装基板，其特征在于，所述对外二次级联I/O焊接用焊盘或图形上具有涂覆层。
4.根据权利要求1所述的LCP封装基板，其特征在于，所述围框焊接盲槽底部为第二层图形化金属线路层中的大面积金属接地层，并具有涂覆层；所述围框焊接盲槽的形状为异形。
5.根据权利要求1所述的LCP封装基板，其特征在于，所有盲孔在垂直方向上对正或错排堆叠，用于实现n层图形化金属线路层中任意层互联要求；每个盲孔的直径大小相同，且盲孔深径比≤1，盲孔内填充实心电镀铜。
6.根据权利要求1所述的LCP封装基板，其特征在于，所述第n层图形化金属线路层的工艺属性和电学属性为大面积金属地层。
7.一种LCP封装基板的制造方法，其特征在于，所述制造方法用于制造如权利要求1-6任一项所述的LCP封装基板，包括如下步骤：
S1，采用HDI积层法工艺制作LCP混合任意层互联多层基板；该LCP混合任意层互联多层基板包括第二层图形化金属线路层至第n-1层图形化金属线路层、用于制作第一层图形化金属线路层的表层大面积金属铜层、用于制作第n层图形化金属线路层的底层大面积金属铜层、位于相邻图形化金属线路层之间的绝缘介质层和多个盲孔；该LCP混合任意层互联多层基板中第二层图形化金属线路层和第三层图形化金属线路层之间的绝缘介质层，由LCP基板和非LCP材料基板构成；第一层图形化金属线路层和第二层图形化金属线路层之间的绝缘介质层，以及第三层图形化金属线路层～第n层图形化金属线路层之间的绝缘介质层，由非LCP材料基板构成，或者由LCP基板和非LCP材料基板构成；
S2，在表层大面积金属铜层上制造第一层图形化金属线路层，在底层大面积金属铜层上制造第n层图形化金属线路层；并去除第一层图形化金属线路层中芯片安装盲槽和围框焊接盲槽开槽区域的铜；
S3，采用激光加工手段对芯片安装盲槽和围框焊接盲槽开槽区域进行开槽，形成芯片安装盲槽和围框焊接盲槽，并对芯片安装盲槽和围框焊接盲槽的底部和侧壁进行去污处理；
S4，在第一层图形化金属线路层、第二层图形化金属线路层的对外二次级联I/O焊接用焊盘或图形、以及芯片安装盲槽和围框焊接盲槽底部进行涂覆层制造后，得到LCP封装基板；
S5，若是以拼接形式经步骤S1～S4制造LCP封装基板，则对以拼接形式制造的LCP封装基板进行铣切，形成单个的LCP封装基板。
8.根据权利要求7所述的LCP封装基板的制造方法，其特征在于，所述盲孔深径比≤1。
9.一种多芯片系统级封装结构，其特征在于，包括：如权利要求1-6任一项所述的LCP封装基板，以及芯片、金属围框和金属盖板；
所述多芯片系统级封装结构以导电胶粘接或焊接的方式固定于PCB母板上，以位于所述LCP封装基板上的对外二次级联I/O焊接用焊盘或图形作为该多芯片系统级封装结构对外的二次级联I/O接口；
所述金属围框中分布有金属隔筋；所述金属围框和金属隔筋焊接于LCP封装基板的围框焊接盲槽表面并使所述对外二次级联I/O焊接用焊盘或图形在金属围框之外；所述金属盖板焊接于金属围框和金属隔筋上，使LCP封装基板和金属盖板之间，通过金属围框和金属隔筋形成具有近气密封装性能和电磁屏蔽性能的多个空腔结构；每个空腔结构中包含一个或多个芯片安装盲槽；每个芯片安装盲槽用于安装一个芯片，当安装的芯片无电磁屏蔽要求时，则安装在同一空腔结构中，当安装的芯片有电磁屏蔽要求时，则安装在不同空腔结构中；所述芯片通过导电胶粘接于芯片安装盲槽中，并通过金丝键合的方式与第一层图形化金属线路层中的芯片I/O焊接及信号传输用线路层实现电气互连。
CN202011039804.4A 2020-09-28 2020-09-28 一种lcp封装基板、制造方法及多芯片系统级封装结构 Active CN112349696B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011039804.4A CN112349696B (zh) 2020-09-28 2020-09-28 一种lcp封装基板、制造方法及多芯片系统级封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011039804.4A CN112349696B (zh) 2020-09-28 2020-09-28 一种lcp封装基板、制造方法及多芯片系统级封装结构

Publications (2)

Publication Number Publication Date
CN112349696A CN112349696A (zh) 2021-02-09
CN112349696B true CN112349696B (zh) 2023-05-09

Family

ID=74361165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011039804.4A Active CN112349696B (zh) 2020-09-28 2020-09-28 一种lcp封装基板、制造方法及多芯片系统级封装结构

Country Status (1)

Country Link
CN (1) CN112349696B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113009625B (zh) * 2021-03-09 2022-06-10 中国电子科技集团公司第五十四研究所 一种集成光波导的多层lcp光传输模块的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068263A (ja) * 1998-08-18 2000-03-03 Japan Gore Tex Inc 半導体装置及びその製造方法
JP2003332811A (ja) * 2002-05-14 2003-11-21 Matsushita Electric Ind Co Ltd マイクロ波集積回路及びその製造方法並びに無線装置
CN110739288A (zh) * 2019-11-12 2020-01-31 河北新华北集成电路有限公司 毫米波频段放大器芯片封装结构及制作方法
CN211297149U (zh) * 2019-06-28 2020-08-18 昆山雅森电子材料科技有限公司 含复合式lcp基板的高频高速低损耗fpc三层板
CN111586964A (zh) * 2020-05-25 2020-08-25 上海航天电子通讯设备研究所 基于lcp基板的高密度高频微波组件制备方法及微波组件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
US20040080917A1 (en) * 2002-10-23 2004-04-29 Steddom Clark Morrison Integrated microwave package and the process for making the same
JP5151265B2 (ja) * 2007-06-14 2013-02-27 日立電線株式会社 多層配線基板及び多層配線基板の製造方法
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US10667410B2 (en) * 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068263A (ja) * 1998-08-18 2000-03-03 Japan Gore Tex Inc 半導体装置及びその製造方法
JP2003332811A (ja) * 2002-05-14 2003-11-21 Matsushita Electric Ind Co Ltd マイクロ波集積回路及びその製造方法並びに無線装置
CN211297149U (zh) * 2019-06-28 2020-08-18 昆山雅森电子材料科技有限公司 含复合式lcp基板的高频高速低损耗fpc三层板
CN110739288A (zh) * 2019-11-12 2020-01-31 河北新华北集成电路有限公司 毫米波频段放大器芯片封装结构及制作方法
CN111586964A (zh) * 2020-05-25 2020-08-25 上海航天电子通讯设备研究所 基于lcp基板的高密度高频微波组件制备方法及微波组件

Also Published As

Publication number Publication date
CN112349696A (zh) 2021-02-09

Similar Documents

Publication Publication Date Title
CN112349691B (zh) 一种气密高导热lcp封装基板、制造方法及多芯片系统级封装结构
CN101789383B (zh) 具有凹穴结构的封装基板的制作方法
CN112349693B (zh) 一种采用bga接口的宽带射频系统级封装结构
JP3610661B2 (ja) 三次元積層モジュール
CN112349700B (zh) 一种气密高导热lcp封装基板及多芯片系统级封装结构
US20230335882A1 (en) Antenna packaging structure and manufacturing method thereof
CN103137613B (zh) 制备有源芯片封装基板的方法
CN112349696B (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
CN104282632A (zh) 基于lcp基板的封装外壳及制备方法
CN112349698B (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
CN112349683B (zh) 一种四层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349695B (zh) 一种四层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349686B (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349689B (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN210897279U (zh) 一种基于金属基底的集成天线和射频前端的埋入封装结构
CN112349692B (zh) 一种气密高导热lcp封装基板及多芯片系统级封装结构
CN112349687B (zh) 一种六层布线任意层互联lcp封装基板、制造方法及多芯片系统级封装结构
CN112349694B (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
CN112349690B (zh) 一种六层布线任意层互联lcp封装基板、制造方法及多芯片系统级封装结构
CN112349684B (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
CN112349685B (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349697B (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349699B (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349688B (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112820694B (zh) 一种芯片屏蔽与气密封装方法和封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant