JP4034772B2 - 多層基板及びその製造方法 - Google Patents
多層基板及びその製造方法 Download PDFInfo
- Publication number
- JP4034772B2 JP4034772B2 JP2004269708A JP2004269708A JP4034772B2 JP 4034772 B2 JP4034772 B2 JP 4034772B2 JP 2004269708 A JP2004269708 A JP 2004269708A JP 2004269708 A JP2004269708 A JP 2004269708A JP 4034772 B2 JP4034772 B2 JP 4034772B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- layer
- pattern
- insulating layer
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
11 絶縁層
11a、11b 絶縁層の一部分
12 導電層
13 導電層
14 ドライフィルム
15 ドライフィルム
16 ビアホール
16a ビアホールの底部
18 下地導電層
19 下地導電層
20 ドライフィルム
21 ドライフィルム
22 導電性材料
23 第1の配線パターン
24 第2の配線パターン
25 ビアホールの電極パターン
26 加工済みコア基板
30 ビルドアップ層
31 絶縁層(熱硬化性樹脂)
31a 絶縁層の一部分
31b 絶縁層の他の部分
32 導電層(金属箔)
33 ドライフィルム
34 ビアホール
34a ビアホールの底部
36 下地導電層
37 ドライフィルム
38 導電性材料
39 第1の配線パターン
40 第2の配線パターン
41 ビアホール上の電極パターン
42 多層基板
Claims (3)
- 絶縁層と、
前記絶縁層の一方の表面に形成され、所定の厚みを有する第1の配線パターンと、
前記絶縁層の前記一方の表面に形成され、前記第1の配線パターンよりも厚い第2の配線パターンと、
前記絶縁層の他方の表面に形成された第3の配線パターンと、
前記絶縁層を貫通して設けられたビアホール電極と、を備え、
前記第1の配線パターンは、第1の導電層からなる単層構造を有し、
前記第2の配線パターンは、積層された少なくとも第2及び第3の導電層からなる積層構造を有し、
前記ビアホール電極のうち、前記絶縁層の前記一方の表面に形成された部分は、前記絶縁層の前記一方の表面からみて少なくとも前記第1乃至第3の導電層がこの順に積層された積層構造を有し、
前記ビアホール電極の底面は、前記第2の導電層によって構成され、前記第3の配線パターンと接していることを特徴とする多層基板。 - 前記第3の配線パターンは、第4の導電層からなる単層構造を有していることを特徴とする請求項1に記載の多層基板。
- 絶縁層の一方の表面に第1の導電層が形成され、他方の表面に第4の導電層が形成されたコア基板を用意する工程と、
前記第1の導電層をパターニングすることにより、単層構造を有する第1の配線パターン及びビアホール電極の一部を形成する工程と、
前記第4の導電層が露出するよう、前記絶縁層に前記一方の表面側からビアホールを形成する工程と、
ビアホールの内部を含む全面に第2の導電層を形成する工程と、
マスクを用いて、前記第2の導電層の表面に第3の導電層を選択的に形成する工程と、
露出している前記第2の導電層を除去する工程と、を備え、
これにより、少なくとも前記第2及び第3の導電層からなる積層構造を有し、前記第1の導電層よりも厚い第2の配線パターンと、
前記ビアホールの内部が少なくとも前記第2及び第3の導電層からなる積層構造を有し、前記絶縁層の前記一方の表面に形成された部分が前記絶縁層の前記一方の表面からみて少なくとも前記第1乃至第3の導電層がこの順に積層された積層構造を有するビアホール電極を形成することを特徴とする多層基板の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004269708A JP4034772B2 (ja) | 2004-09-16 | 2004-09-16 | 多層基板及びその製造方法 |
TW094131398A TW200618705A (en) | 2004-09-16 | 2005-09-13 | Multilayer substrate and manufacturing method thereof |
US11/229,394 US7868464B2 (en) | 2004-09-16 | 2005-09-15 | Multilayer substrate and manufacturing method thereof |
CN 200510103151 CN1767719B (zh) | 2004-09-16 | 2005-09-16 | 多层基板及其制造方法 |
CN201010250296.4A CN101896036B (zh) | 2004-09-16 | 2005-09-16 | 多层基板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004269708A JP4034772B2 (ja) | 2004-09-16 | 2004-09-16 | 多層基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006086341A JP2006086341A (ja) | 2006-03-30 |
JP4034772B2 true JP4034772B2 (ja) | 2008-01-16 |
Family
ID=36164591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004269708A Active JP4034772B2 (ja) | 2004-09-16 | 2004-09-16 | 多層基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4034772B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009231326A (ja) * | 2008-03-19 | 2009-10-08 | Toppan Printing Co Ltd | 多層配線基板 |
JP5540276B2 (ja) * | 2011-03-31 | 2014-07-02 | Tdk株式会社 | 電子部品内蔵基板及びその製造方法 |
JP5673592B2 (ja) * | 2012-04-10 | 2015-02-18 | Tdk株式会社 | 配線基板及びその製造方法 |
JP7019657B2 (ja) * | 2019-12-10 | 2022-02-15 | 日東電工株式会社 | 配線回路基板の製造方法 |
CN114222445B (zh) * | 2021-11-09 | 2023-07-14 | 深圳市景旺电子股份有限公司 | 一种电路板制作方法及电路板 |
-
2004
- 2004-09-16 JP JP2004269708A patent/JP4034772B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006086341A (ja) | 2006-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7868464B2 (en) | Multilayer substrate and manufacturing method thereof | |
JP6562363B2 (ja) | 多層導電性パターンインダクタ及びその製造方法 | |
KR101598295B1 (ko) | 다층 시드 패턴 인덕터, 그 제조방법 및 그 실장 기판 | |
JP5005427B2 (ja) | 多層プリント配線板の製造方法 | |
JP2007142403A (ja) | プリント基板及びその製造方法 | |
KR101952872B1 (ko) | 코일 부품 및 그의 제조방법 | |
US10966324B2 (en) | Wiring board, multilayer wiring board, and method of manufacturing wiring board | |
US7361568B2 (en) | Embedded capacitors and methods for their fabrication and connection | |
KR102016490B1 (ko) | 코일 부품 | |
JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
CN1767719B (zh) | 多层基板及其制造方法 | |
US20120080401A1 (en) | Method of fabricating multilayer printed circuit board | |
JP2004311734A (ja) | 回路基板 | |
JP2005347286A (ja) | コイル内蔵多層基板、半導体チップ、及びそれらの製造方法 | |
JP4034772B2 (ja) | 多層基板及びその製造方法 | |
JP2006041029A (ja) | 配線基板及びその製造方法ならびに電子装置 | |
JP4034771B2 (ja) | 多層基板及びその製造方法 | |
JP2011114233A (ja) | 積層配線基板とその製造方法 | |
JP2010108537A (ja) | サスペンション基板の製造方法 | |
JP2002124415A (ja) | 高周波用基板及びその製造方法 | |
JP2000124031A (ja) | 厚膜プリントコイルおよびその製造方法 | |
JP3152225B2 (ja) | プリント配線板及びその製造方法 | |
JP2005183646A (ja) | 多層基板インダクタおよびその製造方法 | |
JP2004335620A (ja) | コイルとその製造方法 | |
JP2005327885A (ja) | 多層基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4034772 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |